CN114762107A - 用于集成电路设备的金属化层中的跳层级过孔 - Google Patents

用于集成电路设备的金属化层中的跳层级过孔 Download PDF

Info

Publication number
CN114762107A
CN114762107A CN202080082394.3A CN202080082394A CN114762107A CN 114762107 A CN114762107 A CN 114762107A CN 202080082394 A CN202080082394 A CN 202080082394A CN 114762107 A CN114762107 A CN 114762107A
Authority
CN
China
Prior art keywords
level
dielectric material
layer
power
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080082394.3A
Other languages
English (en)
Inventor
A·埃尔谢尔比尼
M·科布林斯基
S·利夫
J·斯旺
G·帕斯达斯特
S·N·蒂亚戈劳伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114762107A publication Critical patent/CN114762107A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Amplifiers (AREA)

Abstract

可以形成一种集成电路设备，其包括电子衬底和在电子衬底上的金属化结构，其中，金属化结构包括：第一层级，第一层级包括第一电介质材料层；在第一层级上的第二层级，其中，第二层级包括第二电介质材料层；在第二层级上的第三层级，其中，第三层级包括第三电介质材料层；至少一个电源/接地结构，在第二层级中；以及至少一个跳层级过孔，至少部分地穿过第一层级的第一电介质材料层、穿过第二层级的第二电介质材料层并且至少部分地穿过第三层级的第三电介质材料层延伸，其中，至少一个跳层级过孔包括连续导电材料。

Description

用于集成电路设备的金属化层中的跳层级过孔
优先权声明
本申请要求享有于2019年12月26日提交的题为“SKIP LEVEL VIAS INMETALLIZATION LAYERS FOR INTEGRATED CIRCUIT DEVICES”的美国专利申请序列号No.16/727,747的优先权，其通过引用的方式整体并入。
技术领域
本说明书的实施例总体上涉及集成电路设备制造领域，并且更具体地，涉及集成电路设备内的金属化结构的制造。
背景技术
集成电路工业不断努力生产更快、更小和更薄的集成电路设备，用于各种电子产品，包括但不限于计算机服务器和便携式产品，例如便携式计算机、电子平板、蜂窝电话、数码相机等。
随着这些目标的实现，用于集成电路设备的信号和电源连接的金属化结构也变得更小，即间距变得更小。如本领域技术人员将理解的，厚金属化结构由于其低电阻以及附加的热扩散而实现均匀的功率分布。然而，金属化结构的厚度也限制了其最小特征尺寸(即，临界尺寸“CD”)。因此，如果金属化结构中的间距变得更小以实现工业目标，则功率传输和热扩散性能变差。因此，正在努力开发在不降低功率传输和热扩散性能的情况下减小临界尺寸的金属化结构。
附图说明
在说明书的结论部分中特别指出并且清楚地要求保护本公开内容的主题。结合附图，根据以下说明书和所附权利要求，本公开内容的前述和其他特征将变得更完全显而易见。应当理解，附图仅示出了根据本公开内容的若干实施例，并且因此不应被认为是对其范围的限制。将通过使用附图以附加的特征和细节来描述本公开内容，使得可以更容易地确定本公开内容的优点，其中：
图1是集成电路设备的侧视截面图。
图2是根据本说明书的一个实施例的在其金属化结构中具有跳层级(skip level)过孔的集成电路设备的侧视截面图。
图3-9是根据本说明书的一个实施例的在集成电路设备的金属化结构中形成跳层级过孔的工艺的侧视截面图。
图10-12是根据本说明书的实施例的集成电路设备的金属化结构中的跳层级过孔的配置的俯视图。
图13是根据本说明书的一个实施例的堆叠式设备封装的侧视截面图。
图14是根据本说明书的另一实施例的堆叠式设备封装的侧视截面图。
图15是根据本说明书的实施例的每焊盘或迹线多个跳层级过孔的配置的俯视图。
图16是根据本说明书的实施例的制造集成电路设备的工艺的流程图。
图17是根据本说明书的一个实施例的电子系统。
具体实施方式
在以下具体实施方式中，参考了附图，附图以说明的方式示出了其中可以实践所要求保护的主题的具体实施例。这些实施例被足够详细地描述以使本领域技术人员能够实践本主题。应当理解，尽管各种实施例不同，但它们不一定是相互排斥的。例如，在不脱离所要求保护的主题的精神和范围的情况下，本文结合一个实施例描述的特定特征、结构或特性可以在其他实施例中实施。在本说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本说明书内所包括的至少一个实施方式中。因此，短语“一个实施例”或“在实施例中”的使用不一定是指相同的实施例。另外，应当理解，在不脱离所要求保护的主题的精神和范围的情况下，可以修改每个所公开的实施例内的各个元件的位置或布置。因此，以下具体实施方式不应被理解为限制性的，并且本主题的范围仅由适当解释的所附权利要求以及所附权利要求所享有的等同变换的全部范围来限定。在附图中，在全部若干视图中，相同的附图标记表示相同或相似的元件或功能，并且其中所示的元件不一定彼此按比例绘制，而是可以放大或缩小各个元件以便更容易地理解本说明书的上下文中的元件。
如本文所用，术语“在…上方”、“到”、“在…之间”和“在…上”可以指一层相对于其他层的相对位置。在另一层“上方”或“上”或接合“到”另一层的一层可以直接与另一层接触或可以具有一个或多个中间层。层“之间”的一层可以直接与这些层接触或者可以具有一个或多个中间层。
术语“封装”通常是指一个或多个管芯的自含式载体，其中所述管芯附接到封装衬底，并且被包封以用于保护，其中管芯与位于封装衬底的外部部分上的引线、引脚或凸块之间具有集成或引线接合的互连。封装可以包含单个管芯或多个管芯，从而提供特定功能。封装通常安装在印刷电路板上，用于与其他封装的集成电路和分立部件互连，从而形成更大的电路。
此处，术语“有芯”通常指构建在包括非柔性刚性材料的板、卡或晶圆上的集成电路封装的衬底。通常，使用小的印刷电路板作为芯，集成电路设备和分立无源部件可以焊接在该印刷电路板上。通常，该芯具有从一侧延伸到另一侧的过孔，允许该芯的一侧上的电路直接耦接到该芯的相对侧上的电路。该芯也可以用作用于构建导体层和电介质材料层的平台。
此处，术语“无芯”通常指不具有芯的集成电路封装的衬底。由于与高密度互连相比，通孔具有相对大的尺寸和间距，所以缺少芯允许更高密度的封装架构。
此处，如果在本文中使用，术语“连接盘(land)侧”通常指集成电路封装的衬底的最接近与印刷电路板、主板或其他封装的附接平面的一侧。这与术语“管芯侧”形成对比，所述管芯侧是一个或多个管芯所附接的集成电路封装的衬底的一侧。
此处，术语“电介质”通常指构成封装衬底的结构的任何数量的非导电材料。为了本公开内容的目的，电介质材料可以作为层压膜层或作为在安装在衬底上的集成电路管芯上方模制的树脂而被并入集成电路封装中。
此处，术语“金属化”通常指在封装衬底的电介质材料上方并且穿电介质电材料形成的金属层。金属层通常被图案化以形成诸如迹线和接合焊盘的金属结构。封装衬底的金属化可以被限制在单层或由电介质层分离的多层中。
此处，术语“接合焊盘”通常指终止集成电路封装和管芯中的集成迹线和过孔的金属化结构。术语“焊料焊盘”有时可以代替“接合焊盘”并且具有相同的含义。
此处，术语“焊料凸块”通常指形成在接合焊盘上的焊料层。焊料层通常具有圆形形状，因此称为术语“焊料凸块”。
此处，术语“衬底”通常指包括电介质和金属化结构的平面平台。衬底机械地支撑并且电耦接单个平台上的一个或多个IC管芯，其中一个或多个IC管芯由可模制的电介质材料包封。衬底通常包括在两侧上作为接合互连的焊料凸块。衬底的一侧，通常称为“管芯侧”，包括用于芯片或管芯接合的焊料凸块。衬底的相对侧，通常称为“连接盘侧”，包括用于将封装接合到印刷电路板的焊料凸块。
此处，术语“组件”通常指将部件分组为单个功能单元。这些部件可以是分离的，并且机械地组装成功能单元，其中这些部件可以是可移除的。在另一实例中，部件可以永久地接合在一起。在一些实例中，这些部件被集成在一起。
在整个说明书和权利要求书中，术语“连接”表示在被连接的事物之间的直接连接，例如电、机械或磁连接，而没有任何中间设备。
术语“耦接”表示直接或间接连接，例如被连接的事物之间的直接电、机械、磁或流体连接，或通过一个或多个无源或有源中间设备的间接连接。
术语“电路”或“模块”可以指被布置为彼此协作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”可以指至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一”和“所述”的含义包括复数引用。“在…中”的含义包括“在…中”和“在…上”。
垂直取向是在z方向上，并且应当理解，对“顶部”、“底部”、“之上”和“下方”的叙述是指具有通常含义的z维度上的相对位置。然而，应当理解，实施例不必限于图中所示的取向或配置。
术语“基本上”、“接近”、“近似”、“附近”和“大约”通常指在目标值的+/-10％内(除非具体指明)。除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同对象仅指示正被引用的类似对象的不同实例，并且不旨在暗示如此描述的对象必须在时间上、空间上、在等级上或以任何其他方式处于给定序列中。
出于本公开内容的目的，短语“A和/或B”和“A或B”表示(A)、(B)或(A和B)。出于本公开内容的面对，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
标记为“截面”、“轮廓”和“平面”的视图对应于笛卡尔坐标系内的正交平面。因此，截面和轮廓图是在x-z平面中截取的，并且平面图是在x-y平面中截取的。通常，在x-z平面中的轮廓图是截面图。在适当的情况下，附图标记有轴以指示图的取向。
本说明书的实施例包括一种集成电路设备，其包括电子衬底以及在电子衬底上的金属化结构，其中，金属化结构包括：第一层级，第一层级包括第一电介质材料层；在第一层级上的第二层级，其中，第二层级包括第二电介质材料层；在第二层级上的第三层级，其中，第三层级包括第三电介质材料层；至少一个电源/接地结构，在第二层级中；以及至少一个跳层级过孔，至少部分地穿过第一层级的第一电介质材料层、穿过第二层级的第二电介质材料层以及至少部分地穿过第三层级的第三电介质材料层延伸，其中，至少一个跳层级过孔包括连续导电材料。
图1示出了集成电路设备100，其包括具有形成在其上的金属化结构120的电子衬底110。至少一个晶体管150可以形成在电子衬底110中或上。至少一个晶体管150的结构和电路在本领域中是公知的，并且出于清楚和简明的目的，仅将其图示为块(即，元件150)。在一个实施例中，电子衬底110可以是由单晶材料构成的体衬底，该单晶材料可以包括但不限于硅、锗、硅锗或III-V族化合物半导体材料。在其他实施例中，电子衬底110可包括绝缘体上硅(SOI)衬底，其中，由可以包括但不限于二氧化硅、氮化硅或氮氧化硅的材料构成的上绝缘体层设置在体衬底上。替代地，电子衬底110可以直接由体衬底形成，并且使用局部氧化来形成电绝缘部分，以代替上述上绝缘体层。电子衬底110还可以是其他类型的衬底，例如锗、砷化镓、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、锑化镓等，其中的任何一种都可以与硅结合。集成电路设备100可以是任何适当的设备，包括但不限于微处理器、芯片组、图形设备、无线设备、存储器设备、专用集成电路设备、现场可编程门阵列设备、小芯片、其组合、其堆叠体等。电子衬底110还可以包括可以允许将集成电路设备100堆叠到其他设备或电子封装的穿衬底过孔(未示出)。
如本领域的技术人员将理解的，金属化结构120可以包括多个层或层级，其示出为层级1221到1225。在图1所示的实施例中，金属化结构120的每个层级(例如，层级1221-1225)可以分别包括电介质材料层1321-1325，其中导电路径140的至少一部分穿过电介质材料层1321-1325中的至少一个形成。在图1所示的一个实施例中，至少一个导电路径140可以包括多个电耦接的路径段(示为元件1421、1422、1423和1424)。路径段1421、1422、1423和1424中的每一个可以包括形成在电介质材料层1321-1325中的至少一个中或上的导电焊盘或迹线1441、1442、1443和1444，其中至少一个导电过孔1461、1462、1463和1464从其相应的导电迹线1441、1442、1443和1444穿过电介质材料层1321-1325中的至少一个延伸。在其他实施例中，电路径可以通过两个共面或堆叠的焊盘之间的电容耦合来形成，例如电容耦合互连的情况。
电介质材料层1321-1325可以包括一个或多个电介质材料层，其可以由适当的电介质材料组成，电介质材料包括但不限于氧化硅、氮化硅、碳掺杂的电介质、氟掺杂的电介质、多孔电介质、有机聚合物电介质等。
至少一个导电迹线1441-1444和至少一个导电过孔1461-1464可以由任何适当的导电材料制成，导电材料包括但不限于金属，例如铜、银、镍、金和铝、其合金等。应当理解，如果导电材料易于发生迁移，则可以使用阻挡层(未示出)。导电过孔1461-1464可以通过本领域已知的任何适当的工艺形成，所述工艺包括但不限于单镶嵌工艺或双镶嵌工艺、光刻限定的过孔、零未对准过孔、自对准过孔等。在一个实施例中，导电路径140可以是信号或I/O(输入/输出)路径，其电连接到晶体管150和可能的其他设备，例如静电保护电路、电压钳位电路、无源设备，例如电感器、电容器、电阻器等。这仅被示出为邻接晶体管150的导电路径140，因为导电路径140和晶体管150的互连涉及本领域中公知的工艺和结构，并且出于清楚和简明的目的，将不在本文中示出或讨论导电路径140和晶体管150的互连。
如图1所示，至少一个层级(例如层级1224)可以具有至少一个电源/接地结构，其被图示为用于至少一个晶体管150的操作的电源结构Vcc和接地结构Vss。如同导电路径140，电源结构Vcc和接地结构Vss与晶体管150的互连涉及本领域中公知的工艺和结构，并且出于清楚和简明的目的，将不在本文中示出或讨论电源结构Vcc和接地结构Vss与晶体管150的互连。在一个实施例中，包含电源结构Vcc和接地结构Vss的层级1224可以比其他层级更厚，其他层级例如是金属化结构120的层级1221-1223和1225。电源结构Vcc和接地结构Vss可以由任何适当的导电材料制成，导电材料包括但不限于金属，例如铜、银、镍、金和铝、其合金等。
形成金属化结构120的工艺需要在包含电源结构Vcc和接地结构Vss的层级1224中形成用于导电路径140的导电焊盘或迹线1443，导电焊盘或迹线占据层级1224中的空间。因此，由于导致在层级1224内的大临界尺寸的纵横比限制，需要使电源结构Vcc和接地结构Vss更小，以支持其间的导电焊盘或迹线1443的焊盘或迹线尺寸CDp以及间隔CD。如本领域技术人员将理解的，当电源结构Vcc和接地结构Vss中的每一个的大小减小时，相同负载电流下的电压降(或IR降)可能更大，每一个结构的载流能力可能减小，并且散热性能可能变差。
在本说明书的一个实施例中，如图1所示的包含电源结构Vcc和接地结构Vss的层级1224中的导电路径140的导电焊盘或迹线1443可以用如图2所示的穿过或“跳过”“层级”或层级1224的导电过孔146s(称为“跳层级过孔”146s)来代替。如图2所示，导电过孔或“跳层级”过孔146s可以穿过层级1223的电介质材料层1323的至少一部分、穿过层级1224的电介质材料层1324、并且穿过层级1225的电介质材料层1325的至少一部分延伸。跳层级过孔146s是连续结构。出于本说明书的目的，术语“连续”被定义为表示在用于形成跳层级过孔146s的导电材料的连续性中没有层或中断，例如将由导电材料的单次沉积产生的。取决于设备设计和功率，可以存在类似于1224的多于一个的厚层，并且在这种情况下，过孔可以穿过所有厚层，以便避免影响功率结构或平面的性能。
跳层级过孔146s的形成需要独特的形成工艺，如图3-9所示。如图3所示，可以以先前讨论的方式在电子衬底110上形成层级1221-1225，而无需在层级1224内形成导电迹线1443(参见图1)并且无需相关联的导电过孔1463和1464(参见图1)。如图4所示，如本领域所公知的，光致抗蚀剂材料172可以沉积在层级1225上并且通过曝光来图案化，以在其中形成至少一个开口174。如本领域技术人员将理解的，用于跳层级过孔146s(见图2)的开口174的光致抗蚀剂材料172的曝光可以相对于电源结构Vcc和接地结构Vss对准，这可以帮助减小贯穿禁布区(keep-out zoon)TKOZ，如将讨论的，或者可以相对于迹线1442对准，这可以帮助减小其尺寸并且允许用于布线的更多区域。选择将取决于具体的工艺、对准能力和设计要求。
如图5所示，可以引入蚀刻剂(如箭头176所示)以形成穿过电介质材料层1325的至少一部分、穿过电介质材料层1324、并且穿过电介质材料层1323的至少一部分的跳层级过孔开口182，以暴露导电迹线1442的至少一部分。光致抗蚀剂材料172可以具有开口174，其也在电介质材料层1325中形成过孔开口184以暴露电源结构Vcc和接地结构Vss的至少一部分。蚀刻工艺可以使用多种蚀刻剂和/或多个步骤(例如，以去除可以在不同层中使用的不同类型的电介质)。
如图6所示，可以去除光刻掩模172(见图5)，并且在每个过孔开口182和184处的电介质材料层1325中形成焊盘/迹线凹槽186，如图7所示(例如，通过另一光刻和蚀刻步骤)。如图8所示，导电材料188可以形成在电介质材料层1325上方，并且基本上填充开口182、184和凹槽186(图7所示)，例如通过本领域公知的晶种沉积和电镀。如图9所示，可以例如通过抛光去除导电材料188的任何过量部分，以形成包括跳层级过孔146s和导电迹线144s的路径段142s，以及包括用于电源结构Vcc和接地结构Vss中的每一个的至少一个导电迹线1445和至少一个导电过孔1465的触点结构190。导电迹线1445和144s可以具有任何合适的形状，例如圆形、矩形、正方形、六边形等。
关于图3-9示出和描述的方法使用单个掩模工艺来产生用于跳层级过孔146s的开口182以及用于电源结构Vcc和接地结构Vss的开口184。这种工艺可能是优选的，因为它基本上不会导致未对准。然而，如果小的未对准是可容忍的，例如对于电源结构Vcc和接地结构Vss大于用于跳层级过孔146s的焊盘或迹线1442的混合临界尺寸，则可以使用多个工艺步骤和掩模。替代地，如本领域技术人员将理解的，可以使用多色光刻技术。
如本领域技术人员将理解的，本说明书的实施例可以实现具有与已知配置相当的IR降的较高密度的导电路径140(见图9)，或者具有与已知配置基本相同密度的导电路径140(见图9)的实质上较低的IR降。本说明书的实施例可以用最少的附加处理步骤来实现。此外，去除具有电源结构Vcc和接地结构Vss的层级1224中的导电迹线1443(参见图1)可以减小到其的寄生电容以及到可以形成在金属化结构120内的电容器(未示出)的寄生电容。如本领域技术人员将理解的，这可以允许使用具有较低功率的较小驱动器，并且可以允许以较高数据速率操作。此外，由于可以制造较大的电源结构Vcc和接地结构Vss(如先前所论述的)，因此可以减少电感/电阻噪声耦合，这又可以改进数据速率和/或信号传输功率。
尽管如图2-9所示，本说明书的实施例仅示出了完全延伸穿过一个电介质材料层(即，电介质材料层1324)并且至少部分地延伸穿过上方的电介质材料层(即，电介质材料层1325)和下方的电介质层(即，电介质材料层1323)的跳层级过孔，但是本说明书的实施例不限于此，因为跳层级过孔可以部分地和/或完全地延伸穿过任意数量的层级(例如，1221-1225)，这可以降低电阻，特别是当需要利用如前所述的阻挡层(未示出)时，因为在电流路径中将存在较少的电阻，如本领域技术人员所理解的。应当理解，可以延伸穿过的电介质层的数量将取决于集成电路设备100的工艺限制和热机械考虑以及其最大载流容量。
跳层级过孔146S可以处于任何适当的位置和配置。然而，本说明书的实施例的基本结构可以使用穿过电介质材料层1324的“禁布区”(称为“贯穿禁布区”或“TKOZ”)，其尽可能接近临界尺寸CD，以使电力输送网络(未示出)的电阻降到最小，其中电源结构Vcc和接地结构Vss是电力输送网络的部分。然而，应当理解，由于跳层级过孔146s是在与金属化不同的步骤和层级处产生的，因此其不受与其相关的标准光刻临界尺寸(例如，最小允许的光致抗蚀剂宽度)的限制。在一个实施例中，如图10所示(沿图2的线10-10的视图)，跳层级过孔146s可以位于电源结构Vcc与接地结构Vss之间的空间(即，临界尺寸CD)中，使得禁布区TKOZ将基本上等于临界尺寸CD。在另一实施例中，如图11所示，如果存在跳层级过孔146s的过度未对准的可能性，或者如果存在对用于形成跳层级过孔146s的导电材料的扩散或漂移的顾虑，则可以通过在电源结构Vcc和/或接地结构Vss中形成凹口192来扩展贯穿禁布区TKOZ(参见图10)。在又一实施例中，如图12所示，电源结构Vcc和/或接地结构Vss可以具有穿过其中形成的至少一个开口194，其中电介质材料层1324的一部分在至少一个开口194内。跳层级过孔146s可以穿过至少一个开口194延伸，并且通过其中的电介质材料层1324的一部分与电源结构Vcc和接地结构Vss分离。至少一个开口194的周界(未具体标记)可以限定贯穿禁布区TKOZ。
尽管图2-12的实施例考虑了将跳层级过孔146s用于信号或I/O(输入/输出)布线目的，但是本说明书的主题不限于此。在本说明书的另一实施例中，在堆叠式设备封装200中，跳层级过孔可以用于将电力通过第一集成电路设备210输送到第二集成电路设备310。如图13所示，第一集成电路设备210可以包括其上形成有金属化结构230的第一电子衬底220，其中金属化结构230可以包括多个层级，示为层级2321至2326。如图13中进一步所示，集成电路设备310可以包括其上形成有金属化结构330的第一电子衬底320，其中金属化结构330可以包括多个层级，示为层级3321至3323。
在一个实施例中，第一集成电路设备210可以通过混合接合技术电附接到第二集成电路设备310，以在其间形成电连接。利用混合接合技术，第一集成电路设备210的金属化层230的层级2326的电介质材料层(未标记)与第二集成电路设备310的金属化层330的层级3323的电介质材料层(未标记)在室温下(例如，约25摄氏度)形成化学键(例如共价键)。第一集成电路设备210的金属化层230的层级2326中的至少一个导电迹线或焊盘(未标记)可以与第二集成电路设备310的金属化层330的层级3323的至少一个导电迹线或焊盘(未标记)对准。然后施加热量，这在第一集成电路设备210的金属化层230的层级2326的电介质材料层(未标记)与第二集成电路设备310的金属化层330的层级3323的电介质材料层(未标记)之间形成更强的接合。热量还同时导致第一集成电路设备210的金属化层230的层级2326中的至少一个导电迹线或焊盘(未标记)与第二集成电路设备310的金属化层330的层级3323的至少一个导电迹线或焊盘(未标记)膨胀并且熔合以形成永久接合。
如图13所示，第一穿硅过孔2241和第五穿硅过孔2245可以将第一电源电压Vcc1传送到金属化层230以用于第一集成电路设备210。第三穿硅过孔2243可以是导电路径260的一部分，以在金属化层230内为第一集成电路设备210提供接地路径Vss，其中导电路径260还在金属化层330内延伸，以为第二集成电路设备310提供接地路径。第二穿硅过孔2242可以是导电路径2501的一部分，并且第四穿硅过孔2244可以是导电路径2502的一部分，这两个路径都将第二电源电压Vcc2传送到金属化层330以用于第二集成电路设备310。如图13所示，导电路径2501和导电路径2502各自包括用于穿过金属化层230内的层级2324的跳层级过孔SLV，其以图2-12中讨论的方式包含用于第一集成电路设备210的电源结构和接地结构。图12中所示的实施例可以减轻关于设备堆叠的两个难题，这两个难题是顶部设备(即集成电路设备310)的金属层焊盘/迹线消耗，以及穿过金属化结构220和320到达穿硅过孔2241-2245的电阻。如本领域技术人员将理解的，当第一集成电路设备210和第二集成电路设备310在相同电压下操作时，由于噪声电平和IR降，第一集成电路设备210和第二集成电路设备310的发射器和接收器电路(未示出)处的电压可能不同，这需要在设计中添加大的保护带。通过本说明书的实施例，显著地减小了电感和电阻电压降，这可以导致减小的保护带和改进的性能。
如图13中进一步所示，堆叠式设备封装200可以在通常称为倒装芯片或受控塌陷芯片连接(“C4”)配置的配置中通过多个封装到板互连352(例如，可回流焊料凸块或球)附接到电子中介层、有机封装或板350。封装到板互连352可以在堆叠式设备封装200的穿硅过孔2241-2245与电子板350上或中的对应接合焊盘352之间延伸以在其间形成电连接。电子板350可以在堆叠式设备封装200与外部部件(未示出)之间提供导电路径358。
封装到板互连352可以是任何适当的导电材料或结构，包括但不限于焊球、金属凸块或柱、金属填充环氧树脂或其组合。在一个实施例中，封装到板互连352可以是由锡、铅/锡合金(例如，63％锡/37％铅焊料)和高锡含量合金(例如，90％或更多的锡-例如锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜和类似合金)形成的焊球。在另一实施例中，封装到板互连352可以是铜凸块或柱。在另一实施例中，封装到板互连352可以是涂覆有焊料材料的金属凸块或柱。
图13中所示的实施例示出了集成电路封装200，其中在形成第一集成电路设备210的金属化结构230之前，穿过电子衬底220形成穿硅过孔2241-2245。然而，本说明书的实施例不限于此。在图14所示的另一实施例中，可以在形成第一集成电路设备210的金属化结构210之后，穿过电子衬底220形成穿硅过孔2241-2245。这将允许穿衬底过孔2241-2245延伸进入金属化层230，并且减少需要在其中形成的迹线/焊盘和过孔的数量。
对于电力输送实施例，例如图13和图14所示，具有电连接到单个迹线或焊盘的多于一个的跳层级过孔而不是单个的相对厚的跳层级过孔可能是有利的。如图15所示，多个跳层级过孔(标记为SLV1-SLV4)可以在接地结构Vss和第一电源结构Vcc1之间或旁边延伸以接触第二电源结构Vcc2。为了清楚和简明，没有示出相关的电介质材料层。与诸如图2的跳层级过孔142s的单个厚跳层级过孔相比，这种配置可以帮助减小电阻，并且可以帮助减小跳层级过孔SLV1-SLV4附近的热机械应力。
图16是根据本说明书的实施例的制造集成电路封装的工艺400的流程图。如框410中所述，可以形成包括第一电介质材料层的第一层级。可以在第一层级上形成第二层级，其中，第二层级包括第二电介质材料层，如框420中所述。如框430中所述，可以在第二层级上形成第三层级，其中，第三层级包括第三电介质材料层。如框440中所述，可以在第二层级中形成至少一个电源/接地结构。如框450中所述，可以形成至少一个开口，以至少部分地穿过第一层级的第一电介质材料层、穿过第二层级的第二电介质材料层、并且至少部分地穿过第三层级的第三电介质材料层延伸。如框460中所述，可以在开口内设置连续导电材料，以形成至少部分地穿过第一层级的第一电介质材料层、穿过第二层级的第二电介质材料层、并且至少部分地穿过第三层级的第三电介质材料层延伸的跳层级过孔。
图17示出了根据本说明书的一个实施方式的电子系统或计算设备500。计算设备500可以包括具有设置在其中的板502的外壳501。计算设备500可以包括多个集成电路部件，包括但不限于处理器504、至少一个通信芯片506A、506B、易失性存储器508(例如DRAM)、非易失性存储器510(例如ROM)、闪存存储器512、图形处理器或CPU 514、数字信号处理器(未示出)、密码处理器(未示出)、芯片组516、天线、显示器(触摸屏显示器)、触摸屏控制器、电池、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(AMP)、全球定位系统(GPS)设备、罗盘、加速度计(未示出)、陀螺仪(未示出)、扬声器、相机和大容量存储设备(未示出)(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。任何集成电路部件可以物理和电耦接到板502。在一些实施方式中，集成电路部件中的至少一个可以是处理器504的一部分。
通信芯片实现用于向和从计算设备传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制的电磁辐射经由非固态介质来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。通信芯片或设备可以实施多种无线标准或协议中的任何一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物、以及被指定为3G、4G、5G及以上的任何其他无线协议。计算设备可以包括多个通信芯片。例如，第一通信芯片可以专用于诸如Wi-Fi和蓝牙的较短距离无线通信，并且第二通信芯片可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等的较长距离无线通信。
术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。
集成电路部件中的至少一个可以包括集成电路设备，集成电路设备包括电子衬底和电子衬底上的金属化结构，其中，金属化结构包括：第一层级，包括第一电介质材料层；第二层级，在第一层级上，其中，第二层级包括第二电介质材料层；第三层级，在第二层级上，其中，第三层级包括第三电介质材料层；至少一个电源/接地结构，在第二层级中；以及至少一个跳层级过孔，至少部分地穿过第一层级的第一电介质材料层、穿过第二层级的第二电介质材料层、并且至少部分地穿过第三层级的第三电介质材料层延伸，其中，至少一个跳层级过孔包括连续导电材料。
在各种实施方式中，计算设备可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录器。在进一步的实施方式中，计算设备可以是处理数据的任何其他电子设备。
应当理解，本说明书的主题不必限于图1-17中所示的特定应用。如本领域技术人员将理解的，本主题可以应用于其他集成电路设备和组件应用，以及任何适当的电子应用。
以下示例涉及进一步的实施例，并且示例中的细节可以用于一个或多个实施例中的任何地方，其中示例1是一种集成电路结构，包括：第一层级，包括第一电介质材料层；第二层级，在第一层级上，其中，第二层级包括第二电介质材料层；第三层级，在第二层级上，其中，第三层级包括第三电介质材料层；至少一个电源/接地结构，在第二层级中；以及至少一个跳层级过孔，至少部分地穿过第一层级的第一电介质材料层、穿过第二层级的第二电介质材料层、并且至少部分地穿过第三层级的第三电介质材料层延伸，其中，至少一个跳层级过孔包括连续导电材料。
在示例2中，示例1的主题可以可选地包括：至少一个电源/接地结构包括电源结构和接地结构，并且其中，至少一个跳层级过孔在电源结构与接地结构之间穿过第二层级的第二电介质材料层延伸。
在示例3中，示例2的主题可以可选地包括：电源结构和接地结构中的至少一个具有与至少一个跳层级过孔相邻的凹口。
在示例4中，示例1的主题可以可选地包括：至少一个电源/接地结构包括至少一个开口，至少一个开口穿过至少一个电源/接地结构延伸，其中，第二电介质材料层的一部分设置在至少一个开口内，并且其中，至少一个跳层级过孔穿过至少一个开口在第二电介质材料层的部分内延伸。
示例5是一种集成电路设备，包括电子衬底以及在电子衬底上的金属化结构，金属化结构包括：第一层级，包括第一电介质材料层；第二层级，在第一层级上，其中，第二层级包括第二电介质材料层；第三层级，在第二层级上，其中，第三层级包括第三电介质材料层；至少一个电源/接地结构，在第二层级中；以及至少一个跳层级过孔，至少部分地穿过第一层级的第一电介质材料层、穿过第二层级的第二电介质材料层、并且至少部分地穿过第三层级的第三电介质材料层延伸，其中，至少一个跳层级过孔包括连续导电材料。
在示例6中，示例5的主题可以可选地包括：至少一个电源/接地结构包括电源结构和接地结构，并且其中，至少一个跳层级过孔在电源结构与接地结构之间穿过第二层级的第二电介质材料层延伸。
在示例7中，示例6的主题可以可选地包括：电源结构和接地结构中的至少一个具有与至少一个跳层级过孔相邻的凹口。
在示例8中，示例5的主题可以可选地包括：至少一个电源/接地结构包括至少一个开口，至少一个开口穿过至少一个电源/接地结构延伸，其中，第二电介质材料层的一部分设置在至少一个开口内，并且其中，至少一个跳层级过孔穿过至少一个开口在第二电介质材料层的部分内延伸。
示例9是一种电子系统，包括板和电附接到板的集成电路设备，其中，集成电路设备包括电子衬底以及在电子衬底上的金属化结构，金属化结构包括：第一层级，包括第一电介质材料层；第二层级，在第一层级上，其中，第二层级包括第二电介质材料层；第三层级，在第二层级上，其中，第三层级包括第三电介质材料层；至少一个电源/接地结构，在第二层级中；以及至少一个跳层级过孔，至少部分地穿过第一层级的第一电介质材料层、穿过第二层级的第二电介质材料层、并且至少部分地穿过第三层级的第三电介质材料层延伸，其中，至少一个跳层级过孔包括连续导电材料。
在示例10中，示例9的主题可以可选地包括：至少一个电源/接地结构包括电源结构和接地结构，并且其中，至少一个跳层级过孔在电源结构与接地结构之间穿过第二层级的第二电介质材料层延伸。
在示例11中，示例10的主题可以可选地包括：电源结构和接地结构中的至少一个具有与至少一个跳层级过孔相邻的凹口。
在示例12中，示例9的主题可以可选地包括：至少一个电源/接地结构包括至少一个开口，至少一个开口穿过至少一个电源/接地结构延伸，其中，第二电介质材料层的一部分设置在至少一个开口内，并且其中，至少一个跳层级过孔穿过至少一个开口在第二电介质材料层的部分内延伸。
示例13是一种制造集成电路结构的方法，包括：形成包括第一电介质材料层的第一层级；在第一层级上形成第二层级，其中，第二层级包括第二电介质材料层；在第二层级上形成第三层级，其中，第三层级包括第三电介质材料层；在第二层级中形成至少一个电源/接地结构；形成至少一个开口，至少一个开口至少部分地穿过第一层级的第一电介质材料层、穿过第二层级的第二电介质材料层、以及至少部分地穿过第三层级的第三电介质材料层延伸；以及在开口内设置连续导电材料以形成跳层级过孔，跳层级过至少部分地穿过第一层级的第一电介质材料层、穿过第二层级的第二电介质材料层、以及至少部分地穿过第三层级的第三电介质材料层延伸。
在示例14中，示例13的主题可以可选地包括：至少一个电源/接地结构包括电源结构和接地结构，并且其中，至少一个跳层级过孔在电源结构与接地结构之间穿过第二层级的第二电介质材料层延伸。
在示例15中，示例14的主题可以可选地包括：电源结构和接地结构中的至少一个具有与至少一个跳层级过孔相邻的凹口。
在示例16中，示例13的主题可以可选地包括：至少一个电源/接地结构包括至少一个开口，至少一个开口穿过至少一个电源/接地结构延伸，其中，第二电介质材料层的一部分设置在至少一个开口内，并且其中，至少一个跳层级过孔穿过至少一个开口在第二电介质材料层的部分内延伸。
在示例17中，示例13的主题可以可选地包括：通过形成电子衬底并且在电子衬底上形成金属化层来形成集成电路设备，其中，金属化层包括第一层级、第二层级、第三层级、第二层级中的至少一个电源/接地结构、以及至少一个跳层级过孔。
在示例18中，示例17的主题可以可选地包括：形成电子衬底包括在其中形成晶体管并且将晶体管电连接到跳层级过孔。
在示例19中，示例17或18的主题可以可选地包括：形成电子板并且将电子衬底电附接到电子板。
在示例20中，示例17至19中任一项的主题可以可选地包括：将第二集成电路设备电附接到第一集成电路设备的金属化层。
因此已经详细描述了本发明的实施例，应当理解，由所附权利要求限定的本发明不受上述说明书中阐述的具体细节的限制，因为在不脱离本发明的精神或范围的情况下，本发明的许多明显变化是可能的。

Claims (20)

1.一种集成电路结构，包括：
第一层级，包括第一电介质材料层；
第二层级，在所述第一层级上，其中，所述第二层级包括第二电介质材料层；
第三层级，在所述第二层级上，其中，所述第三层级包括第三电介质材料层；
至少一个电源/接地结构，在所述第二层级中；以及
至少一个跳层级过孔，至少部分地穿过所述第一层级的所述第一电介质材料层、穿过所述第二层级的所述第二电介质材料层、并且至少部分地穿过所述第三层级的所述第三电介质材料层延伸，其中，所述至少一个跳层级过孔包括连续导电材料。
2.根据权利要求1所述的集成电路结构，其中，所述至少一个电源/接地结构包括电源结构和接地结构，并且其中，所述至少一个跳层级过孔在所述电源结构与所述接地结构之间穿过所述第二层级的所述第二电介质材料层延伸。
3.根据权利要求2所述的集成电路结构，其中，所述电源结构和所述接地结构中的至少一个具有与所述至少一个跳层级过孔相邻的凹口。
4.根据权利要求1所述的集成电路结构，其中，所述至少一个电源/接地结构包括至少一个开口，所述至少一个开口穿过所述至少一个电源/接地结构延伸，其中，所述第二电介质材料层的一部分设置在所述至少一个开口内，并且其中，所述至少一个跳层级过孔穿过所述至少一个开口在所述第二电介质材料层的所述部分内延伸。
5.一种集成电路设备，包括：
电子衬底；以及
在所述电子衬底上的金属化结构，其中，所述金属化结构包括：第一层级，包括第一电介质材料层；第二层级，在所述第一层级上，其中，所述第二层级包括第二电介质材料层；第三层级，在所述第二层级上，其中，所述第三层级包括第三电介质材料层；至少一个电源/接地结构，在所述第二层级中；以及至少一个跳层级过孔，至少部分地穿过所述第一层级的所述第一电介质材料层、穿过所述第二层级的所述第二电介质材料层、并且至少部分地穿过所述第三层级的所述第三电介质材料层延伸，其中，所述至少一个跳层级过孔包括连续导电材料。
6.根据权利要求5所述的集成电路设备，其中，所述至少一个电源/接地结构包括电源结构和接地结构，并且其中，所述至少一个跳层级过孔在所述电源结构与所述接地结构之间穿过所述第二层级的所述第二电介质材料层延伸。
7.根据权利要求6所述的集成电路设备，其中，所述电源结构和所述接地结构中的至少一个具有与所述至少一个跳层级过孔相邻的凹口。
8.根据权利要求5所述的集成电路设备，其中，所述至少一个电源/接地结构包括至少一个开口，所述至少一个开口穿过所述至少一个电源/接地结构延伸，其中，所述第二电介质材料层的一部分设置在所述至少一个开口内，并且其中，所述至少一个跳层级过孔穿过所述至少一个开口在所述第二电介质材料层的所述部分内延伸。
9.一种电子系统，包括：
板；以及
集成电路设备，电附接到所述板，其中，所述集成电路设备包括：
电子衬底；以及
在所述电子衬底上的金属化结构，其中，所述金属化结构包括：第一层级，包括第一电介质材料层；第二层级，在所述第一层级上，其中，所述第二层级包括第二电介质材料层；第三层级，在所述第二层级上，其中，所述第三层级包括第三电介质材料层；至少一个电源/接地结构，在所述第二层级中；以及至少一个跳层级过孔，至少部分地穿过所述第一层级的所述第一电介质材料层、穿过所述第二层级的所述第二电介质材料层、并且至少部分地穿过所述第三层级的所述第三电介质材料层延伸，其中，所述至少一个跳层级过孔包括连续导电材料。
10.根据权利要求9所述的电子系统，其中，所述至少一个电源/接地结构包括电源结构和接地结构，并且其中，所述至少一个跳层级过孔在所述电源结构与所述接地结构之间穿过所述第二层级的所述第二电介质材料层延伸。
11.根据权利要求10所述的电子系统，其中，所述电源结构和所述接地结构中的至少一个具有与所述至少一个跳层级过孔相邻的凹口。
12.根据权利要求9所述的电子系统，其中，所述至少一个电源/接地结构包括至少一个开口，所述至少一个开口穿过所述至少一个电源/接地结构延伸，其中，所述第二电介质材料层的一部分设置在所述至少一个开口内，并且其中，所述至少一个跳层级过孔穿过所述至少一个开口在所述第二电介质材料层的所述部分内延伸。
13.一种形成集成电路结构的方法，包括：
形成包括第一电介质材料层的第一层级；
在所述第一层级上形成第二层级，其中，所述第二层级包括第二电介质材料层；
在所述第二层级上形成第三层级，其中，所述第三层级包括第三电介质材料层；
在所述第二层级中形成至少一个电源/接地结构；
形成至少一个开口，所述至少一个开口至少部分地穿过所述第一层级的所述第一电介质材料层、穿过所述第二层级的所述第二电介质材料层、并且至少部分地穿过所述第三层级的所述第三电介质材料层延伸；以及
在所述开口内设置连续导电材料以形成跳层级过孔，所述跳层级过孔至少部分地穿过所述第一层级的所述第一电介质材料层、穿过所述第二层级的所述第二电介质材料层、并且至少部分地穿过所述第三层级的所述第三电介质材料层延伸。
14.根据权利要求13所述的方法，其中，形成所述至少一个电源/接地结构包括：形成电源结构以及形成接地结构，并且其中，形成所述至少一个跳层级过孔包括：将所述至少一个跳层级过孔形成为在所述电源结构与所述接地结构之间穿过所述第二层级的所述第二电介质材料层延伸。
15.根据权利要求14所述的方法，还包括：在所述电源结构和所述接地结构中的至少一个中形成凹口，其中，所述凹口与所述至少一个跳层级过孔相邻。
16.根据权利要求13所述的方法，其中，形成所述至少一个电源/接地结构包括：形成穿过所述至少一个电源/接地结构延伸的至少一个开口，其中，所述第二电介质材料层的一部分设置在所述至少一个开口内，并且其中，所述至少一个跳层级过孔穿过所述至少一个开口在所述第二电介质材料层的所述部分内延伸。
17.根据权利要求13至16中任一项所述的方法，还包括通过形成电子衬底并且在所述电子衬底上形成金属化层来形成集成电路设备，其中，所述金属化层包括所述第一层级、所述第二层级、所述第三层级、所述第二层级中的至少一个电源/接地结构、以及至少一个跳层级过孔。
18.根据权利要求17所述的方法，其中，所述电子衬底包括晶体管，并且其中，所述晶体管电连接到所述跳层级过孔。
19.根据权利要求17所述的方法，还包括形成电子板并且将所述电子衬底电附接到所述电子板。
20.根据权利要求17所述的方法，还包括将第二集成电路设备电附接到第一集成电路设备的所述金属化层。
CN202080082394.3A 2019-12-26 2020-08-11 用于集成电路设备的金属化层中的跳层级过孔 Pending CN114762107A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/727,747 2019-12-26
US16/727,747 US20210202377A1 (en) 2019-12-26 2019-12-26 Skip level vias in metallization layers for integrated circuit devices
PCT/US2020/045719 WO2021133434A1 (en) 2019-12-26 2020-08-11 Skip level vias in metallization layers for integrated circuit devices

Publications (1)

Publication Number Publication Date
CN114762107A true CN114762107A (zh) 2022-07-15

Family

ID=76547467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080082394.3A Pending CN114762107A (zh) 2019-12-26 2020-08-11 用于集成电路设备的金属化层中的跳层级过孔

Country Status (7)

Country Link
US (2) US20210202377A1 (zh)
EP (2) EP4184557A1 (zh)
JP (1) JP2023507701A (zh)
KR (1) KR20220123217A (zh)
CN (1) CN114762107A (zh)
BR (1) BR112022010249A2 (zh)
WO (1) WO2021133434A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615998B2 (en) * 2018-09-12 2023-03-28 Intel Corporation Thermal management solutions for embedded integrated circuit devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518670B1 (en) * 2002-03-06 2003-02-11 International Business Machines Corporation Electrically porous on-chip decoupling/shielding layer
US20050041405A1 (en) * 2003-08-22 2005-02-24 Intel Corporation Stacked via structure that includes a skip via
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
US7227247B2 (en) * 2005-02-16 2007-06-05 Intel Corporation IC package with signal land pads
JP5159142B2 (ja) * 2007-04-03 2013-03-06 株式会社日立製作所 半導体装置及びその配線部品
JP2012019063A (ja) * 2010-07-08 2012-01-26 Renesas Electronics Corp 半導体装置
US9601472B2 (en) * 2015-04-24 2017-03-21 Qualcomm Incorporated Package on package (POP) device comprising solder connections between integrated circuit device packages
KR20170064052A (ko) * 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 스위칭 소자 및 반도체 메모리를 포함하는 전자 장치
US9997456B2 (en) * 2016-07-27 2018-06-12 Globalfoundries Inc. Interconnect structure having power rail structure and related method
US9911651B1 (en) * 2016-10-26 2018-03-06 International Business Machines Corporation Skip-vias bypassing a metallization level at minimum pitch
WO2019193896A1 (ja) * 2018-04-02 2019-10-10 株式会社ソシオネクスト 半導体装置
US10607938B1 (en) * 2018-10-26 2020-03-31 International Business Machines Corporation Power distribution networks for monolithic three-dimensional semiconductor integrated circuit devices

Also Published As

Publication number Publication date
JP2023507701A (ja) 2023-02-27
US20210202377A1 (en) 2021-07-01
KR20220123217A (ko) 2022-09-06
EP4184557A1 (en) 2023-05-24
BR112022010249A2 (pt) 2022-09-06
EP4082039A1 (en) 2022-11-02
EP4082039A4 (en) 2024-01-17
US20230130935A1 (en) 2023-04-27
WO2021133434A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US10522454B2 (en) Microelectronic package having a passive microelectronic device disposed within a package body
US20210358855A1 (en) High-density interconnects for integrated circuit packages
US10998272B2 (en) Organic interposers for integrated circuit packages
US11640929B2 (en) Thermal management solutions for cored substrates
US10943851B1 (en) Reconstituted wafer assembly
US20230130935A1 (en) Skip level vias in metallization layers for integrated circuit devices
US11749585B2 (en) High thermal conductivity, high modulus structure within a mold material layer of an integrated circuit package
NL2028989B1 (en) Electronic substrates having embedded inductors
NL2028990B1 (en) Electronic substrates having embedded inductors
US20220093535A1 (en) Electronic substrates having embedded inductors
US20210280463A1 (en) Conductive route patterning for electronic substrates
US11823972B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US11621208B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US11460499B2 (en) Dual sided thermal management solutions for integrated circuit packages
US20220084962A1 (en) Radio frequency antennas and waveguides for communication between integrated circuit devices
US20230197547A1 (en) Edge-aligned template structure for integrated circuit packages
US20230197546A1 (en) Edge-aligned template structure for integrated circuit packages
US20230387074A1 (en) Integrated circuit assemblies having interconnection bridges spanning reticle boundary / dicing streets of monolithic structures therein
US20230387073A1 (en) Integrated circuit assemblies having interconnection bridges spanning integrated circuit devices therein
EP4092732A1 (en) Hybrid conductive vias for electronic substrates
US20220165625A1 (en) Universal electrically inactive devices for integrated circuit packages
US20220051986A1 (en) Stepped electronic substrate for integrated circuit packages

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination