KR100267558B1 - Bga 패키지와 인쇄 회로 기판의 접합 장치 - Google Patents

Bga 패키지와 인쇄 회로 기판의 접합 장치 Download PDF

Info

Publication number
KR100267558B1
KR100267558B1 KR1019970018395A KR19970018395A KR100267558B1 KR 100267558 B1 KR100267558 B1 KR 100267558B1 KR 1019970018395 A KR1019970018395 A KR 1019970018395A KR 19970018395 A KR19970018395 A KR 19970018395A KR 100267558 B1 KR100267558 B1 KR 100267558B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
substrate
package
package substrate
Prior art date
Application number
KR1019970018395A
Other languages
English (en)
Other versions
KR19980083195A (ko
Inventor
조성건
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970018395A priority Critical patent/KR100267558B1/ko
Publication of KR19980083195A publication Critical patent/KR19980083195A/ko
Application granted granted Critical
Publication of KR100267558B1 publication Critical patent/KR100267558B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 BGA 패키지와 인쇄 회로 기판의 접합 장치에 관한 것으로서, 특히 일측면에 반도체 칩이 설치되고 타측면에 상기 반도체 칩과 전기적으로 연결되는 도전 수단이 설치된 패키지 기판과, 상기 패키지 기판의 타측면에 결합되고 상기 제1 도전 수단과 전기적으로 연결 되는 제2 도전 수단이 설치된 인쇄회로 기판으로 이루어진 BGA 패키지와 인쇄 회로 기판에 있어서, 상기 패키지 기판과 인쇄회로기판 중 어느 한쪽 기판에는 상대 기판 방향으로 점차 좁아지게 돌출되는 단층형 돌출부가 형성되고, 다른쪽 기판에는 상기 단층형 돌출부가 결합되도록 상대 기판 방향으로 점차 넓어지는 단층형 홈부가 형성되며; 상기 단층형 돌출부와 단층형 홈부에는 양측 기판에 설치되는 도전 수단이 각각 설치되어 전기적으로 연결된 것을 특징으로 함으로써, 단락, 단선, 부품간의 틀어짐 등의 접합 불량이 방지되어 접합 품질이 향상되도록 하는 BGA 패키지와 인쇄 회로 기판의 접합 장치에 관한 것이다.

Description

BGA 패키지와 인쇄 회로 기판의 접합 장치
본 발명은 전자 부품 실장(Electronics Packaging & Assembly)에 관한 것으로서, 특히 BGA(Ball Grid Array) 패키지(package)를 인쇄 회로 기판(Printed Circuit Board : PCB) 상에 실장하는 BGA 패키지와 인쇄 회로 기판의 접합 장치에 관한 것이다.
전자 제품이 다기능화되어감에 따라 반도체 부품도 많은 기능을 입력하기 위해 점점 다핀화되어져 부품은 커지고 부품의 전극 간격은 좁아지고 있다. 이로 인하여 반도체 부품의 패키징(packaging) 공정이 어려워지고 부품과 인쇄 회로 기판과의 접합(soldering) 불량이 많이 발생하게 되었다. 따라서, 부품의 전극 간격을 넓게 유지하여 접합 불량을 줄임과 동시에 다핀화하기 위한 방법으로 도전 볼을 이용하여 인쇄 회로 기판에 접합하는 BGA 구조의 반도체 부품이 나오게 되었다.
종래 기술에 의한 BGA 패키지는 제1도에 도시된 바와 같이 반도체 칩(chip)(1)과, 상기 반도체 칩(1)의 상부에 형성된 칩 전극(2)과, 상기 반도체 칩(1)을 지지하는 기판(5)과, 상기 반도체 칩(1)을 보호하기 위해 상기 기판(5)에 고정 설치된 몰드(mold)물(4)과, 상기 기판(5)의 상면에 형성된 내부 전극(6)과, 상기 칩 전극(2)과 상기 내부 전극(6)을 연결하는 접속선(3)과, 상기 기판(5)의 하면에 형성되어 상기 내부 전극(6)과 연결된 외부 전극(7)과, 상기 외부 전극(7)과 상기 인쇄 회로 기판(10)을 접합하기 위해 상기 외부 전극(7)의 하면에 도포된 솔더 볼(solder ball)(8)로 구성된다.
여기서, 상기 솔더 볼(8)은 매트릭스(matrix) 형태로 배열되도록 도포된다.
이후, 제2도에 도시된 바와 같이 상기 인쇄 회로 기판(10)의 상면에 형성된 패드(11)와 상기 솔더 볼(8)이 서로 대응되도록 상기 인쇄 회로 기판(10) 상에 BGA 패키지를 위치 결정한 후, 상기 솔더 볼(8)에 리플로우(reflow) 열을 가하여 상기 BGA 패키지와 상기 인쇄 회로 기판(10)을 접합시킨다.
그러나, 상기와 같이 구성된 BGA 패키지와 인쇄 회로 기판 의 접합 장치는 상기 기판(5) 자체의 두께와 상기 기판(5)과 상기 인쇄 회로 기판(10) 사이에 생기는 간격 때문에 박형 실장이 불가능한 문제점이 있다.
또한, 제3도에 도시된 바와 같이 상기 BGA 패키지와 상기 인쇄 회로 기판(10)이 서로 틀어져 결합될 경우 상기 솔더 볼(8)과 상기 패드(11)가 서로 어긋난 상태로 접합되어 접합 불량이 발생되는 문제점이 있다.
또한, 상기 BGA 패키지와 상기 인쇄 회로 기판(10)을 접합하기 위하여 리플로우 열을 가할 때 모든 솔더 볼(8)이 동시에 가열되지 않고 순차적으로 가열되므로, 먼저 가열된 솔더 볼(8)이 녹았다가 다시 굳을 때 상기 솔더 볼(8)의 높은 점성으로 인해 BGA 패키지의 일부가 상기 인쇄 회로 기판(10) 위로 들려 상기 외부 전극(7)과 상기 패드(11) 사이에 단선 불량이 발생되는 문제점이 있다.
또한, 상기한 접합 불량들을 검사하기 위하여 제4도에 도시된 바와 같이 BGA 패키지와 인쇄 회로 기판의 접합 면을 X(12)선에 의한 투과 방식으로 상측에서 검사하고 있으나, X선(12)에 의한 투과 방식은 X선(12)을 사용하는 검사 시간이 증가함에 따라 검사 비용이 증가되고, 2차원 X선(12) 검사를 이용할 경우 수직 방향으로만 X-선(12)이 투과되기 때문에 수직 방향의 단락 불량은 검사되나 수평 방향의 단선 불량은 검사가 불가능한 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 인쇄 회로 기판과 BGA 패키지의 접합시 부품의 틀어짐과 단선, 단락 등의 접합 불량이 발생하는 것을 방지하여 접합 품질이 향상됨과 아울러 BGA 패키지가 상기 인쇄 회로 기판에 박형으로 실장되도록 하는 BGA 패키지와 인쇄 회로 기판의 접합 장치를 제공하는데 그 목적이 있다.
제 1도는 종래 기술에 따른 BGA 패키지의 구조가 도시된 구성도.
제2도는 종래 기술에 따른 BGA 패키지와 인쇄 회로 기판의 접합 장치가 도시된 구성도.
제3a도 ∼제3b도는 종래 기술에 따른 BGA 패키지와 인쇄 회로 기판의 접합 불량 상태가 도시된 구성도.
제4도는 종래 기술에 따른 반도체 부품의 검사 방법이 도시된 구성도.
제5a도는 본 발명에 따른 BGA 패키지와 인쇄 회로 기판의 접합 장치의 일 실시 예가 도시된 구성도.
제5b도는 본 발명에 따른 BGA 패키지와 인쇄 회로 기판의 접합 장치의 일 실시 예의 측면 투시도.
제6a도는 본 발명에 따른 BGA 패키지와 인쇄 회로 기판의 접합 장치의 다른 실시 예가 도시된 구성도.
제6b도는 본 발명에 따른 BGA 패키지와 인쇄 회로 기판의 접합 장치의 다른 실시 예의 상면 투시도이다.
*도면의 주요부분에 대한 부호의 설명
51 : 반도체 칩 55 : 패키지 기판
57 : 외부 전극 58 : 솔더 볼
60 : 인쇄 회로 기판 61 : 패드
상기의 목적을 달성하기 위한 본 발명에 따른 BGA 패키지와 인쇄 회로 기판의 접합 장치는, 일측면에 반도체 칩이 설치되고 타측면에 상기 반도체 칩과 전기적으로 연결되는 도전 수단이 설치된 패키지 기판과, 상기 패키지 기판의 타측면에 결합되고 상기 제1 도전 수단과 전기적으로 연결되는 제2 도전 수단이 설치된 인쇄회로기판으로 이루어진 BGA 패키지와 인쇄 회로 기판에 있어서, 상기 패키지 기판과 인쇄회로기판 중 어느 한쪽 기판에는 상대 기판 방향으로 점차 좁아지게 돌출되는 단층형 돌출부가 형성되고, 다른쪽 기판에는 상기 단층형 돌출부가 결합되도록 상대 기판 방향으로 점차 넓어지는 단층형 홈부가 형성되며; 상기 단층형 돌출부와 단층형 홈부에는 양측 기판에 설치되는 도전 수단이 각각 설치되어 전기적으로 연결된 것을 특징으로 하여 가능하게 된다.
이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
제5a도는 본 발명에 따른 BGA 패키지와 인쇄 회로 기판의 접합 장치의 일실시 예가 도시된 구성도, 제5b도는 제5a도의 측면 투시도이다.
본 발명에 의한 BGA 패키지와 인쇄 회로 기판의 접합 장치의 일 실시 예는 제5a도에 도시된 바와 같이 상부에 반도체 칩(51)이 설치되고 하부에 상기 반도체 칩(51)과 전기적으로 연결되는 도전 수단(57)(58)이 설치되는 패키지 기판(55)과, 상기 패키지 기판(55)의 하부에 결합되고 상기 도전 수단(58)과 전기적으로 연결되는 다른 도전 수단(61)이 설치된 인쇄회로기판(60)으로 이루어진다.
BGA 패키지는 반도체 칩(chip)(51)과, 상기 반도체 칩(51)의 상부에 형성된 칩 전극(52)과, 단층형 돌출부(55a)가 형성되어 상기 반도체 칩(51)을 지지하는 패키지 기판(55)과, 상기 반도체 칩(51)을 보호하기 위해 상기 패키지 기판(55)에 고정 설치된 몰드물(54)과, 상기 패캐지 기판(55)의 상측에 형성된 내부 전극(56)과, 상기 칩 전극(52)과 상기 내부 전극(56)을 연결하는 접속선(53)과, 상기 패키지 기판(55)의 단층형 돌출부(55a)의 하면에 형성되어 상기 내부 전극(56)과 연결된 외부 전극(57)과, 상기 외부 전극(57)과 인쇄 회로 기판(60)을 접합하기 위해 상기 외부 전극(57)의 하면에 도포된 솔더 볼(solder ball)(58)로 구성된다.
그리고, 상기 인쇄 회로 기판(60)은 그 상부에 상기 솔더볼과 전기적으로 연결되는 패드(61)가 설치된다.
특히 상기 패키지 기판(55)에는 인쇄 회로 기판(60) 방향으로 점차 좁아지게 돌출되는 단층형 돌출부(55a)가 형성되고, 상기 인쇄회로기판(60)에는 상기 단층형 돌출부(55a)가 결합되도록 상기 패키지 기판(55) 방향으로 점차 넓어지는 단층형 홈부(60a)가 형성되며, 상기 단층형 돌출부(55a)와 단층형 홈부(60a)에는 양측 기판(55)(60)에 설치되는 외부전극(57) 및 솔더볼(58)와 패드(61)가 각각 설치되어 전기적으로 연결된다.
여기서, 본 발명의 일 실시예에서는 상기 패키지 기판(55)과 인쇄 회로 기판(60)에 각각 설치되는 상기 외부전극(57) 및 솔더볼(58)와 패드(61)가 상기 단층형 돌출부(55a)와 단층형 홈부(60a)의 상면 및 저면에 각각 설치되어, 기판의 상하 방향에서 상호 연결된다.
본 발명에 따른 BGA 패키지와 인쇄 회로 기판의 접합 장치의 접합 방법을 살펴보면 다음과 같다.
먼저, 상기 패키지 기판(55)의 하면을 여러 개의 층으로 단층형 돌출부(55a)를 형성한 후, 상기 패키지 기판(55)의 각층 하면에 상기 외부 전극(57)을 형성하고 상기 외부 전극(57)의 하면에 상기 솔더 볼(58)을 도포하여 BGA 패키지를 완성한다.
이후, 상기 패키지 기판(55)과 결합될 수 있도록 상기 인쇄 회로 기판(60)의 상면을 상기 패키지 기판(55)의 층수와 같은 층수로 단층형 홈부(60a)를 형성하고, 상기 패키지 기판(55)과 상기 인쇄 회로 기판(60)의 결합시 상기 솔더볼(58)과 대응되어 접촉하도록 상기 인쇄 회로 기판(60)의 각층 상면에 패드(61)를 형성한다.
이후, 상기 패키지 기판(55)을 상기 인쇄 회로 기판(60) 상에 위치 결정하여 리플로우 열을 가하면 상기 솔더 볼(58)에 의해 상기 외부 전극(57)과 상기 패드(61)가 접합된다.
제6a도는 본 발명에 따른 BGA 패키지와 인쇄 회로 기판의 접합장치의 다른 실시 예가 도시된 구성도, 제6b도는 제6a도의 상면 투시도이다.
본 발명에 따른 BGA 패키지와 인쇄 회로 기판의 접합 장치의 다른 실시예에서는 제6a도에 도시된 바와 같이 상기 패키지 기판(55)과 인쇄 회로 기판(60)에 각각 설치되는 상기 외부전극(57) 및 솔더볼(58)와 패드(61)가 상기 단층형 돌출부(55b)와 단층형 홈부(60b)의 측면에 각각 설치되어, 기판 측방향에서 상호 전기적으로 연결된다.
이와 같은 구성의 접합 방법은 상기 패키지 기판(55)의 각층 돌출부(55b)측면에 외부 전극(57)을 형성하고 상기 외부 전극(57)의 측면에 솔더 볼(58)을 도포한다. 이후, 상기 패키지 기판(55)과 상기 인쇄 회로 기판(60)의 결합시 상기 솔더 볼(58)과 대응되어 접촉하도록 상기 인쇄 회로 기판(60)의 단층형 홈부(60b)의 내측면에 패드(61)를 형성하여 상기 기판과 상기 인쇄 회로 기판(60)을 접합시킨다. 이밖의 구성과 동작은 상기한 일 실시 예와 동일하다.
상기와 같이 구성된 BGA 패키지와 인쇄 회로 기판의 접합 장치의 다른 실시 예는 제6b도에 도시된 바와 같이 상기 패키지 기판(55)과 상기 인쇄 회로 기판(60)의 접합 면이 수직 방향으로만 형성되기 때문에 2차원 X-선 검사만으로도 단락과 단선 불량의 검사가 모두 가능하게 된다.
상기와 같이 구성되고 동작되는 본 발명에 따른 BGA 패키지와 인쇄 회로 기판의 접합 장치는 BGA 패키지의 패키지 기판(55)를 단차 형성한 후, 상기 패키지 기판(55)과 결합될 수 있도록 인쇄 회로 기판(60)을 단차 형성하여 상기 패키지 기판(55)과 상기 인쇄 회로 기판(60)을 접합시킴으로써 박형 실장이 가능하게 되는 이점이 있다.
또한, 본 발명은 상기 패키지 기판(55)과 상기 인쇄 회로 기판(60)에 각각 층이 형성되어 상기 패키지 기판(55)의 각층에 형성된 솔더 볼(58) 사이에 댐(dam) 효과가 나타나게 됨으로써 단락, 단선, 부품간의 틀어짐 등의 접합불량이 방지되고, 그에 따라 BGA 패키지와 상기 인쇄 회로 기판(60)의 접합 품질이 향상되어 이를 사용한 전자 제품의 신뢰성이 향상되는 이점이 있다.

Claims (3)

  1. 일측면에 반도체 칩이 설치되고 타측면에 상기 반도체 칩과 전기적으로 연결되는 도전 수단이 설치된 패키지 기판과, 상기 패키지 기판의 타측면에 결합되고 상기 제1 도전 수단과 전기적으로 연결되는 제2 도전 수단이 설치된 인쇄회로기판으로 이루어진 BGA 패키지와 인쇄 회로 기판에 있어서,
    상기 패키지 기판과 인쇄회로기판 중 어느 한쪽 기판에는 상대 기판 방향으로 점차 좁아지게 돌출되는 단층형 돌출부가 형성되고, 다른쪽 기판에는 상기 단층형 돌출부가 결합되도록 상대 기판 방향으로 점차 넓어지는 단층형 홈부가 형성되며; 상기 단층형 돌출부와 단층형 홈부에는 양측 기판에 설치되는 도전 수단이 각각 설치되어 전기적으로 연결된 것을 특징으로 하는 BGA 패키지와 인쇄 회로 기판 의 접합 장치.
  2. 제 1 항에 있어서,
    상기 제1 도전수단과 제2 도전수단은 상기 단층형 돌출부와 단층형 홈부의 상면 및 저면에 각각 설치되어, 기판의 상하 방향으로 상호 연결된 것을 특징으로 하는 BGA 패키지와 인쇄 회로 기판 의 접합 장치.
  3. 제 1 항에 있어서,
    상기 제1 도전수단과 제2 도전수단은 상기 단층형 돌출부와 단층형 홈부의 측면에 각각 설치되어, 기판 측방향에서 상호 연결된 것을 특징으로 하는 BGA 패키지와 인쇄 회로 기판 의 접합 장치.
KR1019970018395A 1997-05-13 1997-05-13 Bga 패키지와 인쇄 회로 기판의 접합 장치 KR100267558B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018395A KR100267558B1 (ko) 1997-05-13 1997-05-13 Bga 패키지와 인쇄 회로 기판의 접합 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018395A KR100267558B1 (ko) 1997-05-13 1997-05-13 Bga 패키지와 인쇄 회로 기판의 접합 장치

Publications (2)

Publication Number Publication Date
KR19980083195A KR19980083195A (ko) 1998-12-05
KR100267558B1 true KR100267558B1 (ko) 2000-10-16

Family

ID=19505663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018395A KR100267558B1 (ko) 1997-05-13 1997-05-13 Bga 패키지와 인쇄 회로 기판의 접합 장치

Country Status (1)

Country Link
KR (1) KR100267558B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016133836A1 (en) * 2015-02-17 2016-08-25 Intel Corporation Microelectronic interconnect adaptor
US9883593B2 (en) 2014-08-05 2018-01-30 Samsung Electronics Co., Ltd. Semiconductor modules and semiconductor packages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900011360A (ko) * 1988-12-29 1990-07-11 마쯔이 고지 다층 프린트 기판의 제조방법
JPH07297555A (ja) * 1994-04-25 1995-11-10 Matsushita Electric Works Ltd セラミック多層配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900011360A (ko) * 1988-12-29 1990-07-11 마쯔이 고지 다층 프린트 기판의 제조방법
JPH07297555A (ja) * 1994-04-25 1995-11-10 Matsushita Electric Works Ltd セラミック多層配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9883593B2 (en) 2014-08-05 2018-01-30 Samsung Electronics Co., Ltd. Semiconductor modules and semiconductor packages
WO2016133836A1 (en) * 2015-02-17 2016-08-25 Intel Corporation Microelectronic interconnect adaptor

Also Published As

Publication number Publication date
KR19980083195A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
KR100256293B1 (ko) 반도체장치 및 그 제조방법
US6331221B1 (en) Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member
US5367435A (en) Electronic package structure and method of making same
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US6727718B2 (en) Electronic component package, printed circuit board, and method of inspecting the printed circuit board
GB2346740A (en) Integrated printed wiring board assembly
US6222738B1 (en) Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof
EP2533617B1 (en) Printed circuit board with chip package component
KR20000024968A (ko) 엑스레이 디텍터 및 그 제조방법
KR920000601B1 (ko) 액정 장치 제조방법
JP2907127B2 (ja) マルチチップモジュール
JPH08162755A (ja) 電気的接続装置
KR100267558B1 (ko) Bga 패키지와 인쇄 회로 기판의 접합 장치
CN112997305B (zh) 芯片封装结构、电子设备
JPH10145027A (ja) 電子回路パッケージおよびプリント配線板並びに実装方法
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
JPH0645763A (ja) 印刷配線板
JPH08191128A (ja) 電子装置
TWI764760B (zh) 電子裝置
US11678438B2 (en) Electronic device
JPH0722730A (ja) 複合電子部品
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPH0815717A (ja) 液晶表示装置
KR100876964B1 (ko) 반도체 패키지 제조용 테스트 보드
JPH01258454A (ja) パツドグリツドアレイパツケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee