JPH01258454A - パツドグリツドアレイパツケージ - Google Patents
パツドグリツドアレイパツケージInfo
- Publication number
- JPH01258454A JPH01258454A JP8651688A JP8651688A JPH01258454A JP H01258454 A JPH01258454 A JP H01258454A JP 8651688 A JP8651688 A JP 8651688A JP 8651688 A JP8651688 A JP 8651688A JP H01258454 A JPH01258454 A JP H01258454A
- Authority
- JP
- Japan
- Prior art keywords
- package
- grid array
- pad
- copper
- array package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052802 copper Inorganic materials 0.000 abstract description 12
- 239000010949 copper Substances 0.000 abstract description 12
- 238000007747 plating Methods 0.000 abstract description 11
- 229910000679 solder Inorganic materials 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は表面実装タイプのＩＣパッケージ、特にパフド
グリッドアレイパッケージに関する。
グリッドアレイパッケージに関する。
従来、多ビンのＬＳＩパッケージとしてはピンのあるピ
ングリッドアレイパッケージが中心であって、ピンのな
いパッドグリッドアレイパ、ケージは、実用化例はほと
んどない、これは、プリント基板にビングリッドアレイ
パッケージのＬＳＩを実装した時に、実装の信頼性、ま
たピン接触の確認等が容易であるからである。
ングリッドアレイパッケージが中心であって、ピンのな
いパッドグリッドアレイパ、ケージは、実用化例はほと
んどない、これは、プリント基板にビングリッドアレイ
パッケージのＬＳＩを実装した時に、実装の信頼性、ま
たピン接触の確認等が容易であるからである。
しかしながら上述した従来のピングリ、ドアレイパッケ
ージは、プリント基板へ実装するには専用のソケットを
使用するか、スルーホールを使用して実装することから
実装面積の増加とソケット、スルーホールによるプリン
ト基板コストが高いという欠点がある。
ージは、プリント基板へ実装するには専用のソケットを
使用するか、スルーホールを使用して実装することから
実装面積の増加とソケット、スルーホールによるプリン
ト基板コストが高いという欠点がある。
実装面積の減少のためには、表面実装を行なうことので
きるパッドグリッドアレイパッケージが期待される。こ
の方策としてビングリッドアレイパッケージのリード部
を短くしてパッドグリッドアレイパッケージとすること
が考えられるが、パッケージの接続部がパッケージの下
面にかくれてしまうため、接続部が観察出来ないことか
ら接続信頼性が確保出来ないと言う欠点がある。
きるパッドグリッドアレイパッケージが期待される。こ
の方策としてビングリッドアレイパッケージのリード部
を短くしてパッドグリッドアレイパッケージとすること
が考えられるが、パッケージの接続部がパッケージの下
面にかくれてしまうため、接続部が観察出来ないことか
ら接続信頼性が確保出来ないと言う欠点がある。
本発明の目的は、上記の欠点を除去し、信頼性が確保で
きる新規なプラスチックパッドグリッドアレイパッケー
ジを提供することにある。
きる新規なプラスチックパッドグリッドアレイパッケー
ジを提供することにある。
本発明のパッドグリッドアレイパッケージは、中央部に
半導体素子が樹脂封止されたプラスチックパッケージ基
板の周縁部に接続用パッドを有し、該接続用パッドの中
央部を表面配線パターンと導通加工されているスルーホ
ールとした構造としたものである。
半導体素子が樹脂封止されたプラスチックパッケージ基
板の周縁部に接続用パッドを有し、該接続用パッドの中
央部を表面配線パターンと導通加工されているスルーホ
ールとした構造としたものである。
本発明のパッドグリッドアレイパッケージの半導体装置
をプリント基板に実装すると、プリント基板の半田がス
ルーホールに持上り、確実にはんだ接合がなされたこと
を確認できる。
をプリント基板に実装すると、プリント基板の半田がス
ルーホールに持上り、確実にはんだ接合がなされたこと
を確認できる。
以下、図面を参照して、本発明の実施例につき説明する
。第１図は本発明の一実施例の縦断面図である。パッケ
ージ基板１は、素板として表面に１８ｐｍの銅張り面２
を有する通常のものを使用し、下面の銅張り面２に０．
５ｍｍ厚の銅板３を中央部およびパッド接続部に圧接し
て使用する。パッケージ基板ｌの周縁部にスルーホール
加工を行なった後、無電解銅めっき１μｍ、銅めっき１
０μｍの銅めっき４をしてから、ＩＣ接続用のポンディ
ングパッド並びに配線層を上面にエツチングにより形成
する。下面も同様に接続用パッドをエツチングにより形
成する。その後、上面のポンディングパッドは部分めっ
きによりニッケル５ＪＬｍ、Ａｕ１ＪＪ、ｍをめっきし
ＩＣと接続を可能にし、下面も表面をメツキレジスト等
を被覆した後で実装の容易なはんだめっｓ５をポンディ
ングパッドに５ル以上施こす様にする。第３図は、実際
に本実施例の半導体装置を実装基板１０に実装した図で
ある。スルーホール８において半田這い上がり９が起こ
り、確実に接続がなされたことを示し、実装信頼性が確
認できる。
。第１図は本発明の一実施例の縦断面図である。パッケ
ージ基板１は、素板として表面に１８ｐｍの銅張り面２
を有する通常のものを使用し、下面の銅張り面２に０．
５ｍｍ厚の銅板３を中央部およびパッド接続部に圧接し
て使用する。パッケージ基板ｌの周縁部にスルーホール
加工を行なった後、無電解銅めっき１μｍ、銅めっき１
０μｍの銅めっき４をしてから、ＩＣ接続用のポンディ
ングパッド並びに配線層を上面にエツチングにより形成
する。下面も同様に接続用パッドをエツチングにより形
成する。その後、上面のポンディングパッドは部分めっ
きによりニッケル５ＪＬｍ、Ａｕ１ＪＪ、ｍをめっきし
ＩＣと接続を可能にし、下面も表面をメツキレジスト等
を被覆した後で実装の容易なはんだめっｓ５をポンディ
ングパッドに５ル以上施こす様にする。第３図は、実際
に本実施例の半導体装置を実装基板１０に実装した図で
ある。スルーホール８において半田這い上がり９が起こ
り、確実に接続がなされたことを示し、実装信頼性が確
認できる。
次に第２実施例につき、第２図を参照して説明する。第
１実施例では実装基板１０との間隔を保つために、銅板
３を用いたが、第２実施例ではパッケージ基板ｌとして
、１８４ｍの銅張り面２を有する通常の素板を用いる。
１実施例では実装基板１０との間隔を保つために、銅板
３を用いたが、第２実施例ではパッケージ基板ｌとして
、１８４ｍの銅張り面２を有する通常の素板を用いる。
ただ間隔をとるために、接続パッド部に図示のように部
分めっき６を約０．５ｍｍ程度施こす、多少の工数の増
加があるが、素板が一般品であるから材料単価を安くす
ることができ、またスルーホール８のめっきなどは両面
の銅厚が同じでエツチング工程が単純になり、工数の低
減になる。
分めっき６を約０．５ｍｍ程度施こす、多少の工数の増
加があるが、素板が一般品であるから材料単価を安くす
ることができ、またスルーホール８のめっきなどは両面
の銅厚が同じでエツチング工程が単純になり、工数の低
減になる。
以上説明した様に本発明は、パッドグリッドアレイパッ
ケージのパッド部に上面と導通するスルーホールを有す
ることにより、実装時のはんだ接合の際にこのスルーホ
ールからはんだが上ってくることによりプリント基板と
パッケージが確実にはんだ接合が出来ていることが確認
出来る効果がある。そのほか表面実装パッケージは通常
はんだペーストを使用して実装することからその中に含
まれるフラックスの洗浄が必要であり、パッケージとプ
リント基板との間隔を０．５ｍｍとる必要があり、その
パッドの高さも第１実施例のように銅板を利用したり、
第２実施例のようにめっき法により下面のみを厚くする
方法で出来ることと、その胴部分を残せるだけ残すこと
により放熱性もかなり改善出来る効果がある。
ケージのパッド部に上面と導通するスルーホールを有す
ることにより、実装時のはんだ接合の際にこのスルーホ
ールからはんだが上ってくることによりプリント基板と
パッケージが確実にはんだ接合が出来ていることが確認
出来る効果がある。そのほか表面実装パッケージは通常
はんだペーストを使用して実装することからその中に含
まれるフラックスの洗浄が必要であり、パッケージとプ
リント基板との間隔を０．５ｍｍとる必要があり、その
パッドの高さも第１実施例のように銅板を利用したり、
第２実施例のようにめっき法により下面のみを厚くする
方法で出来ることと、その胴部分を残せるだけ残すこと
により放熱性もかなり改善出来る効果がある。
第１図は本発明の第１実施例の縦断面図、第２図は第２
実施例の縦断面図、第３図は本発明パッケージの半導体
装置を実装した時の図である。 １・・・パッケージ基板、 ２・・・銅張り面、３・・
・銅板、 ４・・・銅めっき、５・・・半
田めっき、 ６・・・部分めっき、７・・・半導
体素子、 ８・・・スルーホール、９・・・半田這
い上がり、 １０・・・実装基板。 特許出願人 日本電気株式会社 代理人 弁理士 内 原 晋第１図 第２図 第３図 史表基板
実施例の縦断面図、第３図は本発明パッケージの半導体
装置を実装した時の図である。 １・・・パッケージ基板、 ２・・・銅張り面、３・・
・銅板、 ４・・・銅めっき、５・・・半
田めっき、 ６・・・部分めっき、７・・・半導
体素子、 ８・・・スルーホール、９・・・半田這
い上がり、 １０・・・実装基板。 特許出願人 日本電気株式会社 代理人 弁理士 内 原 晋第１図 第２図 第３図 史表基板
Claims (1)
- 中央部に半導体素子が樹脂封止されたプラスチックパ
ッケージ基板の周縁部に接続用パッドを有し、該接続用
パッドの中央部が表面配線パターンと導通加工されてい
るスルーホールとなっていることを特徴とする半導体装
置用のパ、ドグリッドアレイパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8651688A JPH01258454A (ja) | 1988-04-08 | 1988-04-08 | パツドグリツドアレイパツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8651688A JPH01258454A (ja) | 1988-04-08 | 1988-04-08 | パツドグリツドアレイパツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01258454A true JPH01258454A (ja) | 1989-10-16 |
Family
ID=13889151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8651688A Pending JPH01258454A (ja) | 1988-04-08 | 1988-04-08 | パツドグリツドアレイパツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01258454A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9462680B2 (en) | 2012-02-29 | 2016-10-04 | Robert Bosch (Australia) Pty. Ltd | Printed circuit board |
-
1988
- 1988-04-08 JP JP8651688A patent/JPH01258454A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9462680B2 (en) | 2012-02-29 | 2016-10-04 | Robert Bosch (Australia) Pty. Ltd | Printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| EP0594427B1 (en) | A printed circuit board mounted with electric elements thereon | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH0767002B2 (ja) | 回路パッケージ構造 | |
| US5841198A (en) | Ball grid array package employing solid core solder balls | |
| JPS5832785B2 (ja) | 電子部品容器 | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| KR100260276B1 (ko) | 수직 리드 온칩 패키지 | |
| JPH01258454A (ja) | パツドグリツドアレイパツケージ | |
| JP3599031B2 (ja) | 半導体装置 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JP3099768B2 (ja) | 電子部品組立体およびその製造方法 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| TW432650B (en) | Semiconductor chip device and the manufacturing method thereof | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JP3508739B2 (ja) | インターポーザ基板 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPH07321277A (ja) | 半導体集積回路を収納した表面実装部品及びその製造方法 | |
| JPH02144945A (ja) | 半導体搭載用基板およびその製造方法 | |
| JPH04255261A (ja) | 電子部品搭載用基板におけるアウターリードの接続構造 |