JP2006527444A

JP2006527444A - 再構成可能な電源および／またはクロック周波数ドメインを備えた組み込み型コンピューティングシステム

Info

Publication number: JP2006527444A
Application number: JP2006516623A
Authority: JP
Inventors: ベルナルド、デ、オリベイラ、カストラプ、ペレイラ; ジョゼフ、エル．ファン、ミーアベーヘン; ヨセフス、アー．ハイスケン; アレクサンデル、アーフステイン
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2003-06-10
Filing date: 2004-05-28
Publication date: 2006-11-30
Also published as: TW200511000A; CN1802622A; KR20060021361A; EP1636685A2; WO2004109485A2; WO2004109485A3; US20060152087A1

Abstract

本発明は、性能とエネルギー消費との間で最適なトレードオフが達成されるように、耐用期間中に組み込み型コンピューティングシステムを再構成する方法および装置を提供する。本発明による組み込み型コンピューティングシステム（１０）は複数のドメインを含み、各ドメイン（８０，８２）は少なくとも１台のプロセッシングエレメント（１２）を含み、各ドメイン（８０，８２）はユーティリティ供給値で動作し、一つのドメイン（８０，８２）は第１のユーティリティ供給値を有する。一つのドメインの各プロセッシングエレメント（１２）は、ユーティリティ供給値をその一つのドメインのための第２のユーティリティ供給値へ独立に変更する再構成装置が設けられる。

Description

本発明は、相互接続構造という背景において、多数のプロセッシングエレメントがアプリケーションの種々のパーツを取り扱う組み込み型コンピューティングシステムに関する。組み込み型コンピューティングシステムは、たとえば、インテリジェントＴＶセット、飲料機械、または、冷蔵庫のような殆どすべてのタイプの電子消費財に見られる。これらの装置は、インテリジェントネットワークへのアクセス、関連情報とサービスの両方の検索のような種々の機能を可能にさせる組み込み型マイクロプロセッサを有する。典型的な組み込み型コンピューティングアプリケーションには、マシンオートメーション、マシンビジョン、大量輸送、レーダ、および、高速データ収集が含まれる。

従来技術の組み込み型コンピューティングシステム、すなわち、システム・オン・チップ若しくはＳｏＣと呼ばれる電子装置内に組み込まれたコンピューティングシステムでは、図１に表されるように、典型的にメインシステムバス７を介して接続された異種プロセッシングエレメントがシステム内に設置される。プロセッシングエレメントは、たとえば、入力／出力（Ｉ／Ｏ）ブロック３を備えたマイクロコントローラ若しくはマイクロプロセッサ２、デジタル信号プロセッサ（ＤＳＰ）４、特定用途向け集積回路（ＡＳＩＣ）コア、メモリ５、ダイレクトメモリアクセスコントローラ（ＤＭＡコントローラ）６、ロジック回路などのような、しかし、それらに限定されないどのようなタイプの回路でもよい。

クロック周波数および電力供給値Ｖ_ＤＤは各プロセッシングエレメントに関連付けられる。同じクロック周波数および電力供給値Ｖ_ＤＤを備えたプロセッシングエレメントはドメインを形成する。プロセッシングエレメントの異なるドメインに関連付けられたクロック周波数および／または電力供給値Ｖ_ＤＤは、電力損失と性能の適切なトレードオフがシステムの種々の部分で行えるように相違する方が有利である。これは、図１に表されるように、１台のシステム内に多数のクロックおよびＶ_ＤＤドメインを作成することの原因となる。図１には、このような３個のドメインが表されている。

製造プロセスの点では、同一のクロックおよびＶ_ＤＤ信号がシステムのすべての部分に供給されることを保証することは徐々に困難になるので、多数のドメインがこの場合にも好都合である。しかし、従来技術において、クロックおよびＶ_ＤＤドメインは固定され、たとえば、シリコン内で配線接続されている。ドメインは装置製造後にはもはや変更できない。

米国特許第６３８４６２８号は、プログラマブルロジックデバイス（ＰＬＤ）について説明する。ＰＬＤは、異なる電源レベル、たとえば、電源電圧を受ける様々な入力を有し、各電源レベルは、ＰＬＤの一部分へ向けられ、たとえば、第１の電源電圧はＰＬＤの電圧レギュレータおよびプログラマブルロジック部へ向けられ、第２の電源電圧は入力回路へ向けられ、第３の電源電圧は出力回路へ向けられる。電圧レギュレータおよびプログラマブルロジック部、入力回路、ならびに、出力回路は、それぞれ、Ｖ_ＤＤドメインを画定し、すなわち、それらは、異なる電源レベルで動くプロセッシングエレメントである。ＰＬＤの様々なドメインが異なる電源電圧を受けるが、各ドメインは、製造の時点で配線接続されているので、その耐用期間の全体を通じて同じ電源電圧を受ける。

装置の耐用期間の全体を通じて、装置のアプリケーションが様々であり、または、使用モードさえ様々であることは、固定したクロックおよびＶ_ＤＤドメイン分布によって実施されるトレードオフとは異なる性能／電力トレードオフの方がおそらくより効率的であることを意味する。したがって、ドメインの構成が製造後にフレキシブルな方法で変更できるならば有利であろう。しかし、これは従来技術の場合には実施できない。

本発明の目的は従来技術の欠点を解決することである。より詳細には、本発明の目的は、再構成可能な電源および／またはクロック周波数ドメインを備えた、すなわち、耐用期間の全体を通じてドメインが種々の電源レベル、たとえば、電源電圧または電源電流を受けることができる、組み込み型コンピューティングシステムを提供することである。

上記の目的は本発明による装置および方法によって実現される。

本発明は、複数のドメインを含み、各ドメインが少なくとも１台のプロセッシングエレメントを含み、各ドメインがユーティリティ供給値で動作し、一つのドメインが第１のユーティリティ供給値を有する、組み込み型コンピューティングシステムを提供する。一つのドメインの各プロセッシングエレメントは、ユーティリティ供給値をその一つのドメインのための第２のユーティリティ供給値へ独立に変更する再構成装置が設けられる。ユーティリティ供給値は、回路の構成のためではなく、動作のため必要な基本機能を意味する。電力、電圧若しくは電流、および、クロック信号は、ユーティリティ供給値の例である。データ、たとえば、システムのペイロードは、ユーティリティ供給値であるとはみなされない。換言すると、ユーティリティ供給値は、電子回路の非設定の、ペイロードではない消耗品であり、電子の、特に、デジタルシステムを機能させるために必要とされる消耗品である。性能とエネルギー消費との間の最適トレードオフが組み込み型コンピューティングシステムの耐用期間中に実現できることがこのようなシステムの利点である。

本発明による組み込み型コンピューティングシステムでは、ユーティリティ供給値は、電力供給値、すなわち、電圧レベルまたは電流レベルである。複数の電源レールが様々な電力供給値をもつ電力を少なくとも１個のドメインのプロセッシングエレメントへ伝達する。少なくとも１個のドメインの各プロセッシングエレメントは、次に、電力供給値を第２の電力供給値に変更するため電源レールへ独立に接続するスイッチングエレメントが設けられる。スイッチングエレメントはトランジスタである。このようなトランジスタは、多くの場合に半導体装置であるプロセッシングエレメントに簡単に統合される。

付加的に、または代替的に、本発明による組み込み型コンピューティングシステムでは、ユーティリティ供給値はクロック信号である。コンピューティングシステムは、基準クロック信号を少なくとも１個のドメインのプロセッシングエレメントへ伝達するグローバル基準クロックラインを含む。少なくとも１個のドメインの各プロセッシングエレメントは、基準クロック信号からその１個のドメインのための第１の内部動作クロック信号を発生する周波数アダプタが設けられる。本発明によれば、周波数アダプタは、組み込み型コンピューティングシステムの耐用期間中に基準クロック信号から第２の内部動作クロック信号を独立に発生するため再構成可能である。再構成可能な周波数アダプタは、たとえば、位相ロックループ（ＰＬＬ）である。ＰＬＬは、必要に応じて、基準クロック信号と同じ位相を有する内部クロック信号を発生する。基準信号は基本的に位相基準を設定するので、ＰＬＬは位相基準が維持されることを保証するために理想的であることに注意すべきである。その上、ＰＬＬは入力基準信号を乗算してより高い周波数を発生可能であるので、必要とされる全周波数のうちの最低周波数だけを基準としてシステム全体に伝達すればよく、その結果、高い周波数はすべてが生成され局部的に使用されるので、総電力損失が減少する。或いは、同期技術を、分周器およびゲートと共に自走クロック（リング発振器）と組み合わせて、同様に使用することが可能である。

本発明による組み込み型コンピューティングシステムでは、増幅器が発生された第１または第２の内部動作クロック信号を増幅するため設けられる。

さらに、データ通信チャネルが少なくとも一部のプロセッシングエレメントの間に設けられる。これにより、プロセッシングエレメントは相互に通信することが可能になる。各プロセッシングエレメントはデータ通信チャネルを用いて最近傍のすべてに接続される。このことは、あるコンフィギュレーションのために必要ではない通信チャネルが別のコンフィギュレーションのために必要となることがあるので、フレキシビリティを高める。すべての隣接するプロセッシングエレメント間に通信チャネルが設けられるならば、より多くのコンフィギュレーションが可能である。

レベルシフト装置は２台のプロセッシングエレメントの間のデータ通信チャネル内に設けられる。これは異なる電源レベルのプロセッシングエレメント間の通信を可能にさせる。このレベルシフト装置は、コンピューティングシステムに設けられた種々の電源レールに関連付けられた電源レベル範囲を取り扱えるように構成可能である。同じレベルシフト装置は次にプロセッシングエレメントが異なる電源レベルで動くように構成される場合に使用される。

本発明は、複数のドメインを含み、各ドメインが少なくとも１台のプロセッシングエレメントを含み、各ドメインがユーティリティ供給値で動作し、一つのドメインが第１のユーティリティ供給値で動作する組み込み型コンピューティングシステムをコンピューティングシステムの動作中に再構成する方法をさらに提供する。この方法は、ユーティリティ供給値を一つのドメインのための第２の供給値へ独立に変更するステップを含む。これによって、装置の耐用期間中に性能とエネルギ消費との間で最適トレードオフを達成することが可能になる。

ユーティリティ供給値は電力供給値でもよい。この方法は、異なる電源レベルを伝達する複数の電源レールの間で切換を行うことにより一つのドメインのための第２の電力供給値へ独立に変更するステップを備えてもよい。

付加的に、または代替的に、ユーティリティ供給値はクロック周波数でもよい。この方法は、ドメイン毎に、ドメインのそれぞれに供給された基準クロック信号から内部動作クロック信号を発生するステップを備えてもよく、少なくとも二つのドメインの内部動作クロック信号は互いに異なり、内部動作クロック信号の発生は組み込み型コンピューティングシステムの耐用期間中に再構成可能である。

本発明の上記並びにその他の特性、特徴および効果は、単なる一例として、本発明の原理を例示する添付図面と併せて、以下の詳細な説明から明らかになるであろう。以下の説明は、本発明の意図を限定することなく、実施例のためだけに記載される。以下で引用される参照数字は添付図面を参照する。

様々な図面中、同じ参照数字は同一または類似の要素を参照する。

本発明は、特定の実施形態およびある図面を参照して説明されるが、本発明はそれらに限定されるのではなく、特許請求の範囲だけによって限定される。記載された図面は単に概略的であり限定的ではない。図面中、一部の要素のサイズは、説明のために誇張され、正しい縮尺で描かれていない。用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」が本明細書および特許請求の範囲において使用されるが、この用語は他の要素またはステップの存在を排除しない。単数名詞を参照するときに不定冠詞または定冠詞、たとえば、「ａ」若しくは「ａｎ」、「ｔｈｅ」が使用されるが、それは特に断らない限りにおいてその名詞が複数形である場合を含む。

さらに、明細書および特許請求の範囲中の第１、第２、第３などの用語は、類似した要素を区別するため使用されるものであり、必ずしも一連の順序または時間的な順序を記述するものではない。このように使用された用語は適切な状況下で交換可能であり、本明細書中に記載された本発明の実施形態は本明細書中に記載若しくは例示されていない順序での動作が可能であることに注意すべきである。

図２は、本発明によるクロックおよび電源ドメインのフレキシブルなフィールドプログラマブル定義を備えた組み込み型コンピューティングシステム１０の一実施形態を概略的に示す。組み込み型コンピューティングシステム１０は複数台のプロセッシングエレメント（ＰＥ）１２を含む。図２において、プロセッシングエレメント１２は規則的なグリッド状に配置されたボックスとして表されている。不規則なレイアウトも可能であるが、図面には表されていない。プロセッシングエレメント１２は、たとえば、プログラマブルプロセッサ若しくはＤＳＰ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルアレイロジック（ＰＡＬ）、プログラマブルロジックアレイ（ＰＬＡ）、ＡＳＩＣコア、メモリ（たとえば、ＲＡＭ）若しくはその他の状態保持素子（たとえば、レジスタファイル）のブロック、再構成可能なコア、または、それらの任意の組み合わせであるが、これらに限定されない。好ましくは、グリッド状のプロセッシングエレメント１２は同一であるが、そのことは必要条件ではない。同一のプロセッシングエレメント１２はスケーラビリティを実現しやすくする。より大規模な設計をしなければならない場合、その設計はＰＥ１２の台数を増加させるだけで素早くかつ簡単に実現される。その上、同一のプロセッシングエレメント１２は、アプリケーションをマッピングするときに局部的な不規則性を考慮しなければならない異種回路よりも汎用性の高い同種回路を可能にさせる。

多数の電圧供給レール１４、１６、１８がグリッドの全域に設けられる。各電圧供給レール１４、１６、１８は異なる電源と関連付けられ、記載された実施例では、それぞれ、値Ｖ_ＤＤ１、Ｖ_ＤＤ２およびＶ_ＤＤ３と関連付けられる。図２には、３種類の電圧供給レール１４、１６、１８が示されている。しかし、他の本数の電圧供給レールも可能である。

基準クロック信号ｆ_ＲＥＦを伝達するグローバル基準クロックライン２０は同様にグリッドの全域に分配される。この基準クロックライン２０の周波数は、好ましくは、グリッドのどこかで、すなわち、グリッド上のいずれかのプロセッシングエレメント１２で要求される最低クロック周波数以下にされるべきである。

プロセッシングエレメント１２は、図２に破線矢印として表されたデータ通信チャネル３０を介して相互に通信可能である。グリッド内のすべての通信チャネル３０の集まりはいわゆる通信ネットワークを構築する。図２は、各プロセッシングエレメント１２がその最近傍のすべてに接続され、規則的な通信ネットワークを構築するグリッドを例示する。不規則なパターンによる通信ネットワークも同様に可能であるが、フレキシビリティ上の理由から好ましくはない。

図３は、本発明によるプロセッシングエレメント１２をより詳細に示す。グリッド内のプロセッシングエレメント１２が、異なる電圧供給レール１４、１６、１８上で利用できる多数の電源電圧Ｖ_ＤＤ１、Ｖ_ＤＤ２またはＶ_ＤＤ３のうちの一つを使用するため、それ自体を構成する方法が説明されている。電圧供給レール１４、１６、１８の数と同数である多数の入力スイッチングエレメント４０、４２、４４が使用される（図３では、３台）。入力スイッチングエレメント４０、４２、４４は、たとえば、トランジスタのようなソリッドステートスイッチである。各入力スイッチングエレメント４０、４２、４４には、スイッチングエレメント４０、４２、４４を開閉し、したがって、スイッチングエレメントを導通または非導通にするスイッチング信号が関連付けられ、スイッチングエレメント４０、４２、４４が、たとえば、トランジスタである場合、各トランジスタには所定のゲート電位（図３では、それぞれ、Ｖ_ｇ１、Ｖ_ｇ２およびＶ_ｇ３）が関連付けられ、ゲート電位のうちの一つを適切な値に設定することによりトランジスタのうちの１台に極性をもたせ、このようにして、関連した電源電圧をプロセッシングエレメント１２のコンピューティングおよび通信リソース５０（たとえば、機能ユニット、レジスタファイル、マルチプレクサ、内部通信ネットワーク、メモリなど）へ送る。たとえば、ＦＰＧＡのコンフィギュレーションメモリに類似したスキームが、たとえば、スイッチングエレメント４０、４２、４４のスイッチング信号、たとえば、入力トランジスタのゲート電位（図３には図示されない）を制御するため使用される。たとえば、ＳＲＡＭメモリセルは、直接的に、または、前記メモリセルに記憶された値をトランジスタゲートに供給されるべき適切な極性電圧に変換することが可能なある種の補助電気部品を介して、各トランジスタ４０、４２、４４のゲートに関連付けられる。論理値「０」が前記メモリセルに記憶されているならば、ゲートは極性が与えられず、スイッチは開状態である。論理値「１」が前記メモリセルに記憶されているならば、ゲート電位はトランジスタに供給され、スイッチを閉じ、電源電圧をリソース５０へ送る。すべてのメモリセルの組（システム全体において各プロセッシングエレメント１２内の各トランジスタ４０、４２、４４に一つずつ関連付けられる）は、ＦＰＧＡで使用されるコンフィギュレーションプレーンとしてみなされる。このコンフィギュレーションプレーンは、組み込み型コンピューティンググリッドをある電気レベルでフィールドコンフィギュレーション可能にさせる。

ドメインの個数、或いは、どのＰＥがどのドメインに属するかは予めわからないので、好ましくは、すべての電源レール１４、１６、１８はすべてのＰＥ１２へ達する。アーキテクチャのフレキシビリティを保存するため、各ＰＥが他のＰＥのそれぞれとは独立にその電源を選択できるようなハードウェアが好ましい。装置製造後に、プログラマは、あるドメインに属するすべてのＰＥにおいて電源の選択が同一になるようにプログラミングすることによって、様々なドメインを任意に定義可能である。すべての電源レールをハードウェア内のすべてのＰＥへ至らせることにより、ＰＥレベルの粒度で任意の製造後のドメインの定義が可能になる。

図３は、プロセッシングエレメント１２がグリッド内のグローバル基準クロックライン２０上で利用可能な周波数ｆ_ＲＥＦを有する基準クロック信号に基づいてその固有の動作クロック信号（プロセッシングエレメントを自己構成するクロック信号）を構成可能である方法をさらに示す。周波数アダプタ６０がプロセッシングエレメント１２に設けられ、周波数ｆ_ＲＥＦを有する基準クロック信号から周波数ｆ_ＯＵＴを有する希望の内部動作クロック信号を得る。たとえば、位相ロックループ（ＰＬＬ）は、基準クロック信号の周波数ｆ_ＲＥＦに倍率を乗算するため周波数アダプタとして使用され、このようにして、プロセッシングエレメント１２の内部動作周波数ｆ_ＯＵＴを発生する。受信クロック信号と発信クロック信号との間に実質的な位相シフトを導入しないその他の周波数アダプタ６０を使用することも可能である。このように、フィールドコンフィギュレーション可能な動作周波数をもつプロセッシングエレメント１２が得られる。内部生成されたクロック信号ｆ_ＯＵＴの位相は理想的には基準クロック信号ｆ_ＲＥＦの位相と同じであるが、小さい不一致は許容されることに注意すべきである。

増幅器６２は、オプションとして、生成された内部動作クロック信号を、コンピューティングおよび通信リソース５０に関連した負荷に依存して増幅するために取り入れられる。

上記の実施形態による各プロセッシングエレメント１２は、特定のクロック周波数および／または電源レベル（Ｖ_ＤＤ）を使用するためにフィールドコンフィギュレーション可能であるので、それらは構成可能なクロックおよびＶ_ＤＤアイランドと呼ばれる。

グリッド内で物理的に相互に離れたプロセッシングエレメント１２によって受信された周波数ｆ_ＲＥＦを有する基準クロック信号には、配線遅延を原因とする位相シフトが存在し得るので、２台の離れたプロセッシングエレメント１２が相互に直接的に通信すべきであるならば、同期の問題が生じる。しかし、物理的に互いに近接したプロセッシングエレメント１２によって受信された周波数ｆ_ＲＥＦを有する基準クロック信号における位相シフトは無視することができる。したがって、好ましくは、グリッド内のデータ通信ネットワークは、長距離データ通信チャネルではなく、局部的な短距離データ通信チャネルを優先する。

プロセッシングエレメント１２の部分集合、好ましくは、隣接するＰＥを構成することにより、共通の電源レベル、および／または、共通のクロック周波数を有するクロック信号を使用するために、ドメインが形成される。多数のクロックおよび電源レベル（Ｖ_ＤＤ）ドメインが、装置製造後に、グリッド内で、動的に構成され、再構成される。ＰＥ１２の部分集合は少なくとも１台のＰＥを含む。したがって、ドメインは、共通電源レベルおよび／またはクロック周波数で動くように構成されたシステム内の（好ましくは隣接する）プロセッシングエレメント１２の部分集合により構成される。しかし、電源レベルおよび／またはクロック周波数の構成は、個別のプロセッシングエレメントのレベルで行われる。

図３を参照して説明した実施形態では、電源電圧Ｖ_ＤＤとクロック周波数の両方が再構成可能である。しかし、本発明によれば、電源レベルまたはクロック周波数のいずれか一方が再構成可能であるプロセッシングエレメント１２は同じように本発明の一部である。

上記の本発明に従って構成された二つの異なる電源レベルＶ_ＤＤドメインからのプロセッシングエレメント１２がデータ通信ネットワークを介して相互に通信する必要があるとき、チャネル３０の両端における異なる電圧レベルが通信中に調和させられるように、構成可能なレベルシフト装置７０、７２がデータ通信チャネル３０内で必要である。このことは図４に表されている。レベルシフト装置は、したがって、異なる電源レベルＶＤＤに対応する限られた数の状況に対して構成可能である。レベルシフト装置７０は、グリッド内に設けられた異なる電圧供給レール１４、１６、１８に関連付けられた電圧範囲を取り扱うことができるように構成可能である。たとえば、レベルシフト装置は、多数のブロック、たとえば、３個のブロックを含み、それらのブロックは内部的に再構成可能ではないが、ブロック間で切り換えられる。或いは、レベルシフト装置は、構成可能なバイアス電流を使用することにより再構成可能にされる。デジタル・アナログ変換器は、たとえば、このバイアス電流を設定するため使用される。これは、レベルシフト装置自体のコストよりもコスト高であるが、この制御はレベルシフト装置のグループによって共有される。さらに別の実施形態によれば、たとえば、米国特許第４４８６６７０号の変形であるレベルシフト装置が、たとえば、使用される。このレベルシフト装置は、高いＶＤＤレベルから低いＶＤＤレベルへのシフトと、低いＶＤＤレベルから高いＶＤＤレベルへのシフトの両方の方法で機能する。たとえば、標準的な１レベル当たり１２−トランジスタレベルのレベルシフタ回路が使用される。

レベルシフト装置７０、７２は（ハードウェアをフレキシブルにするため）図４におけるすべてのデータ通信チャネル３０に存在するが、異なる電圧電源ドメインの間にあるレベルシフト装置だけがアクティブ状態である。図４には、２個の電圧供給ドメイン８０、８２が表され、第１の電圧供給ドメイン８０は０．９ボルトの第１の電圧供給レールを使用し、第２の電圧供給ドメイン８２は１．１ボルトの第２の電圧供給レールを使用する。第１の電圧供給ドメイン８０内のすべてのレベルシフト装置７０は非アクティブ状態であり、第２の電圧供給ドメイン８２内のすべてのレベルシフト装置７０は非アクティブ状態であり、一方、第１の電圧供給ドメイン８０と第２の電圧供給ドメイン８２との間の通信チャネル３０上のレベルシフト装置７２は構成され、アクティブ状態である。

好適な実施形態、特定の構造および構成、並びに、材料が本発明による装置について本明細書中で記載されているが、形式および詳細の様々な変更または変形が本発明の意図および精神から逸脱することなくなされることが理解されるべきである。

配線接続されたクロックおよび電力供給値が分配される従来技術の組み込み型コンピューティングシステムの一例を示す図である。再構成可能なクロックおよび電力供給値を備えた規則的なグリッド状のプロセッシングエレメントを含む本発明による組み込み型コンピューティングシステムの一実施形態を示す図である。プロセッシングエレメントのクロックおよび電力供給値を構成する可能な方法を表すプロセッシングエレメントの詳細な実施の一実施形態である。プロセッシングエレメントが相互に通信するため異なる電源レベルで動くことを可能にするためのプロセッシングエレメント間のデータ通信チャネル内でのレベルシフト装置の使用を示す図である。

符号の説明

１０組み込み型コンピューティングシステム
１２プロセッシングエレメント
１４、１６、１８電圧供給レール
２０グローバン基準クロックライン
３０通信チャネル
４０、４２、４４入力スイッチングエレメント
６０周波数アダプタ
７０、７２レベルシフト装置
８０第１の電圧供給ドメイン
８２第２の電圧供給ドメイン

Claims

複数のドメインを備える組み込み型コンピューティングシステムであって、
各ドメインが少なくとも１台のプロセッシングエレメントを備え、各ドメインがユーティリティ供給値で動作し、一つのドメインが第１のユーティリティ供給値を有し、
前記一つのドメインの各プロセッシングエレメントに、前記一つのドメインのための第２のユーティリティ供給値へ前記ユーティリティ供給値を独立に変更する再構成装置が設けられる、
組み込み型コンピューティングシステム。
前記ユーティリティ供給値が電力供給値である、請求項１に記載の組み込み型コンピューティングシステム。
複数の電源レールが、異なる電力供給値を有する電力を少なくとも１個のドメインの前記プロセッシングエレメントに伝達し、前記少なくとも１個のドメインの各プロセッシングエレメントに、前記電力供給値を第１の電力供給値から第２の電力供給値へ変更するため電源レールへ独立に接続を行うためのスイッチングエレメントが設けられる、
請求項２に記載の組み込み型コンピューティングシステム。
前記スイッチングエレメントがトランジスタである、請求項２に記載の組み込み型コンピューティングシステム。
前記ユーティリティ供給値がクロック信号である、請求項１に記載の組み込み型コンピューティングシステム。
前記ユーティリティ供給値がクロック信号である、請求項２に記載の組み込み型コンピューティングシステム）。
前記少なくとも１個のドメインの前記プロセッシングエレメントへ基準クロック信号を伝達するグローバル基準クロックラインを含み、
前記少なくとも１個のドメインの各プロセッシングエレメントに、前記基準クロック信号から前記１個のドメインのための第１の内部動作クロック信号を発生する周波数アダプタが設けられ、
前記周波数アダプタが、前記基準クロック信号から第２の内部動作クロック信号を独立に発生するため再構成可能である、
請求項５に記載の組み込み型コンピューティングシステム。
前記再構成可能な周波数アダプタがＰＬＬである、請求項７に記載の組み込み型コンピューティングシステム。
前記発生された第１または第２の内部動作クロック信号を増幅するため増幅器が設けられる、請求項７に記載の組み込み型コンピューティングシステム。
データ通信チャネルが少なくとも一部の前記プロセッシングエレメントの間に設けられる、請求項１に記載の組み込み型コンピューティングシステム。
各プロセッシングエレメントがデータ通信チャネルを用いて最近傍のすべてのプロセッシングエレメントに接続される、請求項１０に記載の組み込み型コンピューティングシステム）。
レベルシフト装置が２台のプロセッシングエレメントの間のデータ通信チャネル内に設けられる、請求項１０に記載の組み込み型コンピューティングシステム。
前記レベルシフト装置が、当該コンピューティングシステム内に設けられた種々の電源レールに関連付けられた電源レベル範囲を取り扱うことが可能なように構成可能である、請求項１２に記載の組み込み型コンピューティングシステム。
複数のドメインを備える組み込み型コンピューティングシステムを再構成する方法であって、
各ドメインが少なくとも１台のプロセッシングエレメントを含み、各ドメインがユーティリティ供給値で動作し、一つのドメインが第１のユーティリティ供給値で動作し、再構成が前記コンピューティングシステムの動作中に行われ、
前記一つのドメインのための第２の供給値へ独立に変更するステップを含む、
方法。
前記ユーティリティ供給値が電力供給値である、請求項１４に記載の方法。
異なる電源レベルを伝達する複数の電源レールの間で切換を行うことにより、第１の電力供給値から前記一つのドメインのための第２の電力供給値へ独立に変更するステップをさらに含む、請求項１５に記載の方法。
前記ユーティリティ電力供給値がクロック周波数である、請求項１４に記載の方法。
前記ユーティリティ電力供給値がクロック周波数である、請求項１５に記載の方法。
ドメイン毎に、前記ドメインのそれぞれに供給された基準クロック信号から内部動作クロック信号を発生するステップをさらに含み、
少なくとも２個のドメインの前記内部動作クロック信号が互いに異なり、前記内部動作クロック信号の発生が前記組み込み型コンピューティングシステムの耐用期間中に再構成可能である、
請求項１７に記載の方法。