JP4196333B2 - 並列処理システム及び並列処理プログラム - Google Patents
並列処理システム及び並列処理プログラム Download PDFInfo
- Publication number
- JP4196333B2 JP4196333B2 JP2003149859A JP2003149859A JP4196333B2 JP 4196333 B2 JP4196333 B2 JP 4196333B2 JP 2003149859 A JP2003149859 A JP 2003149859A JP 2003149859 A JP2003149859 A JP 2003149859A JP 4196333 B2 JP4196333 B2 JP 4196333B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- request
- parallel processing
- power management
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
- B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
- B07B4/00—Separating solids from solids by subjecting their mixture to gas currents
- B07B4/02—Separating solids from solids by subjecting their mixture to gas currents while the mixtures fall
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
- B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
- B07B1/00—Sieving, screening, sifting, or sorting solid materials using networks, gratings, grids, or the like
- B07B1/28—Moving screens not otherwise provided for, e.g. swinging, reciprocating, rocking, tilting or wobbling screens
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
- B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
- B07B1/00—Sieving, screening, sifting, or sorting solid materials using networks, gratings, grids, or the like
- B07B1/42—Drive mechanisms, regulating or controlling devices, or balancing devices, specially adapted for screens
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3246—Power saving characterised by the action undertaken by software initiated power-off
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Multi Processors (AREA)
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マルチプロセッサによる並列処理システムにおける電源管理システムに関し、特に、マルチプロセッサ上でシングルプロセッサ向けＯＳ及び既存のアプリケーションを動作させ、アプリケーションに対してマルチプロセッサによる並列処理を実現するシングルプロセッサ向けＯＳによる並列処理システムにおける電源管理システムに関する。
【０００２】
【従来の技術】
携帯電話及び携帯ＰＣを含む携帯端末等のデータ処理装置においては、基本的にシングルプロセッサ上でシングルプロセッサ向けオペレーティングシステム（以下、シングルプロセッサ向けＯＳ）及びシングルプロセッサ向けのアプリケーション（以下、単にアプリケーションと称する）を実行させているのが現状である。
【０００３】
このような状況において、マルチプロセッサベースで上記アプリケーションそのままを使用したい場合には、上記シングルプロセッサ向けＯＳの代わりにマルチプロセッサ向けＯＳ上でアプリケーションを実行させる必要がある。
【０００４】
上記のようなマルチプロセッサシステム上でマルチプロセッサ向けＯＳとアプリケーションの実行を制御するシステムとしては、例えば、特開平３−２５７６５２号公報、特開平３−１１３５６３号公報に開示される従来技術がある。
【０００５】
特開平３−２５７６５２号公報（特許文献１）では、複数のプロセッサエレメントからなるマルチプロセッサシステムにおける各プロセッサエレメント間の割り込み制御方法を開示する。
【０００６】
特開平３−１１３５６３号公報（特許文献２）では、マルチプロセッサシステムにおける複数のプロセッサに割り当てるプロセスのスケジューリング方法を開示する。
【０００７】
また、特開２００３−０５８５１５号公報（特許文献３）では、複数のプロセッサエレメントで個別のプロセスを実行するための方法を開示している。
【０００８】
【特許文献１】
特開平３−２５７６５２号公報
【特許文献２】
特開平３−１１３５６３号公報
【特許文献３】
特開２００３−０５８５１５号公報
【特許文献４】
米国特許第５１４２６８４号明細書
【０００９】
【発明が解決しようとする課題】
しかし、従来のように、マルチプロセッサ向けＯＳ上で既存のアプリケーションを動作させる場合、アプリケーションは複数のプロセッサのうちの一つしか使用しないにもかかわらず、マルチプロセッサ向けＯＳがマルチプロセッサ向けのサービスを行ったり、他のアプリケーションが動作していないのに他のプロセッサとの排他処理を続行するために、その余分な処理がオーバヘッドになってしまい、また上記アプリケーションをマルチプロセッサ用に改造するにも、改造に非常に手間とコストがかかるという問題点があった。
【００１０】
特に、携帯電話及び携帯ＰＣを含む携帯端末等の小型データ処理装置においてマルチプロセッサによる並列処理システムを実現する場合、マルチプロセッサ向けＯＳの処理のオーバヘッド、アプリケーションの改造が大きな障害となる。
【００１１】
このような状況において、アプリケーションがそのまま既存のシングルプロセッサ向けＯＳ上で利用されている場合には、既存のアプリケーションをそのままマルチプロセッサ上で動作させることのできる並列処理システムの実現が望まれている。
【００１２】
さらに、携帯電話及び携帯ＰＣを含む携帯端末等の小型データ処理装置においてマルチプロセッサによる並列処理システムを実現する場合、消費電力を極力少なくするために電源管理を行うことが必須となる。
【００１３】
従来のマルチプロセッサ向けＯＳの並列処理システムにおける電源管理にあっては、各プロセッサに機能的に対称な電源管理のための手段を設けて電源管理を行っているため、各プロセッサの電源状態を全プロセッサ間で把握しつつ管理する必要がある。このため、ある特定のプロセッサを起動し又は停止するなどの電源状態の変更を行う場合は、システム全体として一貫性を保持するために、プロセッサ間で排他的な制御を行うことが必要となり、制御が非常に複雑になる。
【００１４】
マルチプロセッサの各プロセッサ上でシングルプロセッサ向けＯＳを動作させるようなシステムにおいて、マルチプロセッサ向けＯＳによる並列処理システムの複雑な電源管理を適用することは、シングルプロセッサ向けＯＳそのものを大幅に改造する必要があり手間とコストがかかってしまうと共に、非常に複雑な制御がネックとなってマルチプロセッサによる並列処理を行う意義も失われてしまう。
【００１５】
また、マルチプロセッサにおける電源管理を行う従来記述としては、例えば米国特許第５１４２６８４号明細書（特許文献４）に記載される技術がある。この特許文献４における電源管理では、処理スピードの異なる２種類のプロセッサを有し、実行する処理に応じてプロセッサを選択し、かつ選択したプロセッサに必要な電源を制御して供給するものである。この特許文献４による技術では、能力の異なる２種類のプロセッサの電源制御を行うものであり、専用のハードウェアが必要であると共に、マルチプロセッサの各プロセッサ上でシングルプロセッサ向けＯＳを動作させるようなシステムを考慮していない。
【００１６】
本発明の目的は、マルチプロセッサ上でシングルプロセッサ向けＯＳと既存のアプリケーションをそれらに改造を加えることなく動作させ、その既存のアプリケーションに対してマルチプロセッサによる並列処理を実現できるようにしたシングルプロセッサ向けＯＳによる並列処理システム上で、プロセッサの電源管理を簡単な制御で実現することを可能とする電源管理システム及び電源管理プログラムを提供することにある。
【００１７】
上記目的を達成するため本発明の並列処理システムは、複数のプロセッサにおいてＯＳ及びアプリケーションを動作させ、前記アプリケーションに対して前記複数のプロセッサによる並列処理を実現する並列処理システムにおいて、前記複数のプロセッサを論理的に、第１のプロセッサ群と第２のプロセッサ群の二つに分け、前記第１のプロセッサ群のプロセッサに属し、かつ、前記第１のプロセッサ群のプロセッサのＯＳとは機能的に独立に設けられ、前記第２のプロセッサ群のプロセッサに対して前記第１のプロセッサ群のプロセッサ上で動作する前記アプリケーション内で並列化が可能な処理単位に関する要求を前記第１のプロセッサ群のプロセッサ上のＯＳに代理して発行する並列処理手段と、前記第１のプロセッサ群には、前記複数のプロセッサのうちいずれかのプロセッサの電源状態に関わる処理の要求を、前記いずれかのプロセッサから受信し、前記要求に基づいて前記要求されたプロセッサの電源状態に関わる処理を実行する電源管理手段を有することを特徴とする。
【００１８】
請求項２の本発明による並列処理システムは、前記第１のプロセッサ群のプロセッサに属する並列処理手段が、前記第２のプロセッサ群の少なくとも一のプロセッサに対して、前記第１のプロセッサ群の処理単位に関する要求を発し、前記第２のプロセッサ群のプロセッサに対して前記要求に基づいて前記処理単位を新たな処理単位として実行させることを特徴とする。
【００１９】
請求項３の本発明による並列処理システムは、複数のプロセッサにおいてＯＳ及びアプリケーションを動作させ、前記アプリケーションに対して前記複数のプロセッサによる並列処理を実現する並列処理システムにおいて、前記複数のプロセッサを論理的に、第１のプロセッサ群と第２のプロセッサ群の二つに分け、前記第１のプロセッサ群のプロセッサに属し、かつ、前記第１のプロセッサ群のプロセッサのＯＳとは機能的に独立に設けられ、前記第２のプロセッサ群のプロセッサに対して前記第１のプロセッサ群のプロセッサの処理単位に関する要求を前記第１のプロセッサ群のプロセッサ上のＯＳに代理して発行する並列処理手段とを有し、前記第１のプロセッサ群に、各プロセッサの電源管理に関し、前記第２のプロセッサ群のプロセッサの電源状態を管理する機能と、前記ＯＳに対して電源状態の変更要求を行う機能を有する主電源管理手段を備え、前記第２のプロセッサ群に、前記起動又は停止のために必要な処理を行なう機能、他のプロセッサの起動又は停止を前記主電源管理手段に要求する機能を有する副電源管理手段を備えることを特徴とする。
【００２０】
請求項４の本発明による並列処理システムは、前記プロセッサの起動又は停止の要求が、ｂｏｏｔ要求又はｈａｌｔ要求であることを特徴とする。
【００２１】
請求項５の本発明による並列処理システムは、前記第１のプロセッサ群の前記ＯＳに、前記ＯＳのデバイスとして搭載され、前記第２のプロセッサ群のプロセッサの電源状態を管理すると共に、前記ＯＳに予め備えられているデバイス管理のための所定の要求を、電源管理のための要求として利用し電源状態の変更要求を行う主電源管理手段を設け、前記第２のプロセッサ群の前記ＯＳに、前記起動又は停止のために必要な処理を行なうと共に、起動時に前記主電源管理手段に対して起動メッセージを送信する機能を有する副電源管理手段を備えることを特徴とする。
【００２２】
請求項６の本発明による並列処理システムは、前記主電源管理手段を、第２のプロセッサ群の各プロセッサに対応させて複数設けることを特徴とする。
【００２３】
請求項７の本発明による並列処理システムは、デバイス管理のための所定の要求であるｐｒｏｂｅ又はｒｅｍｏｖｅ要求を、前記プロセッサの起動又は停止要求として読み替えることを特徴とする。
【００２４】
請求項８の本発明による並列処理システムは、前記第１のプロセッサ群のプロセッサ及び前記第２のプロセッサ群のプロセッサ上の処理単位間における、同期的な処理及びデータ受け渡しを可能とするプロセス間通信手段を、前記第１のプロセッサ群のプロセッサ及び前記第２のプロセッサ群のプロセッサに備え、前記プロセス間通信手段によって、前記主電源管理手段と前記副電源管理手段間における、電源管理のための同期的な処理を行うことを特徴とする。
【００２５】
請求項９の本発明による並列処理システムは、前記主電源管理手段及び前記副電源管理手段をモジュール化して組み込むことを特徴とする。
【００２６】
請求項１０の本発明による並列処理システムは、前記起動又は停止の要求がなされた前記プロセッサが、起動途上状態又は停止途上状態である場合に、前記途上状態が確定するまで前記要求を待合せることを特徴とする。
【００２７】
請求項１１の本発明による並列処理システムは、前記起動又は停止の要求がなされた前記プロセッサが、起動途上状態又は停止途上状態である場合に、前記要求を無視することを特徴とする。
【００２８】
請求項１２の本発明による並列処理システムは、前記プロセッサの起動要求において、要求を受けた前記主電源管理手段が、要求されたプロセッサを起動すると共に、起動されたプロセッサの前記副電源管理手段からの起動完了の通知を受理することにより、前記起動されたプロセッサの電源状態を起動状態に変更することを特徴とする。
【００２９】
請求項１３の本発明による並列処理システムは、前記プロセッサの停止要求において、要求を受けた前記主電源管理手段が、要求されたプロセッサの前記副電源管理手段に対して、停止に必要な処理を要求し、前記プロセッサからの処理完了の通知を受理することにより、前記要求されたプロセッサを停止させ、前記起動されたプロセッサの電源状態を停止状態に変更することを特徴とする。
【００３０】
請求項１４の本発明による並列処理システムは、全てのプロセッサの停止要求において、要求を受けた前記主電源管理手段が、他のプロセッサの前記副電源管理手段に対して、停止に必要な処理を要求し、前記他のプロセッサからの処理完了の通知を受理することにより、前記他のプロセッサを停止させ、その後、前記ＯＳのデバイスを制御して自身プロセッサを停止させることを特徴とする。
【００３１】
請求項１５の本発明による並列処理システムは、プロセッサの起動又は停止に加えて、プロセッサの休止又は復帰の要求を受け付け、前記ＯＳのデバイスを制御することにより、要求されたプロセッサの休止又は復帰を行うと共に、前記休止又は復帰の要求を受けたプロセッサが、前記第１のプロセッサ群からの通知に基づいて前記休止又は復帰のために必要な処理を行うことを特徴とする。
【００３２】
請求項１６の本発明による並列処理システムは、プロセッサの起動又は停止に加えて、プロセッサの電源電圧又はクロック周波数の変更要求を受け付け、前記ＯＳのデバイスを制御することにより、要求されたプロセッサの電源電圧又はクロック周波数の変更を行うと共に、前記電源電圧又はクロック周波数の変更を受けたプロセッサが、前記第１のプロセッサ群からの通知に基づいて前記電源電圧又はクロック周波数の変更のために必要な処理を行うことを特徴とする。
【００３３】
請求項１７の本発明は、複数のプロセッサの並列実行を行うシステム上でＯＳ及びアプリケーションを動作させ、前記アプリケーションを前記複数のプロセッサにより並列処理を実現する並列処理プログラムであって、前記複数のプロセッサを論理的に、第１のプロセッサ群と第２のプロセッサ群の少なくとも二つに分け、前記第１のプロセッサ群のプロセッサに、前記第１のプロセッサ群のプロセッサのＯＳとは機能的に独立して、前記第２のプロセッサ群のプロセッサに対して前記第１のプロセッサ群のプロセッサ上で動作する前記アプリケーション内で並列化が可能な処理単位に関する要求を前記第１のプロセッサ群のプロセッサ上のＯＳに代理して発行する機能を実現させ、前記第１のプロセッサ群に、前記複数のプロセッサのうちいずれかのプロセッサの電源状態に関わる処理の要求を、前記いずれかのプロセッサから受信し、前記要求に基づいて前記要求されたプロセッサの電源状態に関わる処理を実行する機能を実現させることを特徴とする。
【００３４】
請求項１８の本発明の並列処理プログラムは、複数のプロセッサの並列実行を行うシステム上でＯＳ及びアプリケーションを動作させ、前記アプリケーションを前記複数のプロセッサにより並列処理を実現する並列処理プログラムであって、前記複数のプロセッサを論理的に、第１のプロセッサ群と第２のプロセッサ群の少なくとも二つに分け、前記第１のプロセッサ群のプロセッサに、前記第１のプロセッサ群のプロセッサのＯＳとは機能的に独立して、前記第２のプロセッサ群のプロセッサに対して前記第１のプロセッサ群のプロセッサ上で動作する前記アプリケーション内で並列化が可能な処理単位に関する要求を前記第１のプロセッサ群のプロセッサ上のＯＳに代理して発行する機能と、前記第１のプロセッサ群に、各プロセッサの電源管理に関し、前記第２のプロセッサ群のプロセッサの電源状態を管理する機能と、前記ＯＳに対して電源状態の変更要求を行う機能を有する主電源管理プログラムを備え、前記第２のプロセッサ群に、前記起動又は停止のために必要な処理を行なう機能、他のプロセッサの起動又は停止を前記主電源管理プログラムに要求する機能を有する副電源管理プログラムを備えることを特徴とする。
させることを特徴とする。
【００３５】
請求項１９の本発明の並列処理プログラムは、前記プロセッサの起動又は停止の要求が、ｂｏｏｔ要求又はｈａｌｔ要求であることを特徴とする。
【００３６】
請求項２０の本発明の並列処理プログラムは、前記第１のプロセッサ群の前記ＯＳに、前記ＯＳのデバイスとして搭載され、前記第２のプロセッサ群のプロセッサのプロセッサの電源状態を管理すると共に、前記ＯＳに予め備えられているデバイス管理のための所定の要求を、電源管理のための要求として利用し電源状態の変更要求を行う主電源管理プログラムを設け、前記第２のプロセッサ群の前記ＯＳに、前記起動又は停止のために必要な処理を行なうと共に、起動時に前記主電源管理プログラムに対して起動メッセージを送信する機能を有する副電源管理プログラムを備えることを特徴とする。
【００３７】
請求項２１の本発明の並列処理プログラムは、デバイス管理のための所定の要求であるｐｒｏｂｅ又はｒｅｍｏｖｅ要求を、前記プロセッサの起動又は停止要求として読み替えることを特徴とする。
【００３８】
請求項２２の本発明の並列処理プログラムは、前記第１のプロセッサ群のプロセッサ及び前記第２のプロセッサ群のプロセッサ上の処理単位間における、同期的な処理及びデータ受け渡しを可能とするプロセス間通信手段を、前記第１のプロセッサ群のプロセッサ及び前記第２のプロセッサ群のプロセッサに備え、前記プロセス間通信手段によって、前記主電源管理プログラムと前記副電源管理プログラム間における、電源管理のための同期的な処理を行うことを特徴とする。
【００３９】
請求項２３の本発明の並列処理プログラムは、前記主電源管理プログラム及び前記副電源管理プログラムをモジュール化して組み込むことを特徴とする。
【００４０】
請求項２４の本発明の並列処理プログラムは、前記起動又は停止の要求がなされた前記プロセッサが、起動途上状態又は停止途上状態である場合に、前記途上状態が確定するまで前記要求を待合せることを特徴とする。
【００４１】
請求項２５の本発明の並列処理プログラムは、前記起動又は停止の要求がなされた前記プロセッサが、起動途上状態又は停止途上状態である場合に、前記要求を無視することを特徴とする。
【００４２】
請求項２６の本発明の並列処理プログラムは、前記プロセッサの起動要求において、要求を受けた前記主電源管理プログラムが、要求されたプロセッサを起動すると共に、起動されたプロセッサの前記副電源管理プログラムからの起動完了の通知を受理することにより、前記起動されたプロセッサの電源状態を起動状態に変更することを特徴とする。
【００４３】
請求項２７の本発明の並列処理プログラムは、前記プロセッサの停止要求において、要求を受けた前記主電源管理プログラムが、要求されたプロセッサの前記副電源管理プログラムに対して、停止に必要な処理を要求し、前記プロセッサからの処理完了の通知を受理することにより、前記要求されたプロセッサを停止させ、前記起動されたプロセッサの電源状態を停止状態に変更することを特徴とする。
【００４４】
請求項２８の本発明の並列処理プログラムは、全てのプロセッサの停止要求において、要求を受けた前記主電源管理プログラムが、他のプロセッサの前記副電源管理プログラムに対して、停止に必要な処理を要求し、前記他のプロセッサからの処理完了の通知を受理することにより、前記他のプロセッサを停止させ、その後、前記ＯＳのデバイスを制御して自身プロセッサを停止させることを特徴とする。
【００４５】
請求項２９の本発明の並列処理プログラムは、プロセッサの起動又は停止に加えて、プロセッサの休止又は復帰の要求を受け付け、前記ＯＳのデバイスを制御することにより、要求されたプロセッサの休止又は復帰を行うと共に、前記休止又は復帰の要求を受けたプロセッサが、前記第１のプロセッサ群からの通知に基づいて前記休止又は復帰のために必要な処理を行うことを特徴とする。
【００４６】
請求項３０の本発明の並列処理プログラムは、プロセッサの起動又は停止に加えて、プロセッサの電源電圧又はクロック周波数の変更要求を受け付け、前記ＯＳのデバイスを制御することにより、要求されたプロセッサの電源電圧又はクロック周波数の変更を行うと共に、前記電源電圧又はクロック周波数の変更を受けたプロセッサが、前記第１のプロセッサ群からの通知に基づいて前記電源電圧又はクロック周波数の変更のために必要な処理を行うことを特徴とする。
【００４７】
【発明の実施の形態】
まず、本発明の電源管理システムを適用する並列処理システムについて説明する。以下で説明する並列処理システムでは、従来のシングルプロセッサ向けＯＳに対して改造を加えることなく、複数のプロセッサへの処理を依頼する機構や複数のプロセッサへのＯＳサービスの提供におけるクリティカルセクションの保護機構を付加することにより、マルチプロセッサ上での並列処理を実行する。
【００４８】
図１は第１例としての並列処理システムの構成を示すブロック図である。
【００４９】
図１に示すように、第１例の並列処理システムは、システムバス９１で接続される複数のプロセッサ（ＣＰＵ）Ｐ０〜Ｐｎ（ｎは１以上の整数）からなるマルチプロセッサを、論理的に第１プロセッサ側１０と第２プロセッサ側２０の二組に分け、第１プロセッサ側１０のプロセッサＰ０上で動作するシングルプロセッサ向けＯＳ３０を実装し、かつ第１プロセッサ側１０のプロセッサＰ０及び第２プロセッサ側２０のプロセッサＰ１〜Ｐｎのそれぞれに、並列処理を行うための並列処理手段４０Ｐ０〜４０Ｐｎ及びＯＳサービスを処理するためのＯＳサービス手段５０Ｐ０〜５０Ｐｎを実装して構成される。また、システムバス９１には、各プロセッサＰ０〜Ｐｎが共有する共有メモリとしての主記憶装置９２及びディスク装置等の外部記憶装置９３が接続される。
【００５０】
なお、上記マルチプロセッサには、同一種類のプロセッサを複数備える構成だけでなく、ＤＳＰやセキュリティエンジン等の異種の処理装置を複数備える構成も含む。
【００５１】
また、第１プロセッサ側１０と第２プロセッサ側２０間で、制御信号やデータのやり取りを行うための制御処理中継手段６０が独自に設けられ、かつ第１プロセッサ側１０には、シングルプロセッサ向けＯＳ３０が第２プロセッサ側２０で実行されるタスクと通信するための代理手段７０が設けられている。
【００５２】
上記第１プロセッサ側１０のプロセッサは、必ずしも単一である必要はなく複数のプロセッサからなっていてもよい。例えば、第１プロセッサ側１０を２つのプロセッサとし、それぞれに異なるシングルプロセッサ向けＯＳを実装するような構成とすることも可能である。
【００５３】
また、第１プロセッサ側１０のプロセッサで起動されるシングルプロセッサ向けＯＳ３０としては、既存のＯＳが利用される。例えば、リアルタイムＯＳやＵＮＩＸ(Ｒ) ＯＳがそのまま利用される。
【００５４】
本明細書で使用するタスクとは、ＵＮＩＸ(Ｒ) ＯＳにおけるプロセスやスレッド、リアルタイムＯＳにおけるタスク等の並列処理を行うための処理単位を意味している。
【００５５】
本並列処理システムにおいては、第１プロセッサ側１０のシングルプロセッサ向けＯＳ上でアプリケーションが動作し、そのアプリケーションの処理単位のうち、並列化を行えないタスク（逐次タスク）を第１プロセッサ側１０のプロセッサＰ０で処理し、アプリケーション内で並列化を行えるタスクを第２プロセッサ側２０において新たなタスクとして生成して並列処理をさせる。
【００５６】
並列処理手段４０Ｐ０及び並列処理手段４０Ｐ１〜４０Ｐｎは、タスクの生成、起動、停止、終了、削除、及びその他のタスクに関する制御を行う機能を有する。ここでは、第１プロセッサ側１０の並列処理手段４０Ｐ０から第２プロセッサ側２０の各プロセッサＰ１〜Ｐｎの並列処理手段４０Ｐ１〜４０Ｐｎに対して、制御処理中継手段６０を介してタスクの生成、起動、停止、終了、削除等の処理を行う。また、シグナル通知については、並列処理手段４０Ｐ０と並列処理手段４０Ｐ１〜４０Ｐｎの双方向から処理される。
【００５７】
ＯＳサービス手段５０Ｐ０及びＯＳサービス手段５０Ｐ１〜５０Ｐｎは、外部機器への各種のアクセスと制御を行うためのインタフェース、タスクどうしが共有するリソースへの各種アクセスと制御を行うためのインタフェースとして機能を有する。
【００５８】
制御処理中継手段６０は、第１プロセッサ側１０と第２プロセッサ側２０間で、制御信号やデータのやり取りを行うための手段であり、複数のプロセッサで並列処理される複数のタスク間の制御に使用される。
【００５９】
代理手段７０は、第２プロセッサ側２０で実行されるタスク（一部あるいは全部）に対応付けられ、第２プロセッサ側２０のタスクとシングルプロセッサ向けＯＳ３０間におけるシグナル通知（タスクを制御するための各種制御信号の通知）のために実装されている。
【００６０】
以下、上記のように構成される第１例の並列処理システムの動作について、図面を参照して詳しく説明する。
【００６１】
ここでは、第１プロセッサ側１０のシングルプロセッサ向けＯＳ上でアプリケーションが動作し、そのアプリケーションの処理単位のうち、第１プロセッサ側１０のプロセッサＰ０で処理する処理単位を逐次タスクＳＴとし、アプリケーション内で並列化を行えるタスクであって、第２プロセッサ側２０に対してタスクＰＴ−１〜ＰＴ−ｎとして並列処理をさせる処理単位を並列化タスクＰＴとする。
【００６２】
まず、並列処理手段４０Ｐ０、４０Ｐ１〜４０Ｐｎによる並列処理起動の動作について、図２と図３を用いて説明する。
【００６３】
（１）第１プロセッサ側１０の並列化タスクＰＴを、第２プロセッサ側２０のタスクＰＴ−１〜ＰＴ−ｎの何れかとして起動させる場合、並列処理手段４０Ｐ０に対して、第２プロセッサ側２０で起動させる処理単位としてのタスクＰＴ−１〜ＰＴ−ｎの何れかの生成を要求する。
【００６４】
並列処理手段４０Ｐ０、並列処理手段４０Ｐ１〜４０Ｐｎからの要求（command）としては、例えば、以下のようなものがある。create（タスクの生成）、delete（タスクの削除）、activate（タスクの起動）、terminate（タスクの終了）、signal（シグナル要求）等がある。このうち、create（タスクの生成）、delete（タスクの削除）、activate（タスクの起動）、terminate（タスクの終了）については、第１プロセッサ側１０から第２プロセッサ側２０へ送られる要求であり、signal（シグナル要求）は、第１プロセッサ側１０と第２プロセッサ側２０間で双方向から送られる。
【００６５】
この要求は、図３に示すようなメッセージによって行われる。すなわち、要求する内容（この場合は、タスク生成）を示す要求内容２０１、タスクを処理させる第２プロセッサ側２０のプロセッサＰ１〜Ｐｎを指定するプロセッサ番号２０２、新たに生成するタスクＰＴ−１〜ＰＴ−ｎを示すタスク番号、タスク生成を要求する並列化タスクＰＴを示す元タスク番号からなるメッセージを並列処理手段４０Ｐ０に対して送信することで、タスク生成の要求を行う。なお、タスク生成以外の要求についても、図３に示すメッセージに従った要求が送られる。
【００６６】
（２）これに対して、並列処理手段４０Ｐ０は、生成するタスクＰＴ−１〜ＰＴ−ｎに対応する代理手段７０を起動する。この代理手段７０は、第１プロセッサ側１０と第２プロセッサ側２０でタスクの管理内容を共有しないようにするため、かつ排他処理を第１プロセッサ側１０で完結させるために起動される。この時、代理手段７０にはタスクＰＴ−１〜ＰＴ−ｎのタスク番号が保持される。
【００６７】
（３）さらに、並列処理手段４０Ｐ０は、上述したタスク番号及び要求内容（第２プロセッサ側２０のプロセッサＰ１〜Ｐｎへのタスク生成）といったタスク生成に必要なデータと、「並列処理」を指定する通信理由情報とを制御処理中継手段６０に設定する。
【００６８】
これにより、制御処理中継手段６０に対して、後述する主記憶装置９２（共有メモリ）への通信内容の設定とプロセッサ間割り込みのための処理が行われる。
【００６９】
ここで、通信理由情報とは、制御処理中継手段６０に渡したデータの受け取り先（取得先）を示すものであり、上記の場合、指定されたプロセッサＰ１〜Ｐｎの並列処理手段４０Ｐ１〜４０Ｐｎによって、制御処理中継手段６０に設定されたデータが取得されることになる。
【００７０】
（４）第２プロセッサ側２０の指定されたプロセッサＰ１〜Ｐｎ上の並列処理手段４０Ｐ１〜４０Ｐｎは、制御処理中継手段６０から通信理由情報が「並列処理」の要求内容（タスク制御に必要なデータ）を取得する。
【００７１】
（５）そして、並列処理手段４０Ｐ１〜４０Ｐｎは、取得した要求内容に基づいてプロセッサＰ１〜Ｐｎ上でタスクＰＴ−１〜ＰＴ−ｎを生成・起動する。
【００７２】
以上により、第１プロセッサ側１０のシングルプロセッサ向けＯＳ上で動作するアプリケーションの処理単位である並列化タスクＰＴの処理単位をを、第２プロセッサ側２０上にタスクＰＴ−１〜ＰＴ−ｎとして並列処理をさせることが可能となる。
【００７３】
なお、上記の動作においては、並列処理手段４０Ｐ１〜４０Ｐｎは、取得した要求内容に基づいてプロセッサＰ１〜Ｐｎ上でタスクＰＴ−１〜ＰＴ−ｎを生成して起動する場合について述べたが、第１プロセッサ側１０の並列化タスクＰＴを、予め第２プロセッサ側２０のタスクＰＴ−１〜ＰＴ−ｎの何れかとして生成しておき、並列処理手段４０Ｐ１〜４０Ｐｎが、取得した要求内容に基づいてプロセッサＰ１〜Ｐｎ上でタスクＰＴ−１〜ＰＴ−ｎを起動するようにすることもできる。
【００７４】
次に、ＯＳサービス手段５０Ｐ０、５０Ｐ１〜５０ＰｎによるＯＳサービス処理動作について説明する。
【００７５】
ＯＳサービス手段５０Ｐ０、５０Ｐ１〜５０Ｐｎは、第２プロセッサ側２０のプロセッサＰ１〜Ｐｎ上に生成したタスクＰＴ−１〜ＰＴ−ｎからの要求に基づいて、シングルプロセッサ向けＯＳ３０によるサービスである、外部機器への各種アクセスと制御、他のタスクと共用するリソースへの各種アクセスと制御に関するサービスを提供するための機能を有する。シングルプロセッサ向けＯＳ３０によるサービスには、通常のＯＳが提供するシステムコールやＡＰＩに相当するものが主な対象となる。
【００７６】
第２プロセッサ側２０のプロセッサＰ１〜Ｐｎ上のタスクＰＴ−１〜ＰＴ−ｎからのファイルアクセス（例えば、外部記憶装置９３上のファイルに対する各種の処理）要求に対するＯＳサービス手段５０Ｐ０、５０Ｐ１〜５０Ｐｎの動作を図４を参照して説明する。
【００７７】
ここで、ファイルアクセスには、open（ファイルのオープン）、close（ファイルのクローズ）、read（ファイルの読み出し）、write（ファイルの書き込み）、seek（ファイル書き込み位置の移動）、remove（ファイルの削除）、rename（ファイルの名称変更）等の処理が含まれる。
【００７８】
（１）第２プロセッサ側２０のタスクＰＴ−１〜ＰＴ−ｎにおいてファイルアクセス処理の必要が発生すると、タスクＰＴ−１〜ＰＴ−ｎが、第２プロセッサ側２０のＯＳサービス手段５０Ｐ１〜５０Ｐｎに対してファイルアクセスのためのサービスを要求する。このファイルアクセスのサービス要求においては、例えば、ＯＳサービス手段５０Ｐ１〜５０Ｐｎのファイルへの書き込み処理として定義されたwrite関数やファイルの読み出し処理として定義されたread関数等が呼び出される。
【００７９】
ここで、ＯＳサービス手段５０Ｐ１〜５０Ｐｎは、第１プロセッサ側１０の処理（シングルプロセッサ向けＯＳ３０によるファイルアクセス処理）に必要なデータを設定する。ここで、必要なデータには、要求内容（例えば、write request）、アクセスするファイルの記述子（file descriptor）、文字列へのポインタ、文字列の長さ、タスク番号等の情報が含まれる。
【００８０】
（２）ＯＳサービス手段５０Ｐ１〜５０Ｐｎは、通信理由情報を「ＯＳサービス」として、要求内容を含む必要なデータを制御処理中継手段６０に対して設定することで、第１プロセッサ側１０に対してファイルアクセス要求を発行する。
【００８１】
その後、ファイルアクセスのサービス要求を行ったタスクＰＴ−１〜ＰＴ−ｎは、待ち状態となり、対応するプロセッサＰ１〜Ｐｎにおいては並列処理手段４０Ｐ１〜４０Ｐｎにより他のタスクへ処理が切り替わる（タスクのswitch：スイッチ）。
【００８２】
（３）第１プロセッサ側１０のＯＳサービス手段５０Ｐ０は、制御処理中継手段６０から「ＯＳサービス」という通信理由情報の上記ファイルアクセス要求を取得する。
【００８３】
（４）第１プロセッサ側１０のＯＳサービス手段５０Ｐ０は、取得した要求内容に従ってシングルプロセッサ向けＯＳ３０に対してファイルアクセスを要求する。
【００８４】
（５）これにより、シングルプロセッサ向けＯＳ３０は、要求に基づいて外部記憶装置９３等に対するファイルアクセス（writeやread等）を行う。このファイルアクセス処理は、シングルプロセッサ向けＯＳ３０が本来備えているファイルアクセスサービスをそのまま利用して実行される。
【００８５】
（６）要求されたファイルアクセス処理が終了すると、シングルプロセッサ向けＯＳ３０は、第１プロセッサ側１０のＯＳサービス手段５０Ｐ０にファイルアクセス要求に対する戻り値を返し、処理を戻す。
【００８６】
（７）さらに、ＯＳサービス手段５０Ｐ０は、その戻り値とファイルアクセス要求を行ったタスクＰＴ−１〜ＰＴ−ｎのタスク番号を含むデータである通信内容を、「ＯＳサービス」を通信理由情報として制御処理中継手段６０に設定することにより、第２プロセッサ側２０のプロセッサＰ１〜Ｐｎに対してファイルアクセスの完了を通知する。
【００８７】
（８）対応するプロセッサＰ１〜ＰｎのＯＳサービス手段５０Ｐ１〜５０Ｐｎは、制御処理中継手段６０から上記設定された戻り値と完了通知を受け取る。
【００８８】
（９）そして、第２プロセッサ側２０のＯＳサービス手段５０Ｐ１〜５０Ｐｎは、並列処理手段４０Ｐ１〜４０Ｐｎに対してファイルアクセス要求を行ったタスクＰＴ−１〜ＰＴ−ｎを起動するように依頼する。
【００８９】
これにより、待ち状態となっていたタスクＰＴ−１〜ＰＴ−ｎに処理が切り替わる。
【００９０】
（１０）並列処理手段４０Ｐ１〜４０Ｐｎから起動されたタスクＰＴ−１〜ＰＴ−ｎは、ＯＳサービス手段５０Ｐ１〜５０Ｐｎからファイルアクセスの戻り値を受け取り、処理を継続する。
【００９１】
以上により、第２プロセッサ側２０に個別にファイルアクセスのための処理手段を設けることなく、第２プロセッサ側２０におけるタスクＰＴ−１〜ＰＴ−ｎはシングルプロセッサ向けＯＳ３０のサービスをそのまま利用してファイルアクセスが可能となる。また、これにより、ファイルアクセスのための排他処理については、第１プロセッサ側１０で完結するため、マルチプロセッサ向けＯＳ上でアプリケーションを動作させる場合のような排他処理によるオーバヘッドが発生することなく並列処理を実現できる。
【００９２】
なお、第２プロセッサ側２０のプロセッサＰ１〜Ｐｎ上のタスクＰＴ−１〜ＰＴ−ｎが、例えば外部記憶装置９３上のリードオンリー（read only）のデータをファイルアクセスする場合には、上記のようにＯＳサービス手段５０Ｐ１〜５０Ｐｎによる処理を経ることなく、各プロセッサＰ１〜Ｐｎから外部記憶装置９３に直接アクセスするようにしてもよい。
【００９３】
ここで、第１プロセッサ側１０のプロセッサＰ０上の逐次タスクＳＴからのファイルアクセス要求については、ＯＳサービス手段によることなく直接シングルプロセッサ向けＯＳ３０によって処理がなされる。以下、図５を参照して説明する。
【００９４】
（１）プロセッサＰ０上の逐次タスクＳＴは、シングルプロセッサ向けＯＳ３０に対してファイルアクセスを要求する。
【００９５】
（２）これにより、シングルプロセッサ向けＯＳ３０は、要求に基づいて外部記憶装置９３等に対するファイルアクセス（writeやread等）を行う。このファイルアクセス処理は、シングルプロセッサ向けＯＳ３０が本来備えているファイルアクセスサービスをそのまま利用して実行される。
【００９６】
（３）ファイルアクセス処理が終了すると、シングルプロセッサ向けＯＳ３０は、逐次タスクＳＴに対してファイルアクセス要求に対する戻り値を返し、処理を戻す。
【００９７】
逐次タスクＳＴからのＯＳサービス要求に対しては排他制御等の必要がないので、余計なオーバヘッドが発生しない。
【００９８】
制御処理中継手段６０による処理動作について、図６及び図７を参照して説明する。
【００９９】
まず、制御処理中継手段６０の構成を図６に示す。図示のように、制御処理中継手段６０は、各プロセッサＰ０〜Ｐｎに対応した割り込み制御装置６１Ｐ０〜６１Ｐｎと、各プロセッサＰ０〜Ｐｎに対応した通信領域６２Ｐ０〜６２Ｐｎとを備えて構成される。ここで、通信領域６２Ｐ０〜６２Ｐｎは、主記憶装置９２内に確保される。
【０１００】
さらに、割り込み装置６１Ｐ０〜６１Ｐｎは、他のプロセッサに対して割り込みを指示する割込指示部６１ａ、割り込みの指示により割り込みがあった旨の情報を保持する割込状態保持部６１ｂ、割り込みをクリアする割込取消部６１ｃにより構成される。
【０１０１】
また、通信領域６２Ｐ０〜６２Ｐｎは、通信元のプロセッサからの通信理由情報を保持する通信理由保持領域６２ａ、通信するための通信データを保持する通信データ保持領域６２ｂ、通信を確保するために通信領域に対してロックをかけるための排他制御領域６２ｃにより構成される。
【０１０２】
ここで、通信データ持領域６２ｂには、通信する通信データ（要求内容を含む必要データ）が格納される主記憶装置９２へのポインタが格納されることになる。
【０１０３】
第１プロセッサ側１０の並列処理手段４０Ｐ０から第２プロセッサ側２０のプロセッサＰ１への通信処理を例にとり、図７を参照してその動作を説明する。
【０１０４】
（１）並列処理手段４０Ｐ０は、プロセッサＰ１用の通信領域６２Ｐ１の排他制御領域６２ｃにロックをかける。具体的には、排他制御領域６２ｃに格納されるlock変数をロック状態とすることにより、当該プロセッサＰ１用の通信領域６２Ｐ１が他のプロセッサで使用されるのを排する。
【０１０５】
他のプロセッサによって既にロックされている場合には、ロックが解除されるのを待つ。
【０１０６】
（２）通信領域６２Ｐ１のロックが取得できた場合、並列処理手段４０Ｐ０は、通信理由情報と通信データ（要求内容を含む必要データ）を、通信領域６２Ｐ１の通信理由保持領域６２ａと通信データ保持領域６２ｂのそれぞれに格納する。
【０１０７】
格納される通信理由情報としては、上述したようにタスク生成のための通信処理であれば、「並列処理」を示す情報（例えば、並列処理に対応して予め定められている数値等のデータ）が格納される。
【０１０８】
（３）並列処理手段４０Ｐ０は、自身の割込制御装置６１Ｐ０の割込指示部６１ａに対して、プロセッサＰ１への割り込みを指示する。
【０１０９】
（４）割込制御装置６１Ｐ０の割込指示部６１ａは、プロセッサＰ１に対応する割込制御装置６１Ｐ１の割込状態保持部６１ｂに、割り込みを示す情報をセットする。これにより、プロセッサＰ１が割り込み状態となる。
【０１１０】
（５）プロセッサＰ１の並列処理手段４０Ｐ１は、制御処理中継手段６０の割込制御装置６１Ｐ１の割込状態保持部６１ｂの状態より、割り込みがセットされたことを判別する。
【０１１１】
（６）プロセッサＰ１の並列処理手段４０Ｐ１は、制御処理中継手段６０の自身の割込状態保持部６１ｂの割り込み情報をクリアすることにより、自身の割り込み状態を解除する。
【０１１２】
（７）プロセッサＰ１の並列処理手段４０Ｐ１は、さらに、制御処理中継手段６０の自身の通信領域６２Ｐ１の通信理由保持領域６２ａと通信データ保持領域６２ｂから、通信理由情報と通信データ（要求内容を含む必要データ）をそれぞれ取得する。
【０１１３】
（８）プロセッサＰ１の並列処理手段４０Ｐ１は、次の通信を受理できるようになった後、自身の通信領域６２Ｐ１の排他制御領域６２ｃのロックを解除する。具体的には、排他制御領域６２ｃに格納されるlock変数をアンロック状態とすることにより、当該プロセッサＰ１用の通信領域６２Ｐ１が他のプロセッサから使用できるように解放する。
【０１１４】
以上のように、制御処理中継手段６０を用いることにより、第１プロセッサ側１０と第２プロセッサ側２０間で、制御信号やデータのやり取りが実現される。
【０１１５】
また、代理手段７０によるシグナル通知処理動作について、図８を参照して説明する。
【０１１６】
代理手段７０は、シングルプロセッサ向けＯＳ３０が第２プロセッサ側２０に生成したタスクＰＴ−１〜ＰＴ−ｎとシグナル（制御信号）による通信を行うための機能を有する。この代理手段７０には、対応するタスクＰＴ−１〜ＰＴ−ｎのタスク番号が保持されている。
【０１１７】
なお、複数のタスクＰＴ−１〜ＰＴ−ｎに一対一に代理手段７０を関連付けてもよいし、一つの代理手段７０に複数のタスクＰＴ−１〜ＰＴ−ｎを関連付けてもよい。
【０１１８】
（１）第１プロセッサ側１０の逐次タスクＳＴが、シングルプロセッサ向けＯＳ３０に対してシグナル通知のサービスを要求する。このシグナル通知によって通信されるシグナルは、シングルプロセッサ向けＯＳ３０が本来有するサービス機能により、第２プロセッサ側２０の各プロセッサＰ１〜Ｐｎ上で起動されているタスクＰＴ−１〜ＰＴ−ｎを制御するための制御信号である。
【０１１９】
（２）シングルプロセッサ向けＯＳ３０は、シグナルを対応する代理手段７０に通知する。
【０１２０】
（３）代理手段７０は、通知されたシグナルを制御処理中継手段６０を通じて、自身に対応する第２プロセッサ側２０のタスクＰＴ−１の存在するプロセッサＰ１〜Ｐｎへ通知する。ここで、通信理由情報としては、「並列処理」が設定される。
【０１２１】
（４）制御処理中継手段６０への通信理由情報が「並列処理」であることから、第２プロセッサ側２０の対応するプロセッサの並列処理手段４０Ｐ１〜４０Ｐｎは、制御処理中継手段６０からシグナル通知要求を取得する。
【０１２２】
（５）シグナル通知要求を取得した並列処理手段４０Ｐ１〜４０Ｐｎは、対応するタスクＰＴ−１〜ＰＴｎに対してシグナル（制御信号）を通知する。
【０１２３】
以上により、代理手段７０が第２プロセッサ側２０のプロセッサＰ０〜Ｐｎ上のタスクＰＴ−１〜ＰＴ−ｎとタスク番号によって関連付けられているので、第１プロセッサ側１０ではタスクＰＴ−１〜ＰＴ−ｎに対してシングルプロセッサ向けＯＳ３０によるシグナル通知のサービスを実行することが可能となる。
【０１２４】
最後に、第２プロセッサ側２０におけるタスク相互の連携動作について、図９と図１０を参照して説明する。
【０１２５】
タスク間の連携を取るための並列処理手段４０Ｐ１〜４０Ｐｎの構成を図９に示す。図示のように、並列処理手段４０Ｐ１〜４０Ｐｎは、相互排他手段４１Ｐ１〜４１Ｐｎを備えている。
【０１２６】
また、タスクの連携を取るため、主記憶装置９２内には、排他制御領域４３とタスク管理内容保持領域４４を有する。
【０１２７】
（１）プロセッサＰ１上のタスクＰＴ−１は、自身の並列処理手段４０Ｐ１に対して所望の並列処理を要求する。
【０１２８】
（２）プロセッサＰ１の並列処理手段４０Ｐ１は、相互排他手段４１Ｐ１に並列処理に用いる資源の確保のためにロック取得を要求する。
【０１２９】
（３）相互排他手段４１Ｐ１は、主記憶装置９２の排他制御領域４３を用いてロックを取得する。
【０１３０】
（４）相互排他手段４１Ｐ１は、並列処理手段４０Ｐ１に対してロック取得ができた旨を通知する。
【０１３１】
（５）並列処理手段４０Ｐ１は、タスク管理内容保持領域４４にプロセッサＰ１上の並列処理を要求したタスクＰＴ−１の管理内容（要求内容、タスク番号その他の必要なデータ）を保持する。
【０１３２】
（６）並列処理手段４０Ｐ１は、優先度の低いタスクを実行している他のプロセッサＰ２〜Ｐｎへ割り込みをかける。ここでは、プロセッサＰｎへの割り込みがかけられたものとする。
【０１３３】
（７）並列処理手段４０Ｐ１は、相互排他手段４１Ｐ１に対して上記確保したロックの解除を要求する。
【０１３４】
（８）相互排他手段４１Ｐ１は、主記憶装置９２の排他制御領域４３のロックを解除する。
【０１３５】
（９）相互排他手段４１Ｐ１は、並列処理手段４０Ｐ１に対してロックの解除完了を通知する。
【０１３６】
（１０）並列処理手段４０Ｐ１は、タスクＰＴ−１に処理を戻す。
【０１３７】
（１１）プロセッサＰｎの並列処理手段４０Ｐｎは、相互排他手段４１Ｐｎに対して並列処理に用いる資源の確保のためのロック取得を要求する。
【０１３８】
（１２）相互排他手段４１Ｐｎは、主記憶装置９２の排他制御領域４３を用いてロックを取得する。
【０１３９】
（１３）相互排他手段４１Ｐｎは、並列処理手段４０Ｐｎに対してロックの取得完了を通知する。
【０１４０】
（１４）並列処理手段４０Ｐｎは、タスク管理内容保持領域４４内に格納されているタスク管理内容を取得する。
【０１４１】
（１５）並列処理手段４０Ｐｎは、タスク管理内容に基づいて新たなタスクを生成起動する。
【０１４２】
（１６）並列処理手段４０Ｐｎは、相互排他手段４１Ｐｎに対して上記確保したロックの解除を要求する。
【０１４３】
（１７）相互排他手段４１Ｐｎは、主記憶装置９２の排他制御領域４３のロックを解除する。
【０１４４】
（１８）相互排他手段４１Ｐｎは、並列処理手段４０Ｐｎに対してロックの解除完了を通知する。
【０１４５】
以上のタスク連携動作により、あるプロセッサＰ１〜Ｐｎで起動しているタスクＰＴ−１〜ＰＴ−ｎが、自身の処理単位を他のプロセッサに対して並列処理させることが可能となる。
【０１４６】
上記のように構成される並列処理システムにおける適用例としては、例えばマルチプロセッサの携帯端末において、アプリケーションを動作させる場合を説明する。
【０１４７】
ここで、アプリケーションが携帯端末上で映像（動画）と音声を同時に再生する機能を有し、そのうち音声出力処理を逐次タスクＡとして、映像出力処理を並列化タスクＢとして第１プロセッサ側１０のプロセッサＰ０上で動作させる場合を想定して、図１１を参照して説明する。
【０１４８】
並列化タスクＢは、上述した並列処理手段によって、第２プロセッサ側２０のプロセッサＰ１〜Ｐｎの何れかにタスクＣとして生成され起動される。
【０１４９】
生成されたタスクＣは、ＯＳサービス手段のファイルアクセス処理によって映像の画面出力を実行する。
【０１５０】
また、逐次タスクＡによる音声出力は、シングルタスクＯＳ３０のサービスによって音声の出力が実行される。
【０１５１】
音声と映像の同期を定期的に取る場合には、上述した代理手段７０によるシグナル通知動作によって逐次タスクＡとタスクＣ間のシグナル通知を行うことで同期をとる。
【０１５２】
また、タスクＣにおいて、映像に編集を加える処理を実行する場合には、その編集処理をタスク連携処理によって他のプロセッサ上にタスクＤとして生成起動する。
【０１５３】
タスクＣによる映像出力処理が終了した場合には、タスクＣからファイルアクセス動作によってシングルプロセッサ向けＯＳに終了通知を行う。
【０１５４】
本並列処理システムにおいては、並列処理手段４０Ｐ０〜４０Ｐｎ、ＯＳサービス手段５０Ｐ０〜５０Ｐｎ、制御処理中継手段６０及び代理手段７０については、モジュールとして実装することにより、シングルプロセッサ向けＯＳ３０及びプロセッサＰ０上で実行されるアプリケーションに改造を加えることなく、マルチプロセッサのシステム構成上で、シングルプロセッサ向けＯＳ３０及びアプリケーションをオーバヘッドなく動作させることができると共に、マルチプロセッサによる並列処理の恩恵を受けることが可能となる。
【０１５５】
次に、本発明を適用する第２例の並列処理システムについて、図１２以下を参照して説明する。図１２は、この第２例の形態による並列処理システムの構成を示すブロック図であり、図１と共通の構成要素については同じ符号を用いている。図１２に示す第２例では、第１例における並列処理手段４０Ｐ０〜４０Ｐｎを、それぞれ並列処理通信手段４００Ｐ０〜４００Ｐｎと制御代理手段５００Ｐ０〜５００Ｐｎとで構成した場合を示している。
【０１５６】
図１２に示すように、本例の並列処理システムにおいて、システムバス９１で接続される複数のプロセッサ（ＣＰＵ）Ｐ０〜Ｐｎ（ｎは１以上の整数）からなるマルチプロセッサを、論理的に第１プロセッサ側１００と第２プロセッサ側２００の二組に分けて構成している点については、第１例と同様である。
【０１５７】
この第２例においては、第１プロセッサ側１００のプロセッサＰ０及び第２プロセッサ２００のプロセッサ（ＣＰＵ）Ｐ０〜Ｐｎの各プロセッサ上で動作するシングルプロセッサ向けＯＳ３００Ｐ０〜３００Ｐｎを実装している。
【０１５８】
また、第１プロセッサ側１００のプロセッサＰ０及び第２プロセッサ側２００のプロセッサＰ１〜Ｐｎのそれぞれに、並列処理を行うための並列処理通信手段４００Ｐ０〜４００Ｐｎと制御代理手段５００Ｐ０〜５００Ｐｎを実装して構成される。また、システムバス９１には、各プロセッサＰ０〜Ｐｎが共有する共有メモリとしての主記憶装置９２及びディスク装置等の外部記憶装置９３が接続されている。
【０１５９】
また、第１プロセッサ側１００と第２プロセッサ側２００間で、制御信号やデータのやり取りを行うための制御処理中継手段６００が独自に設けられている。
【０１６０】
なお、この第２例では、第１例で示した第１プロセッサ側１００のシングルプロセッサ向けＯＳ３００Ｐ０が第２プロセッサ側２００で実行されるプロセスと通信するための代理手段７０については、第１例と全く同じ機能を実行するため、便宜上省略している。
【０１６１】
また、第１例では、第２プロセッサ側２０のプロセッサＰ１〜Ｐｎ上のタスクからのファイルアクセス要求に対してタスクのswitch（スイッチ）がなされることを説明したが、本例においても、第２プロセッサ側２００からのファイルアクセスが可能であり、ファイルアクセス要求を行なった第２プロセッサ側２００のプロセスＰＰ−１〜ＰＰｎは、第２プロセッサ側２００のシングルプロセッサ向けＯＳ３００Ｐ１〜３００Ｐｎによってプロセスのswitch（スイッチ）が行なわれる。
【０１６２】
上記各プロセッサＰ０〜Ｐｎに実装されるシングルプロセッサ向けＯＳ３００Ｐ０〜３００Ｐｎについては、リアルタイムＯＳのようなメモリ保護機能を実現する仮想記憶機構を持たないＯＳだけではなく、既存のＯＳであるＬｉｎｕｘやＷｉｎｄｏｗｓ(R)等といった仮想記憶機構を備えるＯＳも用いることが可能であり、各プロセッサＰ０〜Ｐｎの全て、もしくは一部においてメモリ保護機構の実現が可能である点で第１例と相違する。
【０１６３】
なお、シングルプロセッサ向けＯＳ３００Ｐ０〜３００Ｐｎは、全部が同じ種類のＯＳである必要はなく、互いに異なる種類のＯＳであってもよい。
【０１６４】
この例では、並列処理を行うための処理単位であるタスクが互いのプロセッサ間でメモリ保護されており、その意味で第１例のタスクと区別するためにプロセスと称することとする。
【０１６５】
本例による並列処理システムにおいては、第１プロセッサ側１００のシングルプロセッサ向けＯＳ３００Ｐ０上で動作するアアプリケーションの処理単位のうち、並列化を行えないプロセス（逐次プロセスＳＰ）を第１プロセッサ側１００のプロセッサＰ０で処理し、アプリケーション内で並列化を行えるタスクを第２プロセッサ側２００において新たなプロセスＰＰ−１〜ＰＰ−ｎとして生成し並列処理をさせる。
【０１６６】
並列処理通信手段４００Ｐ０及び並列処理通信手段４００Ｐ１〜４００Ｐｎは、プロセスとシングルプロセッサ向けＯＳＯＳ３００Ｐ０〜３００Ｐｎとの間で、プロセスの生成、起動、停止、終了、削除、及びその他のプロセスに関する制御情報の受け渡しを行う機能を有する。
【０１６７】
ここで、第１プロセッサ側１００と第２プロセッサ側２００間においては、制御処理中継手段６００を介してタスクの生成、起動、停止、終了、削除等に関する制御情報やデータをやり取りする。
【０１６８】
また、制御代理手段５００Ｐ０及び制御代理手段５００Ｐ１〜５００Ｐｎは、シングルプロセッサ向けＯＳＯＳ３００Ｐ０〜３００Ｐｎからプロセスへの処理要求を入手してプロセスを起動する機能を有する。
【０１６９】
制御処理中継手段６００は、第１プロセッサ側１０と第２プロセッサ側２０間で、制御信号やデータのやり取りを行うための手段であり、複数のプロセッサで並列処理される複数のプロセス間の制御に使用される。
【０１７０】
以下、上記のように構成される第２例の並列処理システムの動作について、図面を参照して詳しく説明する。
【０１７１】
ここでは、第１プロセッサ側１００のシングルプロセッサ向けＯＳ３００Ｐ０上でアプリケーションが動作し、そのアプリケーションの処理単位のうち、第１プロセッサ側１００のプロセッサＰ０で処理する処理単位を逐次プロセスＳＰとし、アプリケーション内で並列化を行えるプロセスであって、第２プロセッサ側２００に対してタスクＰＰ−１〜ＰＰ−ｎとして並列処理をさせる処理単位を並列化プロセスＰＰとする。
【０１７２】
この第２例の並列処理システムにおいては、あるプロセス（タスク）を起動した後に、呼び出し側のプロセス（タスク）である並列化プロセスＰＰが、起動したプロセスＰＰ−１〜ＰＰ−ｎの終了を待ち合わせる並列処理の同期起動と、呼び出し側のプロセス（タスク）である並列化プロセスＰＰが、起動したプロセスＰＰ−１〜ＰＰ−ｎの終了を待ち合わせなくとよい並列処理の非同期起動とが可能である。
【０１７３】
まず、プロセスの並列処理の同期起動の動作について、図１３を参照して説明する。
【０１７４】
ここでは、第１プロセッサ側１００の並列化プロセスＰＰが、第２プロセッサ側２００のプロセッサＰｋ（１≦ｋ≦ｎ）において、第２プロセッサ側２００で起動させる処理単位であるプロセスＰＰ−ｋとして予め生成されているものとする。
【０１７５】
（１）第２プロセッサ側２００のプロセッサＰｋ（１≦ｋ≦ｎ）上のプロセスＰＰ−ｋが、並列処理通信手段４００Ｐｋに対して、自プロセスに属する処理の情報を登録する。これにより、プロセスＰＰ−ｋは待機状態となっている。
【０１７６】
（２）並列処理通信手段４００Ｐｋは、シングルプロセッサ向けＯＳ３００Ｐｋ経由で主記憶装置９２（共有メモリ）上に必要なデータをアクセスする要求を行う。
【０１７７】
（３）これにより、プロセスＰＰ−ｋに属する処理の情報が主記憶装置９２（共有メモリ）に格納される。
【０１７８】
（４）プロセッサＰ０上のプロセスＰＰは、並列処理通信手段４００Ｐ０に対して同期的な処理を依頼する。その後、プロセスＰＰは待機状態となる。
【０１７９】
（５）依頼を受けた並列処理通信手段４００Ｐ０は、シングルプロセッサ向けＯＳ３００Ｐ０経由で主記憶装置９２（共有メモリ）上のデータに対するアクセス要求を行う。
【０１８０】
（６）シングルプロセッサ向けＯＳ３００Ｐ０により主記憶装置９２（共有メモリ）がアクセスされる。
【０１８１】
（７）並列処理通信手段４００Ｐ０は、主記憶装置９２（共有メモリ）からプロセスＰＰ−ｋに属する処理の情報を取得する。これにより、プロセスＰＰ−ｋを実行するプロセッサ番号とプロセス番号が取得される。
【０１８２】
（８）並列処理通信手段４００Ｐ０は、シングルプロセッサ向けＯＳ３００Ｐ０経由で主記憶装置９２（共有メモリ）から取得した情報に基づいて通信依頼を要求する。
【０１８３】
（９）シングルプロセッサ向けＯＳ３００Ｐ０により、通信に必要な情報が制御処理中継手段６００に設定される。
【０１８４】
（１０）これにより、制御処理中継手段６００からプロセッサＰｋのシングルプロセッサ向けＯＳ３００Ｐｋに対して処理要求が送信される。
【０１８５】
（１１）プロセッサＰｋの制御代理手段５００Ｐｋは、シングルプロセッサ向けＯＳ３００Ｐｋ経由で送信された処理要求を入手する。
【０１８６】
（１２）そして、制御代理手段５００Ｐｋは、入手した処理要求によりプロセスＰＰ−ｋを起動する。
【０１８７】
（１３）これにより、待機状態にあったプロセスＰＰ−ｋは処理を実行する。
【０１８８】
（１４）処理が終了後、プロセスＰＰ−ｋは、その旨の情報を並列処理通信手段４００Ｐｋに通知する。
【０１８９】
（１５）通知を受けた並列処理通信手段４００Ｐｋは、シングルプロセッサ向けＯＳ３００Ｐｋ経由で通知された情報に基づいて通信依頼を要求する。
【０１９０】
（１６）シングルプロセッサ向けＯＳ３００Ｐｋにより、通信に必要な情報が制御処理中継手段６００に設定される。
【０１９１】
（１７）これにより、制御処理中継手段６００からプロセッサＰ０のシングルプロセッサ向けＯＳ３００Ｐ０に対して処理要求が送信される。
【０１９２】
（１８）プロセッサＰ０の制御代理手段５００Ｐ０は、シングルプロセッサ向けＯＳ３００Ｐ０経由で送信された処理要求を入手する。
【０１９３】
（１９）そして、制御代理手段５００Ｐ０は、入手した処理要求によりプロセスＰＰを起動する。
【０１９４】
以上により、第１プロセッサ側１００のプロセッサＰ０上のプロセスＰＰと第２プロセッサ側２００のプロセッサＰＰ−ｋとの間での同期的な処理が実現される。
【０１９５】
次に、プロセスの並列処理の非同期起動の動作について、図１４を参照して説明する。
【０１９６】
ここでも、第１プロセッサ側１００の並列化プロセスＰＰが、第２プロセッサ側２００のプロセッサＰｋ（１≦ｋ≦ｎ）において、第２プロセッサ側２００で起動させる処理単位であるプロセスＰＰ−ｋとして予め生成されているものとする。
【０１９７】
（１）処理を行っていた第２プロセッサ側２００のプロセッサＰｋ（１≦ｋ≦ｎ）上のプロセスＰＰ−ｋが、並列処理通信手段４００Ｐｋに対して、自プロセスに属する処理の情報を登録する。これにより、プロセスＰＰ−ｋは待機状態となる。
【０１９８】
（２）並列処理通信手段４００Ｐｋは、シングルプロセッサ向けＯＳ３００Ｐｋ経由で主記憶装置９２（共有メモリ）上に必要なデータをアクセスする要求を行う。
【０１９９】
（３）これにより、プロセスＰＰ−ｋに属する処理の情報が主記憶装置９２（共有メモリ）に格納される。
【０２００】
（４）プロセッサＰ０上のプロセスＰＰは、並列処理通信手段４００Ｐ０に対して非同期的な処理を依頼する。この場合、プロセスＰＰは待機状態となることなくその後も処理を継続する。
【０２０１】
（５）依頼を受けた並列処理通信手段４００Ｐ０は、シングルプロセッサ向けＯＳ３００Ｐ０経由で主記憶装置９２（共有メモリ）上のデータに対するアクセス要求を行う。
【０２０２】
（６）シングルプロセッサ向けＯＳ３００Ｐ０により主記憶装置９２（共有メモリ）がアクセスされる。
【０２０３】
（７）並列処理通信手段４００Ｐ０は、主記憶装置９２（共有メモリ）からプロセスＰＰ−ｋに属する処理の情報を取得する。これにより、プロセスＰＰ−ｋを実行するプロセッサ番号とプロセス番号が取得される。
【０２０４】
（８）並列処理通信手段４００Ｐ０は、シングルプロセッサ向けＯＳ３００Ｐ０経由で主記憶装置９２（共有メモリ）から取得した情報に基づいて通信依頼を要求する。
【０２０５】
（９）シングルプロセッサ向けＯＳ３００Ｐ０により、通信に必要な情報が制御処理中継手段６００に設定される。
【０２０６】
（１０）これにより、制御処理中継手段６００からプロセッサＰｋのシングルプロセッサ向けＯＳ３００Ｐｋに対して処理要求が送信される。
【０２０７】
（１１）プロセッサＰｋの制御代理手段５００Ｐｋは、シングルプロセッサ向けＯＳ３００Ｐｋ経由で送信された処理要求を入手する。
【０２０８】
（１２）そして、制御代理手段５００Ｐｋは、入手した処理要求によりプロセスＰＰ−ｋを起動する。
【０２０９】
（１３）これにより、待機状態にあったプロセスＰＰ−ｋは処理を実行する。
【０２１０】
以上により、第１プロセッサ側１００のプロセッサＰ０上のプロセスＰＰと第２プロセッサ側２００のプロセッサＰＰ−ｋとの間での非同期的な処理が実現される。
【０２１１】
さらに、第２例の並列処理システムにおける制御処理中継手段６００による処理動作について、図１５及び図１６を参照して説明する。
【０２１２】
まず、制御処理中継手段６００の構成を図１５に示す。図示のように、制御処理中継手段６００は、各プロセッサＰ０〜Ｐｎに対応した割り込み制御装置６０１Ｐ０〜６０１Ｐｎと、各プロセッサＰ０〜Ｐｎに対応した通信領域６０２Ｐ０〜６０２Ｐｎとを備えて構成される。ここで、通信領域６０２Ｐ０〜６０２Ｐｎは、主記憶装置９２内に確保される。
【０２１３】
上記割り込み制御装置６０１Ｐ０〜６０１Ｐｎについては、図６に示した第１例の制御処理中継手段６０の構成と同様であり、割込指示部６０１ａ、割込状態保持部６０１ｂ、割込取消部６０１ｃにより構成される。
【０２１４】
また、通信領域６０２Ｐ０〜６０２Ｐｎについても、図６に示した第１例と基本的に同じ構成であり、図６の通信理由保持領域６２ａと通信データ保持領域６２ｂとを組み合わせた通信キュー６０２ａと、排他制御領域６０２ｃにより構成される。
【０２１５】
第１プロセッサ側１００の並列処理通信手段４００Ｐ０から第２プロセッサ側２０のプロセッサＰｎへの通信処理を例にとり、図１６を参照してその動作を説明する。
【０２１６】
（１）並列処理通信手段４００Ｐ０は、プロセッサＰ１用の通信領域６０２Ｐｎの排他制御領域６０２ｂにロックをかける。具体的には、排他制御領域６０２ｂに格納されるlock変数をロック状態とすることにより、当該プロセッサＰｎ用の通信領域６０２Ｐｎが他のプロセッサで使用されるのを排する。
【０２１７】
（２）並列処理通信手段４００Ｐ０は、通信理由情報と通信データ（要求内容を含む必要データ）を、通信領域６０２Ｐｎの通信キュー６０２ａに格納する。
【０２１８】
格納される通信理由情報としては、上述したようにプロセスの生成起動のための通信処理であれば、「プロセス起動」を示す情報（例えば、並列処理に対応して予め定められている数値等のデータ）が格納される。
【０２１９】
（３）（１）の時点で通信領域６０２Ｐｎの通信キュー６０２ａが空であった場合、並列処理通信手段４００Ｐ０は、自身の割込制御装置６０１Ｐ０の割込指示部６０１ａに対して、プロセッサＰｎへの割り込みを指示する。
【０２２０】
（４）プロセッサＰ０の並列処理通信手段４００Ｐ０は、プロセッサＰｎ用の通信領域６０２Ｐｎの排他制御領域６０２ｂをアンロック状態とする。（１）の時点で通信領域６０２Ｐｎの通信キュー６０２ａが空でない場合には、割り込みの必要がないので、ここで処理を終了する。
【０２２１】
（５）割込制御装置６０１Ｐ０の割込指示部６０１ａは、プロセッサＰｎに対応する割込制御装置６０１Ｐｎの割込状態保持部６０１ｂに、割り込みを示す情報をセットする。これにより、プロセッサＰｎが割り込み状態となる。
【０２２２】
（６）プロセッサＰｎのシングルプロセッサ向けＯＳ３００Ｐｎは、プロセッサＰｎ用の割込制御装置６０１Ｐｎの割込状態保持部６０１ｂの状態より、割り込みを受理する。
【０２２３】
（７）プロセッサＰｎのシングルプロセッサ向けＯＳ３００Ｐｎは、割込制御装置６０１Ｐｎの割込取消部６０１ｃによって自身の割込状態保持部６０１ｂの割り込み情報をクリアすることにより、自身の割り込み状態を解除する。
【０２２４】
（８）プロセッサＰｎのシングルプロセッサ向けＯＳ３００Ｐｎは、自身の制御代理手段５００Ｐｎを起動する。
【０２２５】
（９）プロセッサＰｎの制御代理手段５００Ｐｎは、自身の通信領域６０２Ｐｎの排他制御領域６０２ｂにロックをセットする。
【０２２６】
（１０）プロセッサＰｎの制御代理手段５００Ｐｎは、さらに、自身の通信領域６０２Ｐｎの通信キュー６０２ａから、通信理由情報と通信データをそれぞれ削除する。
【０２２７】
（１１）プロセッサＰｎの制御代理手段５００Ｐｎが、プロセッサＰｎ用の通信領域６０２Ｐｎの排他制御領域６０２ｂをアンロックとする。これにより、当該プロセッサＰｎ用の通信領域６０２Ｐｎが他のプロセッサから使用できるようになる。
【０２２８】
以上のように、制御処理中継手段６００を用いることにより、第１プロセッサ側１００と第２プロセッサ側２００間で、制御信号やデータのやり取りが実現される。
【０２２９】
次に、本発明を適用する第３例による並列処理システムについて、図１７以下を参照して説明する。図１７は、この第３例の並列処理システムの構成を示すブロック図であり、図１３と共通の構成要素については同じ符号を用いている。
【０２３０】
上記説明した第２例における同期的な処理では、プロセス相互において、一方のプロセスが他方のプロセスによって主記憶装置９２上のデータが更新されたかどうかのチェックを繰り返す必要があり、その繰り返しの分だけ余計な処理が発生していたが、本例では、そのような余計な処理を必要としない高性能なプロセス間の同期とデータ受け渡しを可能にするものである。
【０２３１】
図１７に示すように、第３例の並列処理システムにおいては、第２例と同様に、システムバス９１で接続される複数のプロセッサ（ＣＰＵ）Ｐ０〜Ｐｎ（ｎは１以上の整数）からなるマルチプロセッサを、論理的に第１プロセッサ側１００と第２プロセッサ側２００の二組に分けて構成し、第１プロセッサ側１００のプロセッサＰ０及び第２プロセッサ２００のプロセッサ（ＣＰＵ）Ｐ０〜Ｐｎの各プロセッサ上で動作するシングルプロセッサ向けＯＳ３００Ｐ０〜３００Ｐｎを実装している。
【０２３２】
この第３例では、第２例において、第１プロセッサ側１００のプロセッサＰ０及び第２プロセッサ側２００のプロセッサＰ１〜Ｐｎの並列処理を行うための並列処理通信手段４００Ｐ０〜４００Ｐｎと制御代理手段５００Ｐ０〜５００Ｐｎに加えて、第１プロセッサ側１００のプロセッサＰ０及び第２プロセッサ側２００のプロセッサＰ１〜Ｐｎ上で実行される各プロセス間での通信を実現するためのプロセス間通信手段１０００Ｐ０〜１０００Ｐｎを新たに備えた点を特徴としている。
【０２３３】
すなわち、本例では、これまでマルチプロセッサ向けＯＳに実装されていたプロセス間通信の機能を、マルチプロセッサ上でシングルプロセッサ向けＯＳ及びアプリケーションを動作させるシングルプロセッサ向けＯＳによる並列処理システム上で実現するものであり、ユーザレベルによるプロセス間通信機能の実装を可能にしている。
【０２３４】
なお、この例でも、第１例で示した第１プロセッサ側１００のシングルプロセッサ向けＯＳ３００Ｐ０が第２プロセッサ側２００で実行されるプロセスと通信するための代理手段７０については、第１例と全く同じ機能を実行するため、便宜上省略している。
【０２３５】
上記プロセス間通信手段１０００Ｐ０〜１０００Ｐｎ以外の構成要素に関する構成及び動作については、上述した第２例と全く同じであるので、以下では、プロセス間通信手段１０００Ｐ０〜１０００Ｐｎについてのみ説明することとする。
【０２３６】
上記プロセス間通信手段１０００Ｐ０〜１０００Ｐｎは、セマフォ（semaphore）やメッセージキュー等の方式を用いることにより、プロセッサＰ１〜Ｐｎ上で実行される各プロセス間での通信を実現するものである。
【０２３７】
ここでは、プロセス間通信手段１０００Ｐ０〜１０００Ｐｎがセマフォ方式を用いてプロセス間通信を行なう場合について説明する。
【０２３８】
図１８に示すように、第２プロセッサ側２００のプロセッサＰｍとプロセッサＰｎ上でそれぞれプロセスＰＰ−ｍとプロセスＰＰ−ｎが実行されている場合において、プロセスＰＰ−ｍとプロセスＰＰ−ｎがプロセス間通信手段１０００Ｐｍと１０００Ｐｎによるセマフォ方式を用いて通信を行う場合について説明する。
【０２３９】
セマフォ方式とは、複数のプロセスが同時実行されるマルチタスクＯＳにおいて、複数プロセス間で通信して同期をとるための方式であり、セマフォは一種の共有フラグ（カウンタ）で、同期をとるプロセス同士がこのカウンタに注目し、カウンタの変化に応じて処理を行なうようにすることで通信（同期）を実現する。
【０２４０】
まず、図１８において、プロセッサＰｍ上のプロセスＰＰ−ｍが主記憶装置９２のセマフォ情報領域（共有フラグ）をｕｐ又はｄｏｗｎする場合の動作を説明する。ここで、セマフォｕｐは、セマフォ情報領域のカウンタ値をインクリメントし、セマフォｄｏｗｎは、セマフォ情報領域のカウンタ値をデクリメントする。セマフォｄｏｗｎできない場合、当該プロセスはスリープして待ち状態となり、セマフォｕｐによってウェイクアップされる。
【０２４１】
（１）プロセッサＰｍ上のプロセスＰＰ−ｍがセマフォ（セマフォカウンタ）をｕｐ又はｄｏｗｎする場合、プロセス間通信手段１０００Ｐｍにその旨を要求する。
【０２４２】
（２）要求を受けたプロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているセマフォ番号で区別される共有フラグとしてのセマフォ情報領域＃Ｎ（このセマフォ情報領域は、システムによって予め決定される数だけ確保される）にアクセスすることにより、セマフォをｕｐ又はｄｏｗｎできることが判明する。
【０２４３】
次に、図１９において、プロセッサＰｍ上のプロセスＰＰ−ｍがセマフォ（セマフォフラグ）をｄｏｗｎする場合の動作を説明する。
【０２４４】
（１）プロセッサＰｍ上のプロセスＰＰ−ｍがセマフォ（セマフォフラグ）をｄｏｗｎしようとプロセス間通信手段１０００Ｐｍに要求する。
【０２４５】
（２）要求を受けたプロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているセマフォ情報領域＃Ｎにアクセスする。ここでは、セマフォ情報領域＃Ｎには、セマフォのカウンタ値として初期値「０」が設定されており、ｄｏｗｎしようとしてもｄｏｗｎできないように予め定められている。よって、セマフォをｄｏｗｎできないことが判明する。
【０２４６】
（３）プロセス間通信手段１０００Ｐｍは、シングルプロセッサ向けＯＳ３００Ｐｍに対しシステムコールを用いて上記プロセスＰＰ−ｍをスリープさせるように要求する。
【０２４７】
（４）シングルプロセッサ向けＯＳ３００Ｐｍはシステムコールを用いてプロセスＰＰ−ｍをスリープさせ、ランキューから外す。
【０２４８】
すなわち、上記の場合、プロセスＰＰ−ｍはセマフォをｄｏｗｎできないのでスリープする。
【０２４９】
さらに、図２０において、上記のようにプロセスＰＰ−ｍがスリープした状態で、同じプロセッサＰｍ上のプロセスＰＰ−ｍ１がセマフォをｕｐする場合の動作を説明する。
【０２５０】
（１）プロセスＰＰ−ｍ１がセマフォのｕｐをプロセス間通信手段１０００Ｐｍに要求する。
【０２５１】
（２）プロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているセマフォ情報領域＃Ｎにアクセスすることにより、セマフォ待ちのプロセスＰＰ−ｍが存在することが判明する。
【０２５２】
（３）さらに、プロセス間通信手段１０００Ｐｍは、制御処理中継手段６００に対してメッセージ（制御メッセージ）を送信することで、プロセスＰＰ−ｍのウェイクアップを要求する。
【０２５３】
（４）制御代理手段５００Ｐｍが、制御処理中継手段６００からメッセージを受信する。この制御処理中継手段６００によるメッセージの中継は、図１５、図１６で説明した動作に基づいて行われる。
【０２５４】
（５）制御代理手段５００Ｐｍは、メッセージからセマフォ待ちのプロセスのウェイクアップ要求であると判断し、シングルプロセッサ向けＯＳ３００Ｐｍに対しシステムコールを用いて待ち状態の上記プロセスＰＰ−ｍをウェイクアップさせるよう要求する。
【０２５５】
（６）シングルプロセッサ向けＯＳ３００Ｐｍは、システムコールを用いて要求されたプロセスＰＰ−ｍをウェイクアップし、ランキューへつなぐ。この場合、ウェイクアップされたプロセスＰＰ−ｍは再度セマフォをｄｏｗｎしようと試みる。
【０２５６】
なお、上記処理（３）、（４）における制御処理中継手段６００による制御メッセージの中継を利用することなく、シングルプロセッサ向けＯＳ３００Ｐｍの通信機能を用いて、プロセス間通信手段１０００Ｐｍから制御代理手段５００Ｐｍに対して直接プロセスＰＰ−ｍのウェイクアップを要求するようにすれば、処理（３）、（４）が簡略されて高速化が可能である。
【０２５７】
図２１において、上記のようにプロセッサＰｍ上のプロセスＰＰ−ｍがスリープした状態で、他のプロセッサＰｎ上のプロセスＰＰ−ｎがセマフォをｕｐする場合の動作を説明する。
【０２５８】
（１）プロセッサＰｎ上のプロセスＰＰ−ｎがセマフォのｕｐを自プロセッサＰｎのプロセス間通信手段１０００Ｐｎに要求する。
【０２５９】
（２）プロセス間通信手段１０００Ｐｎは、主記憶装置９２に確保されているセマフォ情報領域＃Ｎにアクセスすることにより、セマフォ待ちのプロセスＰＰ−ｍが存在することが判明する。
【０２６０】
（３）さらに、プロセス間通信手段１０００Ｐｎは、制御処理中継手段６００に対してメッセージ（制御メッセージ）を送信することで、プロセスＰＰ−ｍのウェイクアップを要求する。
【０２６１】
（４）次いで、プロセッサＰｍの制御代理手段５００Ｐｍが、制御処理中継手段６００からメッセージを受信する。この制御処理中継手段６００によるメッセージの中継は、図１５、図１６で説明した動作に基づいて行われる。
【０２６２】
（５）制御代理手段５００Ｐｍは、メッセージからセマフォ待ちのプロセスのウェイクアップ要求であると判断し、シングルプロセッサ向けＯＳ３００Ｐｍに対しシステムコールを用いて待ち状態の上記プロセスＰＰ−ｍをウェイクアップさせるよう要求する。
【０２６３】
（６）シングルプロセッサ向けＯＳ３００Ｐｍは、システムコールを用いて要求されたプロセスＰＰ−ｍをウェイクアップし、ランキューへつなぐ。この場合、ウェイクアップされたプロセスＰＰ−ｍは再度セマフォをｄｏｗｎしようと試みる。
【０２６４】
次に、図２２に示すように、第２プロセッサ側２００のプロセッサＰｍとプロセッサＰｎ上でそれぞれプロセスＰＰ−ｍとプロセスＰＰ−ｎが実行されている場合において、プロセスＰＰ−ｍとプロセスＰＰ−ｎがプロセス間通信手段１０００Ｐｍと１０００Ｐｎによるメッセージキュー方式を用いて通信を行う場合について説明する。
【０２６５】
メッセージキュー方式とは、複数のプロセス間で通信を行なう方法であって、名前の通り「キュー」を作成して、そこに情報としてのメッセージ（プロセス相互でやり取りされる処理データ）を格納していく方式である。メッセージキュー方式では、受け取り側のプロセスはそのメッセージを任意の順番で受け取ることができる。また、メッセージを何れかのプロセスが受け取るとそのメッセージはキューから消える。
【０２６６】
図２２において、プロセッサＰｍ上のプロセスＰＰ−ｍがメッセージキュー方式によってメッセージを受信する場合の動作を説明する。ここでは、取得すべきメッセージが主記憶装置９２に確保されているキュー番号で区別されるキュー情報領域＃Ｎ（このキュー情報領域は、システムによって予め決定される数だけ確保される）に存在する場合である。
【０２６７】
（１）プロセッサＰｍ上のプロセスＰＰ−ｍがメッセージの受信をするためにプロセス間通信手段１０００Ｐｍにその旨を要求する。
【０２６８】
（２）要求を受けたプロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているキュー情報領域＃Ｎをアクセスし、メッセージを受信する。
【０２６９】
（３）そして、プロセス間通信手段１０００Ｐｍは、受信したメッセージを要求元のプロセスＰＰ−ｍにコピーする。この時点で当該メッセージは主記憶装置９２に確保されているキュー情報領域＃Ｎから消去される。
【０２７０】
次に、図２３において、プロセッサＰｍ上のプロセスＰＰ−ｍがメッセージキュー方式によってメッセージを受信する場合の第２の動作を説明する。ここでは、取得すべきメッセージが主記憶装置９２に確保されているキュー情報領域＃Ｎに存在しない場合である。
【０２７１】
（１）プロセッサＰｍ上のプロセスＰＰ−ｍがメッセージの受信をするためにプロセス間通信手段１０００Ｐｍにその旨を要求する。
【０２７２】
（２）要求を受けたプロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているキュー情報領域＃Ｎにアクセスする。この場合、取得すべきメッセージがに確保されているキュー情報領域＃Ｎに存在せず、メッセージを受信できないことが判明する。
【０２７３】
（３）プロセス間通信手段１０００Ｐｍは、シングルプロセッサ向けＯＳ３００Ｐｍに対しシステムコールを用いて上記プロセスＰＰ−ｍをスリープさせるように要求する。
【０２７４】
（４）シングルプロセッサ向けＯＳ３００Ｐｍはシステムコールを用いてプロセスＰＰ−ｍをスリープさせ、ランキューから外す。
【０２７５】
すなわち、上記の場合、プロセスＰＰ−ｍはメッセージを受信できないのでスリープする。
【０２７６】
図２４において、プロセッサＰｍ上のプロセスＰＰ−ｍがメッセージキュー方式によってメッセージを送信する場合の動作を説明する。ここでは、送信しようとするメッセージ待ちのプロセスが存在せず、主記憶装置９２に確保されているキュー情報領域＃Ｎへのメッセージの送信のみを行なう場合である。
【０２７７】
（１）プロセッサＰｍ上のプロセスＰＰ−ｍがメッセージの送信するためにプロセス間通信手段１０００Ｐｍにその旨を要求する。
【０２７８】
（２）要求を受けたプロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているキュー情報領域＃Ｎにアクセスし、プロセスＰＰ−ｍからのメッセージを格納する。
【０２７９】
さらに、図２５において、プロセッサＰｍ上のプロセスがメッセージキュー方式によってメッセージを送信する場合の動作を説明する。ここでは、送信しようとするメッセージ待ちのプロセスが存在する場合である。すなわち、図２３の例のように、プロセスＰＰ−ｍがメッセージを受信できずにスリープしている状態でプロセスＰＰ−ｍ１からメッセージが送信される場合である。
【０２８０】
（１）プロセスＰＰ−ｍ１がメッセージの送信をプロセス間通信手段１０００Ｐｍに要求する。
【０２８１】
（２）プロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているキュー情報領域＃Ｎにアクセスし、プロセスＰＰ−ｍ１からのメッセージを格納する。ここで、メッセージ待ちのプロセスＰＰ−ｍが存在することが判明する。
【０２８２】
（３）さらに、プロセス間通信手段１０００Ｐｍは、制御処理中継手段６００に対して制御メッセージを送信することで、プロセスＰＰ−ｍのウェイクアップを要求する。
【０２８３】
（４）制御代理手段５００Ｐｍが、制御処理中継手段６００から制御メッセージを受信する。
【０２８４】
（５）制御代理手段５００Ｐｍは、制御メッセージからメッセージ待ちのプロセスのウェイクアップ要求であると判断し、シングルプロセッサ向けＯＳ３００Ｐｍに対しシステムコールを用いて待ち状態の上記プロセスＰＰ−ｍをウェイクアップさせるよう要求する。
【０２８５】
（６）シングルプロセッサ向けＯＳ３００Ｐｍは、システムコールを用いて要求されたプロセスＰＰ−ｍをウェイクアップし、ランキューへつなぐ。
【０２８６】
この場合、ウェイクアップされたプロセスＰＰ−ｍは再度メッセージの受信を試みる。これにより、プロセスＰＰ−ｍ１からのメッセージがプロセスＰＰ−ｍで受信される。
【０２８７】
なお、上記処理（３）、（４）における制御処理中継手段６００による制御メッセージの中継を利用することなく、シングルプロセッサ向けＯＳ３００Ｐｍの通信機能を用いて、プロセス間通信手段１０００Ｐｍから制御代理手段５００Ｐｍに対して直接プロセスＰＰ−ｍのウェイクアップを要求するようにすれば、処理（３）、（４）が簡略されて高速化が可能である。
【０２８８】
図２６において、図２３に示すようにプロセッサＰｍ上のプロセスＰＰ−ｍがスリープしてメッセージ待ちの状態で、他のプロセッサＰｎ上のプロセスＰＰ−ｎがメッセージを送信する場合の動作を説明する。
【０２８９】
（１）プロセッサＰｎ上のプロセスＰＰ−ｎがメッセージの送信を自プロセッサＰｎのプロセス間通信手段１０００Ｐｎに要求する。
【０２９０】
（２）プロセス間通信手段１０００Ｐｎは、主記憶装置９２に確保されているキュー情報領域＃Ｎにアクセスし、プロセスＰＰ−ｎからのメッセージを格納する。ここで、メッセージ待ちのプロセスＰＰ−ｍが存在することが判明する。
【０２９１】
（３）さらに、プロセス間通信手段１０００Ｐｎは、制御処理中継手段６００に対して制御メッセージを送信することで、プロセスＰＰ−ｍのウェイクアップを要求する。
【０２９２】
（４）次いで、プロセッサＰｍの制御代理手段５００Ｐｍが、制御処理中継手段６００から制御メッセージを受信する。
【０２９３】
（５）制御代理手段５００Ｐｍは、制御メッセージからメッセージ待ちのプロセスのウェイクアップ要求であると判断し、シングルプロセッサ向けＯＳ３００Ｐｍに対しシステムコールを用いて待ち状態の上記プロセスＰＰ−ｍをウェイクアップさせるよう要求する。
【０２９４】
（６）シングルプロセッサ向けＯＳ３００Ｐｍは、システムコールを用いて要求されたプロセスＰＰ−ｍをウェイクアップし、ランキューへつなぐ。
【０２９５】
この場合、ウェイクアップされたプロセスＰＰ−ｍは再度メッセージの受信を試みる。これにより、プロセスＰＰ−ｎからのメッセージがプロセスＰＰ−ｍで受信され、異なるプロセッサ相互でプロセス間の通信が実行される。
【０２９６】
本例の並列処理システムによれば、上記のようにプロセス間通信手段１０００Ｐ０〜Ｐｎによって、セマフォ方式又はメッセージキュー方式を用いた同一プロセッサ内又は異なるプロセッサ間のプロセス通信（同期又はメッセージの送受）を行うことにより、プロセス切り替えなどのプロセス制御やデータのやり取りを行うことが可能となる。
【０２９７】
シングルプロセッサ向けＯＳによるプロセス間通信は、同一プロセッサ内のプロセス間に限られ、異なるプロセッサ間でのプロセス通信は処理の重いネットワーク等を利用して行う必要があったが、ネットワーク通信に比べて処理の高速な制御処理中継手段６００とプロセス間通信手段１０００Ｐ０〜Ｐｎによるセマフォ方式又はメッセージキュー方式を用いることで、シングルプロセッサ向けＯＳを実装するマルチプロセッサシステムにおいても、処理の早いプロセス間通信が実現できる。
【０２９８】
同一プロセッサ内のプロセス間通信に関しては、シングルプロセッサ向けＯＳによるプロセスのスリープからウェイクアップに要する処理性能とほぼ同等の性能が得られる。
【０２９９】
また、マルチプロセッサ向けＯＳと異なり、プロセッサ毎に異なるシングルプロセッサ向けＯＳを実装していてもプロセッサ相互でのプロセス間通信が可能となる利点がある。
【０３００】
次に、上記プロセス間通信手段１０００Ｐ０〜１０００Ｐｎによるセマフォ方式及びメッセージキュー方式を用いたプロセス間通信の具体例について、図２７を参照して説明する。
【０３０１】
図２７において、プロセッサＰ０上でプロセスＰＰ−０が、プロセッサＰｊ上でプロセスＰＰ−ｊが、プロセッサＰｋ上でプロセスＰＰ−ｋがそれぞれ実行されている。ここでは、プロセスＰＰ−０がブラウザ、プロセスＰＰ−ｊがｊａｖａアプレット、プロセスＰＰ−ｋがＭＰＥＧ４アプリケーションとして動作し、図２８に示すように、プロセスＰＰ−０によるブラウザ１１００に埋め込まれたウィンドウ内で、プロセスＰＰ−ｊによるｊａｖａアプレットのコンテンツ１２００と、プロセスＰＰ−ｋによるＭＰＥＧ４映像コンテンツ１３００とが同期して表示される。
【０３０２】
この例では、第１プロセッサ側１００のシングルプロセッサ向けＯＳ３００Ｐ０上で動作するアアプリケーションの処理単位のうち、プロセスＰＰ−０をプロセッサＰ０上で動作させ、アプリケーション内で並列化を行えるプロセスであるプロセスＰＰ−ｊとプロセスＰＰ−ｋを第２プロセッサ側２００のプロセッサＰｊとプロセッサＰｋにおいて並列処理する場合である。
【０３０３】
図２７において、ｊａｖａアプレット（プロセスＰＰ−ｊ）とＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）は起動されると、共にブラウザ（プロセスＰＰ−０）からのｊａｖａアプリデータ及びＭＰＥＧ４映像データの受信を待つ（ステップＳ１０１、Ｓ２０１）。
【０３０４】
ここで、プロセッサＰ０のプロセスＰＰ−０からプロセス間通信手段１０００Ｐ０によるメッセージ送信を利用して、ｊａｖａアプリデータ及びＭＰＥＧ４映像データがメッセージとして送信され、ｊａｖａアプレット（プロセスＰＰ−ｊ）及びＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）で受信される。
【０３０５】
これにより、ｊａｖａアプレット（プロセスＰＰ−ｊ）による動作が開始され（ステップＳ１０２）、ＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）によるデコード処理が開始される（ステップＳ２０２）。
【０３０６】
この例では、ｊａｖａアプレット（プロセスＰＰ−ｊ）による動作の方がＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）によるデコード処理より早く終了することが予め分かっており、ｊａｖａアプレット（プロセスＰＰ−ｊ）は動作終了後に、ＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）の処理完了を待つように、セマフォのカウンタの初期値を「０」に設定し、早く終了したｊａｖａアプレット（プロセスＰＰ−ｊ）がセマフォｄｏｗｎできないようになっている。また、ＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）は処理終了後にセマフォｕｐするように定義されている。
【０３０７】
ｊａｖａアプレット（プロセスＰＰ−ｊ）は、セマフォｄｏｗｎしようとするが（ステップＳ１０３）、カウンタの初期値が「０」であるためにｄｏｗｎできずにスリープされ、セマフォ待ちの状態となる。
【０３０８】
ＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）が処理が終了すると（ステップＳ２０３）、セマフォｕｐを要求する（ステップＳ２０４）。これにより、セマフォ待ちのｊａｖａアプレット（プロセスＰＰ−ｊ）がウェイクアップされ、セマフォｄｏｗｎが可能となる。
【０３０９】
以上の動作を、フレーム毎に繰り返すことにより、プロセスＰＰ−０によるブラウザ１１００に埋め込まれたウィンドウ内で、プロセスＰＰ−ｊによるｊａｖａアプレットのコンテンツ１２００と、プロセスＰＰ−ｋによるＭＰＥＧ４映像コンテンツ１３００とが同期して表示される。
【０３１０】
次に、本発明の第４例の並列処理システムについて、図２９以下を参照して説明する。図２９は、この第４例の並列処理システムの構成を示すブロック図であり、図１３と共通の構成要素については同じ符号を用いている。
【０３１１】
図２９に示すように、第４例の並列処理システムにおいては、システムバス９１で接続される複数のプロセッサ（ＣＰＵ）Ｐ１〜Ｐｎ（ｎは２以上の整数）からなるマルチプロセッサを構成しており、プロセッサＰ１〜Ｐｎの各プロセッサ上で動作するシングルプロセッサ向けＯＳ３００Ｐ１〜３００Ｐｎを実装している。
【０３１２】
すなわち、マルチプロセッサを、論理的に第１プロセッサ側と第２プロセッサ側の二組に分ける構成をとっていない点が、第１例から第３例と相違する。
【０３１３】
この第４例では、上記第３例と同様に、プロセッサＰ１〜Ｐｎの並列処理を行うための並列処理通信手段４００Ｐ１〜４００Ｐｎと制御代理手段５００Ｐ１〜５００Ｐｎに加えて、プロセッサＰ１〜Ｐｎ上で実行される各プロセス間での通信を実現するためのプロセス間通信手段１０００Ｐ１〜１０００Ｐｎを備えている。
【０３１４】
一方、第１例のようなＯＳサービス手段５０Ｐ１〜５０Ｐｎや、第１例から第３例のような並列処理通信手段４００Ｐ１〜４００Ｐｎを備えることなく、各プロセッサＰ１〜Ｐｎ上のプロセス制御が可能である。また、各プロセッサＰ１〜Ｐｎ上のシングルプロセッサ向けＯＳ３００Ｐ１〜３００Ｐｎについては、同じＯＳである必要はなく互いに異なっていてもよい。
【０３１５】
すなわち、本例でも、これまでマルチプロセッサ向けＯＳに実装されていたプロセス間通信の機能を、マルチプロセッサ上でシングルプロセッサ向けＯＳ及びアプリケーションを動作させるシングルプロセッサ向けＯＳによる並列処理システム上で実現するものであり、ユーザレベルによるプロセス間通信機能の実装を可能にしている。
【０３１６】
この各プロセッサＰ１〜プロセッサＰｎ内における各プロセスの実行については、他のプロセッサとの排他制御を必要とすることなく行われる。
【０３１７】
個々のプロセッサＰ１〜プロセッサＰｎ内におけるプロセス間通信及びプロセッサ相互におけるプロセス間通信については、第３例で説明したように、プロセス間通信手段１０００Ｐ１〜１０００Ｐｎによるセマフォ方式及びメッセージキュー方式を用いて行われ、プロセス相互の同期処理及びデータの受け渡しが実行される。
【０３１８】
上記並列処理システムに適用される本発明の電源管理システムについて図３０を参照して説明する。ここでは、第３例として示した並列処理システムに対して本発明の電源管理システムを適用した第１の実施の形態について説明する。
【０３１９】
第１の実施の形態による電源管理システムは、図１７に示した並列処理システムのプロセッサＰ０に、主電源管理手段２０００ｍを備え、プロセッサＰ１〜Ｐｎに、それぞれ副電源管理手段２０００ｓを備えて構成されている。さらに、各プロセッサＰ０〜Ｐｎの電源のＯＮ、ＯＦＦを行うための電源管理デバイス３０００Ａと、シングルプロセッサ向けＯＳ３００Ｐ０〜Ｐｎから割り込み制御をするための割り込みデバイス３０００Ｂが備えられる。この電源管理デバイス３０００Ａと割り込みデバイス３０００Ｂは、シングルプロセッサ向けＯＳに備えられるドライバによって制御可能なデバイスである。
【０３２０】
主電源管理手段２０００ｍは、並列処理システムを構成する各プロセッサの電源管理に関し、他のプロセッサＰ１〜Ｐｎの電源状態をソフトウェア的に管理する機能と、電源状態の変更要求を行う機能の２つの機能を有する。
【０３２１】
主電源管理手段２０００ｍの電源の管理機能では、他のプロセッサＰ１〜Ｐｎについて起動、停止、起動途上（起動開始から起動状態が安定するまでの状態）、停止途上（停止開始から停止状態が安定するまでの状態）の４つの状態の何れの状態にあるかを管理する。起動時に主電源管理手段２０００ｍは、何れのプロセッサＰ１〜Ｐｎが起動しており、副電源管理手段が動作しているかをチェックする。
【０３２２】
主電源管理手段２０００ｍの電源状態の変更要求では、他のプロセッサＰ１〜Ｐｎの一部又は全てについてのｂｏｏｔ要求（電源をオンにしてシステムを起動するための処理）やｈａｌｔ要求（システムを停止し、電源を切れる状態に遷移するための処理）、全てのプロセッサのｈａｌｔ要求を行なう。
【０３２３】
副電源管理手段２０００ｓは、自身のプロセッセのｈａｌｔ処理を行なう機能、起動時に主電源管理手段２０００ｍに対して起動メッセージを送信する機能、他のプロセッサのｂｏｏｔ又はｈａｌｔを主電源管理手段２０００ｍに要求する機能を有する。以下では、システムを停止し電源を切れる状態に遷移するための処理としてのｈａｌｔ処理について説明するが、ｈａｌｔ処理以外にシャットダウン処理やサスペンド処理を行う場合においても同様に適用することができる。
【０３２４】
まず、プロセッサＰ０上のプロセスが他のプロセッサＰｎをｂｏｏｔする場合の動作について図３１を参照して説明する。
【０３２５】
（１）プロセッサＰ０上のプロセスが主電源管理手段２０００ｍに対してプロセッサＰｎのｂｏｏｔ要求を行う。このｂｏｏｔ要求においては、ｂｏｏｔの対象となるプロセッサであるプロセッサＰｎを指定する。
【０３２６】
（２）起動時の状態確認において、プロセッサＰｎが停止状態であれば、主電源管理手段２０００ｍは、シングルプロセッサ向けＯＳ３００Ｐ０を経由してＯＳの電源管理デバイス３０００Ａをアクセスすることにより、プロセッサＰｎの電源をＯＮする。そして、プロセッサＰｎの状態を起動途上状態に変更する。
【０３２７】
（３）プロセッサＰｎの電源がＯＮされると、そのシングルプロセッサ向けＯＳ３００Ｐｎが起動し、副電源管理手段２０００ｓも起動する。
【０３２８】
（４）次いで、プロセッサＰｎの副電源管理手段２０００ｓが、自身のプロセス間通信手段１０００Ｐｎに対してｂｏｏｔした旨を表すｂｏｏｔ完了メッセージを送信する。
【０３２９】
（５）プロセッサＰｎ上のプロセス間通信手段１０００Ｐｎは、制御処理中継手段６００を経由して、プロセッサＰ０上のプロセス間通信手段１０００Ｐ０へ上記ｂｏｏｔ完了メッセージを中継する。
【０３３０】
（６）プロセッサＰ０の主電源管理手段２０００ｍは、プロセス間通信手段１０００Ｐ０からｂｏｏｔ完了メッセージを受理することにより、プロセッサＰｎの状態を起動状態に変更する。
【０３３１】
なお、プロセッサＰｎが停止状態ではなく、停止途上状態の場合、処理（６）で停止状態に遷移するまで処理を待ち、停止状態となった時点で処理（２）から処理を再実行する。
【０３３２】
また、処理（６）の後に、ｂｏｏｔ要求を行ったプロセッサＰ０のプロセスに対して、ｂｏｏｔが完了した旨の通知を行うことも可能である。例えば、上記の例において、プロセッサＰｎのｂｏｏｔが完了するまで、プロセッサＰ０のプロセスによる処理が待ち状態となるような場合には、ｂｏｏｔが完了した旨の通知を行うことでプロセッサＰ０のプロセスによる処理を再開することができる。
【０３３３】
また、プロセッサＰｎが起動状態又は起動途上状態である場合には、ｂｏｏｔ要求を無視する。
【０３３４】
以上により、プロセッサＰ０上のプロセスがプロセッサＰｎをｂｏｏｔする処理が終了する。
【０３３５】
次に、プロセッサＰ０上のプロセスが他のプロセッサＰｎをｈａｌｔする場合の動作について図３２を参照して説明する。
【０３３６】
（１）プロセッサＰ０上のプロセスが主電源管理手段２０００ｍに対してプロセッサＰｎのｈａｌｔ処理を要求する。
【０３３７】
（２）起動時の状態確認において、プロセッサＰｎが起動状態であれば、主電源管理手段２０００ｍは、プロセス間通信手段１０００Ｐ０へｈａｌｔ要求メッセージを送信する。また、プロセッサＰｎの状態を停止途上状態に変更する。
【０３３８】
（３）プロセッサＰ０のプロセス間通信手段１０００Ｐ０は、制御処理中継手段６００を経由して、プロセッサＰｎ上のプロセス間通信手段１０００Ｐｎへ上記ｈａｌｔ要求メッセージを中継する。
【０３３９】
（４）プロセッサＰｎの副電源管理手段２０００ｓは、プロセス間通信手段１０００Ｐｎから上記ｈａｌｔ要求メッセージを受理する。
【０３４０】
（５）次いで、プロセッサＰｎ上の副電源管理手段２０００ｓは、ｈａｌｔ要求と判断し、ｈａｌｔ処理をシングルプロセッサ向けＯＳ３００Ｐｎへ通知する。
【０３４１】
（６）通知を受けたシングルプロセッサ向けＯＳ３００Ｐｎは、ｈａｌｔ処理の完了後に、ＯＳの割り込みデバイス３０００Ｂによる割り込みを使用してプロセッサＰ０へ処理の完了を通知する。
【０３４２】
（７）プロセッサＰ０上のシングルプロセッサ向けＯＳ３００Ｐ０の電源管理デバイス３０００Ａ用のデバイスドライバが当該割り込みを受理し、主電源管理手段２０００ｍへ通知する。
【０３４３】
（８）通知を受けた主電源管理手段２０００ｍは、シングルプロセッサ向けＯＳ３００Ｐ０の電源管理デバイス３０００Ａを経由してプロセッサＰｎの電源をＯＦＦし、プロセッサＰｎの状態を停止状態に変更する。
【０３４４】
ここで、ｈａｌｔ要求時にプロセッサＰｎが起動状態ではなく、起動途上状態の場合、処理（８）で起動状態に遷移するまで処理を待ち、起動状態となった時点で処理（２）から処理を再実行する。
【０３４５】
また、プロセッサＰｎが停止状態又は停止途上状態である場合には、ｈａｌｔ要求を無視する。
【０３４６】
以上により、プロセッサＰ０上のプロセスがプロセッサＰｎをｈａｌｔする処理が終了する。
【０３４７】
以上の説明では、プロセッサＰ０のプロセスから他の一のプロセッサＰｎのｂｏｏｔ処理とｈａｌｔ処理を行う場合について説明したが、全ての他のプロセッサＰ１〜Ｐｎまたは一部（複数）の他のプロセッサのｂｏｏｔ要求又はｈａｌｔ要求に基づいて上記ｂｏｏｔ処理及びｈａｌｔ処理を各プロセッサ毎に並列に実行することが可能である。
【０３４８】
なお、上記説明において、プロセッサＰ０のプロセスからプロセッサＰｎのｂｏｏｔ要求及びｈａｌｔ要求を行う場合を説明したが、他のプロセッサ上のプロセスからｂｏｏｔ要求及びｈａｌｔ要求をプロセッサＰ０の主電源管理手段２０００ｍに対して送信することも可能である。この場合のｂｏｏｔ要求及びｈａｌｔ要求の送信は、プロセス間通信手段１０００Ｐ１〜１０００Ｐｎによって行う。
【０３４９】
また、処理（８）の後に、ｈａｌｔ要求を行ったプロセッサＰ０のプロセスに対して、ｈａｌｔが完了した旨の通知を行うことも可能である。例えば、上記の例において、プロセッサＰｎのｈａｌｔが完了するまで、プロセッサＰ０のプロセスによる処理が待ち状態となるような場合には、ｈａｌｔが完了した旨の通知を行うことでプロセッサＰ０のプロセスによる処理を再開することができる。
【０３５０】
以下、第１のプロセッサＰ０を含む全てのプロセッサＰ０〜Ｐｎのｈａｌｔを行う場合の動作について図３３を参照して説明する。
【０３５１】
（１）プロセッサＰ０上のプロセスが主電源管理手段２０００ｍに対して全てのプロセッサのｈａｌｔを要求する。
【０３５２】
（２）起動時の状態確認において、起動状態のプロセッサがあれば、主電源管理手段２０００ｍは、プロセス間通信手段１０００Ｐ０へ当該起動状態のプロセッサ（対象のプロセッサ）のｈａｌｔ要求メッセージを送信する。また、当該プロセッサの状態を停止途上状態に変更する。
【０３５３】
（３）プロセッサＰ０の主電源管理手段２０００ｍは、シングルプロセッサ向けＯＳ３００Ｐ０へｈａｌｔ処理を依頼し、対象のプロセッサのｈａｌｔ完了を待つ。
【０３５４】
（４）プロセッサＰ０のプロセス間通信手段１０００Ｐ０は、制御処理中継手段６００を経由して、対象のプロセッサ上のプロセス間通信手段へ上記ｈａｌｔ要求メッセージを中継する。
【０３５５】
（５）対象のプロセッサの副電源管理手段２０００ｓは、プロセス間通信手段から上記ｈａｌｔ要求メッセージを受理する。
【０３５６】
（６）次いで、対象のプロセッサ上の副電源管理手段２０００ｓは、ｈａｌｔ要求と判断し、ｈａｌｔ処理をシングルプロセッサ向けＯＳへ通知する。
【０３５７】
（７）通知を受けたシングルプロセッサ向けＯＳは、ｈａｌｔ処理の完了後に、ＯＳの割り込みデバイス３０００Ｂによる割り込みを使用してプロセッサＰ０へ処理の完了を通知する。
【０３５８】
（８）プロセッサＰ０上のシングルプロセッサ向けＯＳ３００Ｐ０の電源管理デバイス３０００Ａ用のデバイスドライバが当該割り込みを受理し、割り込み元のプロセッサのｈａｌｔ処理の完了を認識する。
【０３５９】
（９）そして、シングルプロセッサ向けＯＳ３００Ｐ０の電源管理デバイス３０００Ａを経由して対象のプロセッサの電源をＯＦＦする。
【０３６０】
（１０）全プロセッサからの全ｈａｌｔ処理の完了を電源管理デバイス３０００Ａ用のデバイスドライバが認識すると、当該電源管理デバイス３０００Ａを経由してプロセッサＰ０の電源をＯＦＦする。
【０３６１】
ここで、ｈａｌｔ要求時にプロセッサが起動状態ではなく、起動途上状態の場合、起動状態に遷移するまで処理を待ち、起動状態となった時点で処理（２）から処理を再実行する。
【０３６２】
また、プロセッサが停止状態又は停止途上状態である場合には、ｈａｌｔ要求を無視する。
図３４は、第１プロセッサＰ０と他のプロセッサＰ１、Ｐ２の３つのプロセッサで構成される並列処理システムに第１実施の形態による電源管理システムを適用した場合における電源制御の状態遷移を示している。
【０３６３】
なお、上記ではｈａｌｔ要求とｂｏｏｔ要求に基づいてプロセッサの電源をＯＦＦ又はＯＮする場合を説明したが、電源のＯＦＦとＯＮの代わりに、ｓｕｓｐｅｎｄ（サスペンド：プロセッサの休止）とｒｅｓｕｍｅ（レジューム：プロセッサの復帰）を行うようにしてもよい。
【０３６４】
また、全プロセッサのｈａｌｔ要求時以外においては、以上のようにｓｕｓｐｅｎｄ（サスペンド：プロセッサの休止）とｒｅｓｕｍｅ（レジューム：プロセッサの復帰）を行い、全プロセッサのｈａｌｔ要求時に電源のＯＦＦを行うようにすることもできる。
【０３６５】
第１の実施の形態による電源管理システムとして、上記のようにｂｏｏｔ、ｈａｌｔ要求に基づいて、電源管理デバイス３０００Ａによりプロセッサの電源のＯＮとＯＦＦを行う場合を説明したが、各プロセッサの電源電圧やクロック周波数の変更要求を、上述したｂｏｏｔ要求又はｈａｌｔ要求に対する処理と同様の処理によって実行することも可能である。例えば、プロセッサの電源電圧を０ボルトから任意のボルトに変更する要求の場合にｂｏｏｔ要求として処理し、電源電圧を任意のボルトから０ボルトに変更する要求の場合にｈａｌｔ要求として処理することができる。
【０３６６】
次に、並列処理システムに適用される電源管理システムの第２の実施の形態について、図３５を参照して説明する。
【０３６７】
本実施の形態による電源管理システムにおける主電源管理手段については、第１の実施の形態のように、独自のプロセスとして主電源管理手段２０００ｍを備えるのではなく、第１のプロセッサＰ０のシングルプロセッサ向けＯＳ３００Ｐ０に備えれている電源管理機能を有効に活用して各プロセッサの電源状態を管理するデバイスドライバとして各プロセッサに対応した主電源管理手段２０００ｍ０〜２０００ｍｎを設けている。
【０３６８】
これらの主電源管理手段２０００ｍ０〜２０００ｍｎは、シングルプロセッサ向けＯＳ３００Ｐ０のデバイスドライバとして搭載され、シングルプロセッサ向けＯＳ３００Ｐ０に予め備えられているデバイス管理のための所定のコマンド（要求）を、電源管理のためのコマンド（要求）として読み替えて利用することにより、電源状態の変更要求を行うものである、
例えば、シングルプロセッサ向けＯＳ３００Ｐ０に予め備えられているデバイス管理のための所定のコマンドである「ｐｒｏｂｅ」、「ｒｅｍｏｖｅ」、のコマンドを、それぞれプロセッサの起動と停止を行うためのコマンドとして利用する。
【０３６９】
副電源管理手段については、他のプロセッサＰ１〜Ｐｎのシングルプロセッサ向けＯＳＰ１〜Ｐｎに備えられているカーネルＫ１〜Ｋｎのサブシステムとして実現されており、上記プロセッサＰ０に設けられた主電源管理手段２０００ｍ１〜２０００ｍｎに対応した副電源管理手段２０００ｓ１〜２０００ｓｎがそれぞれプロセッサＰ１〜Ｐｎに備えられている。これら副電源管理手段２０００ｓ１〜２０００ｓｎは、対応する主電源管理手段２０００ｍ０〜２０００ｍｎからの要求コマンドに従って電源状態変更のための処理を行う。
【０３７０】
次いで、第２の実施の形態による電源管理システムの動作について説明する。
【０３７１】
まず、プロセッサＰ０上のプロセスからプロセッサＰｎを起動する場合の動作を図３６を参照して説明する。
【０３７２】
（１）プロセッサＰ０上のプロセスがシングルプロセッサ向けＯＳ３００Ｐ０のカーネルＫ０経由でデバイスとしてのプロセッサＰｎのｐｒｏｂｅを要求する。
【０３７３】
（２）カーネルＫ０は、プロセッサＰｎに対応する主電源管理手段２０００ｍｎのｐｒｏｂｅ関数を呼び出す。
【０３７４】
（３）主電源管理手段２０００ｍｎは、電源管理デバイス３０００Ａをアクセスすることにより、プロセッサＰｎの電源をＯＮにする。ここで、主電源管理手段２０００ｍｎは、デバイスの状態（プロセッサＰｎの状態）を起動中に変更する。
【０３７５】
（４）そして、主電源管理手段２０００ｍｎは、ｐｒｏｂｅ関数の処理を終え、カーネルＫ０に対して処理を戻す。
【０３７６】
（５）プロセッサＰｎの電源ＯＮによりプロセッサＰｎ上のカーネルＫｎと副電源管理手段２０００ｓｎが起動する。
【０３７７】
（６）カーネルＫｎはデバイスである副電源管理手段２０００ｓｎの初期化関数を呼び出す。
【０３７８】
（７）副電源管理手段２０００ｓｎは、初期化関数によって割り込みデバイス３０００Ｂへアクセスし、プロセッサＰ０に対して起動完了を通知する。
【０３７９】
（８）主電源管理手段２０００ｍｎは、割り込みを受理し、デバイスの状態（プロセッサＰｎの状態）を起動に変更する。
【０３８０】
上記の動作において、プロセッサＰｎの起動時間が早い場合には、主電源管理手段２０００ｍｎが、すぐに処理（４）を行わずに、処理（５）から処理（８）の完了を待ってから処理（４）を行うことも可能である。また、プロセッサＰｎの状態が起動途上であれば当該要求を無視し、停止途上であれば処理を中断し、状態が停止に変更された時点で処理を再開する。
【０３８１】
以上の説明では、プロセッサＰ０のプロセスから他の一のプロセッサＰｎのｐｒｏｂｅ処理とｒｅｍｏｖｅ処理を行う場合について説明したが、全ての他のプロセッサＰ１〜Ｐｎまたは一部（複数）の他のプロセッサのｂｏｏｔ要求又はｈａｌｔ要求に基づいて上記ｂｏｏｔ処理及びｈａｌｔ処理を各プロセッサ毎に並列に実行することが可能である。
【０３８２】
さらに、上記説明では、ｐｒｏｂｅ要求によってプロセッサを起動する場合を説明したが、例えばｒｅｓｕｍｅ要求によって休止状態のプロセッサを復帰させる場合も「ｐｒｏｂｅ」を「ｒｅｓｕｍｅ」に変更することにより上記と同様の処理で達成することができる。
【０３８３】
次に、プロセッサＰ０上のプロセスからプロセッサＰｎを停止する場合の動作を図３７を参照して説明する。
【０３８４】
（１）プロセッサＰ０上のプロセスがシングルプロセッサ向けＯＳ３００Ｐ０のカーネルＫ０経由でデバイスとしてのプロセッサＰｎのｒｅｍｏｖｅを要求する。
【０３８５】
（２）カーネルＫ０は、プロセッサＰｎに対応する主電源管理手段２０００ｍｎのｒｅｍｏｖｅ関数を呼び出す。
【０３８６】
（３）主電源管理手段２０００ｍｎは、制御処理中継手段６００にｒｅｍｏｖｅ要求を送信する。ここで、主電源管理手段２０００ｍｎは、デバイスの状態（プロセッサＰｎの状態）を停止中に変更する。
【０３８７】
（４）そして、主電源管理手段２０００ｍｎは、ｒｅｍｏｖｅ関数の処理を終え、カーネルＫ０に対して処理を戻す。
【０３８８】
（５）プロセッサＰｎの副電源管理手段２０００ｓｎが、制御処理中継手段６００からｒｅｍｏｖｅ要求を受理する。
【０３８９】
（６）デバイスである副電源管理手段２０００ｓｎは、ｒｅｍｏｖｅ要求に必要な処理を行い、割り込みデバイス３０００Ｂにアクセスし、プロセッサＰ０に対して停止完了を通知する。
【０３９０】
（７）主電源管理手段２０００ｍｎは、割り込みを受理し、デバイスの状態（プロセッサＰｎの状態）を停止に変更すると共に、電源管理デバイス３０００ＡにアクセスしてプロセッサＰｎの電源をＯＦＦする。
【０３９１】
上記の動作において、プロセッサＰｎの停止時間が早い場合には、主電源管理手段２０００ｍｎが、すぐに処理（４）を行わずに、処理（５）から処理（７）の完了を待ってから処理（４）を行うことも可能である。
【０３９２】
上記説明では、ｒｅｍｏｖｅ要求によってプロセッサを停止する場合を説明したが、例えばｓｕｓｐｅｎｄ要求によって起動状態のプロセッサを休止させる場合も「ｒｅｍｏｖｅ」を「ｓｕｓｐｅｎｄ」に変更することにより上記と同様の処理で達成することができる。
【０３９３】
以上の説明では、プロセッサＰ０のプロセスから他の一のプロセッサＰｎのｐｒｏｂｅ処理とｒｅｍｏｖｅ処理を行う場合について説明したが、全ての他のプロセッサＰ１〜Ｐｎまたは一部（複数）の他のプロセッサのｐｒｏｂｅ要求又はｒｅｍｏｖｅ要求に基づいて上記ｐｒｏｂｅ処理及びｒｅｍｏｖｅ処理を各プロセッサ毎に並列に実行することが可能である。
【０３９４】
さらに、プロセッサＰ０自身を停止する場合の動作について図３８を参照して説明する。
【０３９５】
（１）プロセッサＰ０上のプロセスがカーネルＫ０経由でデバイスとしてのプロセッサＰ０のｒｅｍｏｖｅを要求する。
【０３９６】
（２）カーネルＫ０は、主電源管理手段２０００ｍ０のｒｅｍｏｖｅ関数を呼び出す。
【０３９７】
（３）主電源管理手段２０００ｍ０は、他の主電源管理手段が全てｒｅｍｏｖｅ処理を終了して停止状態になっていることを確認し（対応するプロセッサＰ１〜Ｐｎの電源がＯＦＦになっていることの確認）、デバイスの状態（プロセッサＰ０の状態）を停止中に変更して、ｒｅｍｏｖｅに必要な処理を行う。
【０３９８】
（４）主電源管理手段２０００ｍ０は、デバイスの状態（プロセッサＰ０の状態）を停止に変更して、電源管理デバイス３０００ＡへアクセスしプロセッサＰ０の電源をＯＦＦする。
【０３９９】
なお、ｐｒｏｂｅ要求及びｒｅｍｏｖｅ要求時に、対象のプロセッサが状態途上にある場合には、それらの要求を全て受理せずに無視するようにすることもできるし、また、ｐｒｏｂｅ要求及びｒｅｍｏｖｅ要求を待ち状態とし、プロセッサの電源状態が確定した後にそれらの要求を処理するようにしてもよい。
【０４００】
全プロセッサのｒｅｍｏｖｅ要求に対しては、プロセッサＰ１〜Ｐｎに対して図３７によるｒｅｍｏｖｅ処理を行うと共に、プロセッサＰ０に対しては図３８による処理を行う。
【０４０１】
第２の実施の形態による電源管理システムとしては、上記のようにｐｒｏｂｅ、ｒｅｍｏｖｅ、ｓｕｓｐｅｎｄ、ｒｅｓｕｍｅ要求以外に、ｓｃａｌｅ要求を使用して各プロセッサの電源電圧やクロック周波数の変更を行うようにしてもよい。
【０４０２】
なお、上記説明した第１の実施の形態及び第２の実施の形態は、第３例の並列処理システム以外に同様に適用することができる。第１例及び第２の例の並列処理システムに対して本発明の第１の実施の形態及び第２の実施の形態による電源管理システムを適用する場合には、プロセス間での通信を実現するためのプロセス間通信手段１０００Ｐ０〜１０００Ｐｎを各プロセッサに備えることで同様に実現することが可能である。
【０４０３】
なお、上記各実施の形態の並列処理システムは、並列処理手段、ＯＳサービス手段、制御処理中継手段、代理手段、プロセス間通信手段の各機能を有する並列処理プログラムによって実現することができ、電源管理システムについても、主電源管理手段及び副電源管理手段の機能を有する電源管理プログラムによって実現できる。これらのプログラムは、磁気ディスク、半導体メモリその他の記録媒体に格納され、その記録媒体からコンピュータ処理装置にロードされ、コンピュータ処理装置の動作を制御することにより、上述した各機能を実現する。
【０４０４】
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【０４０５】
【発明の効果】
以上説明したように本発明によれば、マルチプロセッサ上でシングルプロセッサ向けＯＳと既存のアプリケーションをそれらに改造を加えることなく動作させ、その既存のアプリケーションに対してマルチプロセッサによる並列処理を実現できるようにしたシングルプロセッサ向けＯＳによる並列処理システムにおいて、マルチプロセッサ向けＯＳによる並列処理システムのような複雑な制御を必要とすることなく、またＯＳの大幅な改造も行うことなく、簡単な制御で電源管理を行うことが可能となる。
【図面の簡単な説明】
【図１】 本発明を適用する第１例の並列処理システムの構成を示すブロック図である。
【図２】 第１例の並列処理システムの並列処理手段による並列処理起動の動作を説明するための図である。
【図３】 並列処理システムの並列処理手段による並列処理起動における要求を行うためのメッセージの構成を示す図である。
【図４】 第１例の並列処理システムにおける第２プロセッサ側のタスクからのファイルアクセス要求に対するＯＳサービス手段の動作を説明する図である。
【図５】 第１プロセッサ側の逐次タスクからのファイルアクセス要求に対する動作を説明する図である。
【図６】 第１例の並列処理システムにおける制御処理中継手段の内部構成を示すブロック図である。
【図７】 第１例の並列処理システムにおける制御処理中継手段の処理動作を説明する図である。
【図８】 第１例の並列処理システムにおける代理手段によるシグナル通知処理動作を説明する図である。
【図９】 第１例の並列処理システムにおける第２プロセッサ側におけるタスク相互の連携動作を実現するための構成を示すブロック図である。
【図１０】 第１例の並列処理システムにおける第２プロセッサ側におけるタスク相互の連携動作を説明する図である。
【図１１】 並列処理システムにおける適用例としてのマルチプロセッサの携帯端末においてアプリケーションを動作させる場合の例を説明する図である。
【図１２】 本発明を適用する第２例の並列処理システムの構成を示すブロック図である。
【図１３】 第２例の並列処理システムにおけるプロセスの同期的な並列処理起動の動作を説明するための図である。
【図１４】 第２例の並列処理システムにおけるプロセスの非同期的な並列処理起動の動作を説明するための図である。
【図１５】 第２例の並列処理システムにおける制御処理中継手段の内部構成を示すブロック図である。
【図１６】 第２例の並列処理システムにおける制御処理中継手段の処理動作を説明する図である。
【図１７】 本発明を適用する第３例の並列処理システムの構成を示すブロック図である。
【図１８】 第３例の並列処理システムにおいて、プロセッサ内のプロセスがプロセス間通信手段によるセマフォ方式を用いてセマフォｕｐ又はｄｏｗｎを行う場合の動作を説明するための図である。
【図１９】 第３例の並列処理システムにおいて、プロセッサ内のプロセスがプロセス間通信手段によるセマフォ方式を用いてセマフォｄｏｗｎを行う場合の動作を説明するための図である。
【図２０】 第３例の並列処理システムにおいて、同一プロセッサ内のプロセス間でプロセス間通信手段によるセマフォ方式を用いてセマフォｕｐを行う場合の動作を説明するための図である。
【図２１】 第３例の並列処理システムにおいて、異なるプロセッサ相互のプロセス間でプロセス間通信手段によるセマフォ方式を用いてセマフォｕｐを行う場合の動作を説明するための図である。
【図２２】 第３例の並列処理システムにおいて、プロセッサ内のプロセスがプロセス間通信手段によるメッセージキュー方式を用いてメッセージの受信を行う場合の動作を説明するための図である。
【図２３】 第３例の並列処理システムにおいて、プロセッサ内のプロセスがプロセス間通信手段によるメッセージキュー方式を用いてメッセージの受信を行う場合の動作を説明するための図である。
【図２４】 第３例の並列処理システムにおいて、プロセッサ内のプロセスがプロセス間通信手段によるメッセージキュー方式を用いてメッセージの送信を行う場合の動作を説明するための図である。
【図２５】 第３例の並列処理システムにおいて、同一プロセッサ内のプロセス間でプロセス間通信手段によるメッセージキュー方式を用いてメッセージの送受信を行う場合の動作を説明するための図である。
【図２６】 第３例の並列処理システムにおいて、異なるプロセッサ相互のプロセス間でプロセス間通信手段によるメッセージキュー方式を用いてメッセージの送受信を行う場合の動作を説明するための図である。
【図２７】 第３例の並列処理システムにおいて、セマフォ方式及びメッセージキュー方式を用いたプロセス間通信の具体例を説明するための図である。
【図２８】 図２７の具体例におけるブラウザ画面の表示内容を説明する図である。
【図２９】 本発明を適用する第４例の並列処理システムの構成を示すブロック図である。
【図３０】 本発明の第１の実施の形態による並列処理システムの電源管理システムの構成を示すブロック図である。
【図３１】 本発明の第１の実施の形態におけるプロセッサをｂｏｏｔする場合の動作を説明するための図である。
【図３２】 本発明の第１の実施の形態におけるプロセッサをｈａｌｔする場合の動作を説明するための図である。
【図３３】 本発明の第１の実施の形態における全てのプロセッサのｈａｌｔを行う場合の動作を説明するための図である。
【図３４】 ３つのプロセッサで構成される並列処理システムに第１実施の形態による電源管理システムを適用した場合における電源制御の状態遷移を示す図である。
【図３５】 本発明の第２の実施の形態による並列処理システムの電源管理システムの構成を示すブロック図である。
【図３６】 本発明の第２の実施の形態におけるプロセッサを起動する場合の動作を説明するための図である。
【図３７】 本発明の第２の実施の形態におけるプロセッサを停止する場合の動作を説明するための図である。
【図３８】 本発明の第２の実施の形態におけるプロセッサ自身が停止する場合の動作を説明するための図である。
【符号の説明】
１０、１００：第１プロセッサ側
２０、２００：第２プロセッサ側
３０、３００Ｐ０、３００Ｐ１〜３００Ｐｎ：シングルプロセッサ向けＯＳ
４０Ｐ０〜４０Ｐｎ：並列処理手段
４００Ｐ０〜４００Ｐｎ：並列処理通信手段
５０Ｐ０〜５０Ｐｎ：ＯＳサービス手段
５００Ｐ０〜５００Ｐｎ：制御代理手段
６０、６００：制御処理中継手段
６１Ｐ０〜６１Ｐｎ、６０１Ｐ０〜６０１Ｐｎ：割込制御装置
６１ａ、６０１ａ：割込指示部
６１ｂ、６０１ｂ：割込状態保持部
６１ｃ、６０１ｃ：割込取消部
６２Ｐ０〜６２Ｐｎ、６０２Ｐ０〜６０２Ｐｎ：通信領域
６２ａ：通信理由保持領域
６２ｂ：通信データ保持領域
６２ｃ、６０２ｂ：排他制御領域
６０２ａ：通信キュー
７０：代理手段
９１：システムバス
９２：主記憶装置
９３：外部記憶装置
１０００Ｐ０〜１０００Ｐｎ：プロセス間通信手段
ＳＴ：逐次タスク
ＰＴ：並列化タスク
ＰＴ−１〜ＰＴ−ｎ：タスク
４１Ｐ１〜４１Ｐｎ：相互排他手段
４３ 排他制御領域
４４：タスク管理内容保持領域
ＳＰ：逐次プロセス
ＰＰ：並列化プロセス
ＰＰ−１〜ＰＰ−ｎ：プロセス
２０００ｍ：主電源管理手段
２０００ｓ：副電源管理手段
２０００ｍ０〜２０００ｍｎ：主電源管理手段
２０００ｓ１〜２０００ｓｎ：副電源管理手段
３０００Ａ：電源管理デバイス
３０００Ｂ：割り込みデバイス
Ｋ０〜Ｋｎ：カーネル
【発明の属する技術分野】
本発明は、マルチプロセッサによる並列処理システムにおける電源管理システムに関し、特に、マルチプロセッサ上でシングルプロセッサ向けＯＳ及び既存のアプリケーションを動作させ、アプリケーションに対してマルチプロセッサによる並列処理を実現するシングルプロセッサ向けＯＳによる並列処理システムにおける電源管理システムに関する。
【０００２】
【従来の技術】
携帯電話及び携帯ＰＣを含む携帯端末等のデータ処理装置においては、基本的にシングルプロセッサ上でシングルプロセッサ向けオペレーティングシステム（以下、シングルプロセッサ向けＯＳ）及びシングルプロセッサ向けのアプリケーション（以下、単にアプリケーションと称する）を実行させているのが現状である。
【０００３】
このような状況において、マルチプロセッサベースで上記アプリケーションそのままを使用したい場合には、上記シングルプロセッサ向けＯＳの代わりにマルチプロセッサ向けＯＳ上でアプリケーションを実行させる必要がある。
【０００４】
上記のようなマルチプロセッサシステム上でマルチプロセッサ向けＯＳとアプリケーションの実行を制御するシステムとしては、例えば、特開平３−２５７６５２号公報、特開平３−１１３５６３号公報に開示される従来技術がある。
【０００５】
特開平３−２５７６５２号公報（特許文献１）では、複数のプロセッサエレメントからなるマルチプロセッサシステムにおける各プロセッサエレメント間の割り込み制御方法を開示する。
【０００６】
特開平３−１１３５６３号公報（特許文献２）では、マルチプロセッサシステムにおける複数のプロセッサに割り当てるプロセスのスケジューリング方法を開示する。
【０００７】
また、特開２００３−０５８５１５号公報（特許文献３）では、複数のプロセッサエレメントで個別のプロセスを実行するための方法を開示している。
【０００８】
【特許文献１】
特開平３−２５７６５２号公報
【特許文献２】
特開平３−１１３５６３号公報
【特許文献３】
特開２００３−０５８５１５号公報
【特許文献４】
米国特許第５１４２６８４号明細書
【０００９】
【発明が解決しようとする課題】
しかし、従来のように、マルチプロセッサ向けＯＳ上で既存のアプリケーションを動作させる場合、アプリケーションは複数のプロセッサのうちの一つしか使用しないにもかかわらず、マルチプロセッサ向けＯＳがマルチプロセッサ向けのサービスを行ったり、他のアプリケーションが動作していないのに他のプロセッサとの排他処理を続行するために、その余分な処理がオーバヘッドになってしまい、また上記アプリケーションをマルチプロセッサ用に改造するにも、改造に非常に手間とコストがかかるという問題点があった。
【００１０】
特に、携帯電話及び携帯ＰＣを含む携帯端末等の小型データ処理装置においてマルチプロセッサによる並列処理システムを実現する場合、マルチプロセッサ向けＯＳの処理のオーバヘッド、アプリケーションの改造が大きな障害となる。
【００１１】
このような状況において、アプリケーションがそのまま既存のシングルプロセッサ向けＯＳ上で利用されている場合には、既存のアプリケーションをそのままマルチプロセッサ上で動作させることのできる並列処理システムの実現が望まれている。
【００１２】
さらに、携帯電話及び携帯ＰＣを含む携帯端末等の小型データ処理装置においてマルチプロセッサによる並列処理システムを実現する場合、消費電力を極力少なくするために電源管理を行うことが必須となる。
【００１３】
従来のマルチプロセッサ向けＯＳの並列処理システムにおける電源管理にあっては、各プロセッサに機能的に対称な電源管理のための手段を設けて電源管理を行っているため、各プロセッサの電源状態を全プロセッサ間で把握しつつ管理する必要がある。このため、ある特定のプロセッサを起動し又は停止するなどの電源状態の変更を行う場合は、システム全体として一貫性を保持するために、プロセッサ間で排他的な制御を行うことが必要となり、制御が非常に複雑になる。
【００１４】
マルチプロセッサの各プロセッサ上でシングルプロセッサ向けＯＳを動作させるようなシステムにおいて、マルチプロセッサ向けＯＳによる並列処理システムの複雑な電源管理を適用することは、シングルプロセッサ向けＯＳそのものを大幅に改造する必要があり手間とコストがかかってしまうと共に、非常に複雑な制御がネックとなってマルチプロセッサによる並列処理を行う意義も失われてしまう。
【００１５】
また、マルチプロセッサにおける電源管理を行う従来記述としては、例えば米国特許第５１４２６８４号明細書（特許文献４）に記載される技術がある。この特許文献４における電源管理では、処理スピードの異なる２種類のプロセッサを有し、実行する処理に応じてプロセッサを選択し、かつ選択したプロセッサに必要な電源を制御して供給するものである。この特許文献４による技術では、能力の異なる２種類のプロセッサの電源制御を行うものであり、専用のハードウェアが必要であると共に、マルチプロセッサの各プロセッサ上でシングルプロセッサ向けＯＳを動作させるようなシステムを考慮していない。
【００１６】
本発明の目的は、マルチプロセッサ上でシングルプロセッサ向けＯＳと既存のアプリケーションをそれらに改造を加えることなく動作させ、その既存のアプリケーションに対してマルチプロセッサによる並列処理を実現できるようにしたシングルプロセッサ向けＯＳによる並列処理システム上で、プロセッサの電源管理を簡単な制御で実現することを可能とする電源管理システム及び電源管理プログラムを提供することにある。
【００１７】
上記目的を達成するため本発明の並列処理システムは、複数のプロセッサにおいてＯＳ及びアプリケーションを動作させ、前記アプリケーションに対して前記複数のプロセッサによる並列処理を実現する並列処理システムにおいて、前記複数のプロセッサを論理的に、第１のプロセッサ群と第２のプロセッサ群の二つに分け、前記第１のプロセッサ群のプロセッサに属し、かつ、前記第１のプロセッサ群のプロセッサのＯＳとは機能的に独立に設けられ、前記第２のプロセッサ群のプロセッサに対して前記第１のプロセッサ群のプロセッサ上で動作する前記アプリケーション内で並列化が可能な処理単位に関する要求を前記第１のプロセッサ群のプロセッサ上のＯＳに代理して発行する並列処理手段と、前記第１のプロセッサ群には、前記複数のプロセッサのうちいずれかのプロセッサの電源状態に関わる処理の要求を、前記いずれかのプロセッサから受信し、前記要求に基づいて前記要求されたプロセッサの電源状態に関わる処理を実行する電源管理手段を有することを特徴とする。
【００１８】
請求項２の本発明による並列処理システムは、前記第１のプロセッサ群のプロセッサに属する並列処理手段が、前記第２のプロセッサ群の少なくとも一のプロセッサに対して、前記第１のプロセッサ群の処理単位に関する要求を発し、前記第２のプロセッサ群のプロセッサに対して前記要求に基づいて前記処理単位を新たな処理単位として実行させることを特徴とする。
【００１９】
請求項３の本発明による並列処理システムは、複数のプロセッサにおいてＯＳ及びアプリケーションを動作させ、前記アプリケーションに対して前記複数のプロセッサによる並列処理を実現する並列処理システムにおいて、前記複数のプロセッサを論理的に、第１のプロセッサ群と第２のプロセッサ群の二つに分け、前記第１のプロセッサ群のプロセッサに属し、かつ、前記第１のプロセッサ群のプロセッサのＯＳとは機能的に独立に設けられ、前記第２のプロセッサ群のプロセッサに対して前記第１のプロセッサ群のプロセッサの処理単位に関する要求を前記第１のプロセッサ群のプロセッサ上のＯＳに代理して発行する並列処理手段とを有し、前記第１のプロセッサ群に、各プロセッサの電源管理に関し、前記第２のプロセッサ群のプロセッサの電源状態を管理する機能と、前記ＯＳに対して電源状態の変更要求を行う機能を有する主電源管理手段を備え、前記第２のプロセッサ群に、前記起動又は停止のために必要な処理を行なう機能、他のプロセッサの起動又は停止を前記主電源管理手段に要求する機能を有する副電源管理手段を備えることを特徴とする。
【００２０】
請求項４の本発明による並列処理システムは、前記プロセッサの起動又は停止の要求が、ｂｏｏｔ要求又はｈａｌｔ要求であることを特徴とする。
【００２１】
請求項５の本発明による並列処理システムは、前記第１のプロセッサ群の前記ＯＳに、前記ＯＳのデバイスとして搭載され、前記第２のプロセッサ群のプロセッサの電源状態を管理すると共に、前記ＯＳに予め備えられているデバイス管理のための所定の要求を、電源管理のための要求として利用し電源状態の変更要求を行う主電源管理手段を設け、前記第２のプロセッサ群の前記ＯＳに、前記起動又は停止のために必要な処理を行なうと共に、起動時に前記主電源管理手段に対して起動メッセージを送信する機能を有する副電源管理手段を備えることを特徴とする。
【００２２】
請求項６の本発明による並列処理システムは、前記主電源管理手段を、第２のプロセッサ群の各プロセッサに対応させて複数設けることを特徴とする。
【００２３】
請求項７の本発明による並列処理システムは、デバイス管理のための所定の要求であるｐｒｏｂｅ又はｒｅｍｏｖｅ要求を、前記プロセッサの起動又は停止要求として読み替えることを特徴とする。
【００２４】
請求項８の本発明による並列処理システムは、前記第１のプロセッサ群のプロセッサ及び前記第２のプロセッサ群のプロセッサ上の処理単位間における、同期的な処理及びデータ受け渡しを可能とするプロセス間通信手段を、前記第１のプロセッサ群のプロセッサ及び前記第２のプロセッサ群のプロセッサに備え、前記プロセス間通信手段によって、前記主電源管理手段と前記副電源管理手段間における、電源管理のための同期的な処理を行うことを特徴とする。
【００２５】
請求項９の本発明による並列処理システムは、前記主電源管理手段及び前記副電源管理手段をモジュール化して組み込むことを特徴とする。
【００２６】
請求項１０の本発明による並列処理システムは、前記起動又は停止の要求がなされた前記プロセッサが、起動途上状態又は停止途上状態である場合に、前記途上状態が確定するまで前記要求を待合せることを特徴とする。
【００２７】
請求項１１の本発明による並列処理システムは、前記起動又は停止の要求がなされた前記プロセッサが、起動途上状態又は停止途上状態である場合に、前記要求を無視することを特徴とする。
【００２８】
請求項１２の本発明による並列処理システムは、前記プロセッサの起動要求において、要求を受けた前記主電源管理手段が、要求されたプロセッサを起動すると共に、起動されたプロセッサの前記副電源管理手段からの起動完了の通知を受理することにより、前記起動されたプロセッサの電源状態を起動状態に変更することを特徴とする。
【００２９】
請求項１３の本発明による並列処理システムは、前記プロセッサの停止要求において、要求を受けた前記主電源管理手段が、要求されたプロセッサの前記副電源管理手段に対して、停止に必要な処理を要求し、前記プロセッサからの処理完了の通知を受理することにより、前記要求されたプロセッサを停止させ、前記起動されたプロセッサの電源状態を停止状態に変更することを特徴とする。
【００３０】
請求項１４の本発明による並列処理システムは、全てのプロセッサの停止要求において、要求を受けた前記主電源管理手段が、他のプロセッサの前記副電源管理手段に対して、停止に必要な処理を要求し、前記他のプロセッサからの処理完了の通知を受理することにより、前記他のプロセッサを停止させ、その後、前記ＯＳのデバイスを制御して自身プロセッサを停止させることを特徴とする。
【００３１】
請求項１５の本発明による並列処理システムは、プロセッサの起動又は停止に加えて、プロセッサの休止又は復帰の要求を受け付け、前記ＯＳのデバイスを制御することにより、要求されたプロセッサの休止又は復帰を行うと共に、前記休止又は復帰の要求を受けたプロセッサが、前記第１のプロセッサ群からの通知に基づいて前記休止又は復帰のために必要な処理を行うことを特徴とする。
【００３２】
請求項１６の本発明による並列処理システムは、プロセッサの起動又は停止に加えて、プロセッサの電源電圧又はクロック周波数の変更要求を受け付け、前記ＯＳのデバイスを制御することにより、要求されたプロセッサの電源電圧又はクロック周波数の変更を行うと共に、前記電源電圧又はクロック周波数の変更を受けたプロセッサが、前記第１のプロセッサ群からの通知に基づいて前記電源電圧又はクロック周波数の変更のために必要な処理を行うことを特徴とする。
【００３３】
請求項１７の本発明は、複数のプロセッサの並列実行を行うシステム上でＯＳ及びアプリケーションを動作させ、前記アプリケーションを前記複数のプロセッサにより並列処理を実現する並列処理プログラムであって、前記複数のプロセッサを論理的に、第１のプロセッサ群と第２のプロセッサ群の少なくとも二つに分け、前記第１のプロセッサ群のプロセッサに、前記第１のプロセッサ群のプロセッサのＯＳとは機能的に独立して、前記第２のプロセッサ群のプロセッサに対して前記第１のプロセッサ群のプロセッサ上で動作する前記アプリケーション内で並列化が可能な処理単位に関する要求を前記第１のプロセッサ群のプロセッサ上のＯＳに代理して発行する機能を実現させ、前記第１のプロセッサ群に、前記複数のプロセッサのうちいずれかのプロセッサの電源状態に関わる処理の要求を、前記いずれかのプロセッサから受信し、前記要求に基づいて前記要求されたプロセッサの電源状態に関わる処理を実行する機能を実現させることを特徴とする。
【００３４】
請求項１８の本発明の並列処理プログラムは、複数のプロセッサの並列実行を行うシステム上でＯＳ及びアプリケーションを動作させ、前記アプリケーションを前記複数のプロセッサにより並列処理を実現する並列処理プログラムであって、前記複数のプロセッサを論理的に、第１のプロセッサ群と第２のプロセッサ群の少なくとも二つに分け、前記第１のプロセッサ群のプロセッサに、前記第１のプロセッサ群のプロセッサのＯＳとは機能的に独立して、前記第２のプロセッサ群のプロセッサに対して前記第１のプロセッサ群のプロセッサ上で動作する前記アプリケーション内で並列化が可能な処理単位に関する要求を前記第１のプロセッサ群のプロセッサ上のＯＳに代理して発行する機能と、前記第１のプロセッサ群に、各プロセッサの電源管理に関し、前記第２のプロセッサ群のプロセッサの電源状態を管理する機能と、前記ＯＳに対して電源状態の変更要求を行う機能を有する主電源管理プログラムを備え、前記第２のプロセッサ群に、前記起動又は停止のために必要な処理を行なう機能、他のプロセッサの起動又は停止を前記主電源管理プログラムに要求する機能を有する副電源管理プログラムを備えることを特徴とする。
させることを特徴とする。
【００３５】
請求項１９の本発明の並列処理プログラムは、前記プロセッサの起動又は停止の要求が、ｂｏｏｔ要求又はｈａｌｔ要求であることを特徴とする。
【００３６】
請求項２０の本発明の並列処理プログラムは、前記第１のプロセッサ群の前記ＯＳに、前記ＯＳのデバイスとして搭載され、前記第２のプロセッサ群のプロセッサのプロセッサの電源状態を管理すると共に、前記ＯＳに予め備えられているデバイス管理のための所定の要求を、電源管理のための要求として利用し電源状態の変更要求を行う主電源管理プログラムを設け、前記第２のプロセッサ群の前記ＯＳに、前記起動又は停止のために必要な処理を行なうと共に、起動時に前記主電源管理プログラムに対して起動メッセージを送信する機能を有する副電源管理プログラムを備えることを特徴とする。
【００３７】
請求項２１の本発明の並列処理プログラムは、デバイス管理のための所定の要求であるｐｒｏｂｅ又はｒｅｍｏｖｅ要求を、前記プロセッサの起動又は停止要求として読み替えることを特徴とする。
【００３８】
請求項２２の本発明の並列処理プログラムは、前記第１のプロセッサ群のプロセッサ及び前記第２のプロセッサ群のプロセッサ上の処理単位間における、同期的な処理及びデータ受け渡しを可能とするプロセス間通信手段を、前記第１のプロセッサ群のプロセッサ及び前記第２のプロセッサ群のプロセッサに備え、前記プロセス間通信手段によって、前記主電源管理プログラムと前記副電源管理プログラム間における、電源管理のための同期的な処理を行うことを特徴とする。
【００３９】
請求項２３の本発明の並列処理プログラムは、前記主電源管理プログラム及び前記副電源管理プログラムをモジュール化して組み込むことを特徴とする。
【００４０】
請求項２４の本発明の並列処理プログラムは、前記起動又は停止の要求がなされた前記プロセッサが、起動途上状態又は停止途上状態である場合に、前記途上状態が確定するまで前記要求を待合せることを特徴とする。
【００４１】
請求項２５の本発明の並列処理プログラムは、前記起動又は停止の要求がなされた前記プロセッサが、起動途上状態又は停止途上状態である場合に、前記要求を無視することを特徴とする。
【００４２】
請求項２６の本発明の並列処理プログラムは、前記プロセッサの起動要求において、要求を受けた前記主電源管理プログラムが、要求されたプロセッサを起動すると共に、起動されたプロセッサの前記副電源管理プログラムからの起動完了の通知を受理することにより、前記起動されたプロセッサの電源状態を起動状態に変更することを特徴とする。
【００４３】
請求項２７の本発明の並列処理プログラムは、前記プロセッサの停止要求において、要求を受けた前記主電源管理プログラムが、要求されたプロセッサの前記副電源管理プログラムに対して、停止に必要な処理を要求し、前記プロセッサからの処理完了の通知を受理することにより、前記要求されたプロセッサを停止させ、前記起動されたプロセッサの電源状態を停止状態に変更することを特徴とする。
【００４４】
請求項２８の本発明の並列処理プログラムは、全てのプロセッサの停止要求において、要求を受けた前記主電源管理プログラムが、他のプロセッサの前記副電源管理プログラムに対して、停止に必要な処理を要求し、前記他のプロセッサからの処理完了の通知を受理することにより、前記他のプロセッサを停止させ、その後、前記ＯＳのデバイスを制御して自身プロセッサを停止させることを特徴とする。
【００４５】
請求項２９の本発明の並列処理プログラムは、プロセッサの起動又は停止に加えて、プロセッサの休止又は復帰の要求を受け付け、前記ＯＳのデバイスを制御することにより、要求されたプロセッサの休止又は復帰を行うと共に、前記休止又は復帰の要求を受けたプロセッサが、前記第１のプロセッサ群からの通知に基づいて前記休止又は復帰のために必要な処理を行うことを特徴とする。
【００４６】
請求項３０の本発明の並列処理プログラムは、プロセッサの起動又は停止に加えて、プロセッサの電源電圧又はクロック周波数の変更要求を受け付け、前記ＯＳのデバイスを制御することにより、要求されたプロセッサの電源電圧又はクロック周波数の変更を行うと共に、前記電源電圧又はクロック周波数の変更を受けたプロセッサが、前記第１のプロセッサ群からの通知に基づいて前記電源電圧又はクロック周波数の変更のために必要な処理を行うことを特徴とする。
【００４７】
【発明の実施の形態】
まず、本発明の電源管理システムを適用する並列処理システムについて説明する。以下で説明する並列処理システムでは、従来のシングルプロセッサ向けＯＳに対して改造を加えることなく、複数のプロセッサへの処理を依頼する機構や複数のプロセッサへのＯＳサービスの提供におけるクリティカルセクションの保護機構を付加することにより、マルチプロセッサ上での並列処理を実行する。
【００４８】
図１は第１例としての並列処理システムの構成を示すブロック図である。
【００４９】
図１に示すように、第１例の並列処理システムは、システムバス９１で接続される複数のプロセッサ（ＣＰＵ）Ｐ０〜Ｐｎ（ｎは１以上の整数）からなるマルチプロセッサを、論理的に第１プロセッサ側１０と第２プロセッサ側２０の二組に分け、第１プロセッサ側１０のプロセッサＰ０上で動作するシングルプロセッサ向けＯＳ３０を実装し、かつ第１プロセッサ側１０のプロセッサＰ０及び第２プロセッサ側２０のプロセッサＰ１〜Ｐｎのそれぞれに、並列処理を行うための並列処理手段４０Ｐ０〜４０Ｐｎ及びＯＳサービスを処理するためのＯＳサービス手段５０Ｐ０〜５０Ｐｎを実装して構成される。また、システムバス９１には、各プロセッサＰ０〜Ｐｎが共有する共有メモリとしての主記憶装置９２及びディスク装置等の外部記憶装置９３が接続される。
【００５０】
なお、上記マルチプロセッサには、同一種類のプロセッサを複数備える構成だけでなく、ＤＳＰやセキュリティエンジン等の異種の処理装置を複数備える構成も含む。
【００５１】
また、第１プロセッサ側１０と第２プロセッサ側２０間で、制御信号やデータのやり取りを行うための制御処理中継手段６０が独自に設けられ、かつ第１プロセッサ側１０には、シングルプロセッサ向けＯＳ３０が第２プロセッサ側２０で実行されるタスクと通信するための代理手段７０が設けられている。
【００５２】
上記第１プロセッサ側１０のプロセッサは、必ずしも単一である必要はなく複数のプロセッサからなっていてもよい。例えば、第１プロセッサ側１０を２つのプロセッサとし、それぞれに異なるシングルプロセッサ向けＯＳを実装するような構成とすることも可能である。
【００５３】
また、第１プロセッサ側１０のプロセッサで起動されるシングルプロセッサ向けＯＳ３０としては、既存のＯＳが利用される。例えば、リアルタイムＯＳやＵＮＩＸ(Ｒ) ＯＳがそのまま利用される。
【００５４】
本明細書で使用するタスクとは、ＵＮＩＸ(Ｒ) ＯＳにおけるプロセスやスレッド、リアルタイムＯＳにおけるタスク等の並列処理を行うための処理単位を意味している。
【００５５】
本並列処理システムにおいては、第１プロセッサ側１０のシングルプロセッサ向けＯＳ上でアプリケーションが動作し、そのアプリケーションの処理単位のうち、並列化を行えないタスク（逐次タスク）を第１プロセッサ側１０のプロセッサＰ０で処理し、アプリケーション内で並列化を行えるタスクを第２プロセッサ側２０において新たなタスクとして生成して並列処理をさせる。
【００５６】
並列処理手段４０Ｐ０及び並列処理手段４０Ｐ１〜４０Ｐｎは、タスクの生成、起動、停止、終了、削除、及びその他のタスクに関する制御を行う機能を有する。ここでは、第１プロセッサ側１０の並列処理手段４０Ｐ０から第２プロセッサ側２０の各プロセッサＰ１〜Ｐｎの並列処理手段４０Ｐ１〜４０Ｐｎに対して、制御処理中継手段６０を介してタスクの生成、起動、停止、終了、削除等の処理を行う。また、シグナル通知については、並列処理手段４０Ｐ０と並列処理手段４０Ｐ１〜４０Ｐｎの双方向から処理される。
【００５７】
ＯＳサービス手段５０Ｐ０及びＯＳサービス手段５０Ｐ１〜５０Ｐｎは、外部機器への各種のアクセスと制御を行うためのインタフェース、タスクどうしが共有するリソースへの各種アクセスと制御を行うためのインタフェースとして機能を有する。
【００５８】
制御処理中継手段６０は、第１プロセッサ側１０と第２プロセッサ側２０間で、制御信号やデータのやり取りを行うための手段であり、複数のプロセッサで並列処理される複数のタスク間の制御に使用される。
【００５９】
代理手段７０は、第２プロセッサ側２０で実行されるタスク（一部あるいは全部）に対応付けられ、第２プロセッサ側２０のタスクとシングルプロセッサ向けＯＳ３０間におけるシグナル通知（タスクを制御するための各種制御信号の通知）のために実装されている。
【００６０】
以下、上記のように構成される第１例の並列処理システムの動作について、図面を参照して詳しく説明する。
【００６１】
ここでは、第１プロセッサ側１０のシングルプロセッサ向けＯＳ上でアプリケーションが動作し、そのアプリケーションの処理単位のうち、第１プロセッサ側１０のプロセッサＰ０で処理する処理単位を逐次タスクＳＴとし、アプリケーション内で並列化を行えるタスクであって、第２プロセッサ側２０に対してタスクＰＴ−１〜ＰＴ−ｎとして並列処理をさせる処理単位を並列化タスクＰＴとする。
【００６２】
まず、並列処理手段４０Ｐ０、４０Ｐ１〜４０Ｐｎによる並列処理起動の動作について、図２と図３を用いて説明する。
【００６３】
（１）第１プロセッサ側１０の並列化タスクＰＴを、第２プロセッサ側２０のタスクＰＴ−１〜ＰＴ−ｎの何れかとして起動させる場合、並列処理手段４０Ｐ０に対して、第２プロセッサ側２０で起動させる処理単位としてのタスクＰＴ−１〜ＰＴ−ｎの何れかの生成を要求する。
【００６４】
並列処理手段４０Ｐ０、並列処理手段４０Ｐ１〜４０Ｐｎからの要求（command）としては、例えば、以下のようなものがある。create（タスクの生成）、delete（タスクの削除）、activate（タスクの起動）、terminate（タスクの終了）、signal（シグナル要求）等がある。このうち、create（タスクの生成）、delete（タスクの削除）、activate（タスクの起動）、terminate（タスクの終了）については、第１プロセッサ側１０から第２プロセッサ側２０へ送られる要求であり、signal（シグナル要求）は、第１プロセッサ側１０と第２プロセッサ側２０間で双方向から送られる。
【００６５】
この要求は、図３に示すようなメッセージによって行われる。すなわち、要求する内容（この場合は、タスク生成）を示す要求内容２０１、タスクを処理させる第２プロセッサ側２０のプロセッサＰ１〜Ｐｎを指定するプロセッサ番号２０２、新たに生成するタスクＰＴ−１〜ＰＴ−ｎを示すタスク番号、タスク生成を要求する並列化タスクＰＴを示す元タスク番号からなるメッセージを並列処理手段４０Ｐ０に対して送信することで、タスク生成の要求を行う。なお、タスク生成以外の要求についても、図３に示すメッセージに従った要求が送られる。
【００６６】
（２）これに対して、並列処理手段４０Ｐ０は、生成するタスクＰＴ−１〜ＰＴ−ｎに対応する代理手段７０を起動する。この代理手段７０は、第１プロセッサ側１０と第２プロセッサ側２０でタスクの管理内容を共有しないようにするため、かつ排他処理を第１プロセッサ側１０で完結させるために起動される。この時、代理手段７０にはタスクＰＴ−１〜ＰＴ−ｎのタスク番号が保持される。
【００６７】
（３）さらに、並列処理手段４０Ｐ０は、上述したタスク番号及び要求内容（第２プロセッサ側２０のプロセッサＰ１〜Ｐｎへのタスク生成）といったタスク生成に必要なデータと、「並列処理」を指定する通信理由情報とを制御処理中継手段６０に設定する。
【００６８】
これにより、制御処理中継手段６０に対して、後述する主記憶装置９２（共有メモリ）への通信内容の設定とプロセッサ間割り込みのための処理が行われる。
【００６９】
ここで、通信理由情報とは、制御処理中継手段６０に渡したデータの受け取り先（取得先）を示すものであり、上記の場合、指定されたプロセッサＰ１〜Ｐｎの並列処理手段４０Ｐ１〜４０Ｐｎによって、制御処理中継手段６０に設定されたデータが取得されることになる。
【００７０】
（４）第２プロセッサ側２０の指定されたプロセッサＰ１〜Ｐｎ上の並列処理手段４０Ｐ１〜４０Ｐｎは、制御処理中継手段６０から通信理由情報が「並列処理」の要求内容（タスク制御に必要なデータ）を取得する。
【００７１】
（５）そして、並列処理手段４０Ｐ１〜４０Ｐｎは、取得した要求内容に基づいてプロセッサＰ１〜Ｐｎ上でタスクＰＴ−１〜ＰＴ−ｎを生成・起動する。
【００７２】
以上により、第１プロセッサ側１０のシングルプロセッサ向けＯＳ上で動作するアプリケーションの処理単位である並列化タスクＰＴの処理単位をを、第２プロセッサ側２０上にタスクＰＴ−１〜ＰＴ−ｎとして並列処理をさせることが可能となる。
【００７３】
なお、上記の動作においては、並列処理手段４０Ｐ１〜４０Ｐｎは、取得した要求内容に基づいてプロセッサＰ１〜Ｐｎ上でタスクＰＴ−１〜ＰＴ−ｎを生成して起動する場合について述べたが、第１プロセッサ側１０の並列化タスクＰＴを、予め第２プロセッサ側２０のタスクＰＴ−１〜ＰＴ−ｎの何れかとして生成しておき、並列処理手段４０Ｐ１〜４０Ｐｎが、取得した要求内容に基づいてプロセッサＰ１〜Ｐｎ上でタスクＰＴ−１〜ＰＴ−ｎを起動するようにすることもできる。
【００７４】
次に、ＯＳサービス手段５０Ｐ０、５０Ｐ１〜５０ＰｎによるＯＳサービス処理動作について説明する。
【００７５】
ＯＳサービス手段５０Ｐ０、５０Ｐ１〜５０Ｐｎは、第２プロセッサ側２０のプロセッサＰ１〜Ｐｎ上に生成したタスクＰＴ−１〜ＰＴ−ｎからの要求に基づいて、シングルプロセッサ向けＯＳ３０によるサービスである、外部機器への各種アクセスと制御、他のタスクと共用するリソースへの各種アクセスと制御に関するサービスを提供するための機能を有する。シングルプロセッサ向けＯＳ３０によるサービスには、通常のＯＳが提供するシステムコールやＡＰＩに相当するものが主な対象となる。
【００７６】
第２プロセッサ側２０のプロセッサＰ１〜Ｐｎ上のタスクＰＴ−１〜ＰＴ−ｎからのファイルアクセス（例えば、外部記憶装置９３上のファイルに対する各種の処理）要求に対するＯＳサービス手段５０Ｐ０、５０Ｐ１〜５０Ｐｎの動作を図４を参照して説明する。
【００７７】
ここで、ファイルアクセスには、open（ファイルのオープン）、close（ファイルのクローズ）、read（ファイルの読み出し）、write（ファイルの書き込み）、seek（ファイル書き込み位置の移動）、remove（ファイルの削除）、rename（ファイルの名称変更）等の処理が含まれる。
【００７８】
（１）第２プロセッサ側２０のタスクＰＴ−１〜ＰＴ−ｎにおいてファイルアクセス処理の必要が発生すると、タスクＰＴ−１〜ＰＴ−ｎが、第２プロセッサ側２０のＯＳサービス手段５０Ｐ１〜５０Ｐｎに対してファイルアクセスのためのサービスを要求する。このファイルアクセスのサービス要求においては、例えば、ＯＳサービス手段５０Ｐ１〜５０Ｐｎのファイルへの書き込み処理として定義されたwrite関数やファイルの読み出し処理として定義されたread関数等が呼び出される。
【００７９】
ここで、ＯＳサービス手段５０Ｐ１〜５０Ｐｎは、第１プロセッサ側１０の処理（シングルプロセッサ向けＯＳ３０によるファイルアクセス処理）に必要なデータを設定する。ここで、必要なデータには、要求内容（例えば、write request）、アクセスするファイルの記述子（file descriptor）、文字列へのポインタ、文字列の長さ、タスク番号等の情報が含まれる。
【００８０】
（２）ＯＳサービス手段５０Ｐ１〜５０Ｐｎは、通信理由情報を「ＯＳサービス」として、要求内容を含む必要なデータを制御処理中継手段６０に対して設定することで、第１プロセッサ側１０に対してファイルアクセス要求を発行する。
【００８１】
その後、ファイルアクセスのサービス要求を行ったタスクＰＴ−１〜ＰＴ−ｎは、待ち状態となり、対応するプロセッサＰ１〜Ｐｎにおいては並列処理手段４０Ｐ１〜４０Ｐｎにより他のタスクへ処理が切り替わる（タスクのswitch：スイッチ）。
【００８２】
（３）第１プロセッサ側１０のＯＳサービス手段５０Ｐ０は、制御処理中継手段６０から「ＯＳサービス」という通信理由情報の上記ファイルアクセス要求を取得する。
【００８３】
（４）第１プロセッサ側１０のＯＳサービス手段５０Ｐ０は、取得した要求内容に従ってシングルプロセッサ向けＯＳ３０に対してファイルアクセスを要求する。
【００８４】
（５）これにより、シングルプロセッサ向けＯＳ３０は、要求に基づいて外部記憶装置９３等に対するファイルアクセス（writeやread等）を行う。このファイルアクセス処理は、シングルプロセッサ向けＯＳ３０が本来備えているファイルアクセスサービスをそのまま利用して実行される。
【００８５】
（６）要求されたファイルアクセス処理が終了すると、シングルプロセッサ向けＯＳ３０は、第１プロセッサ側１０のＯＳサービス手段５０Ｐ０にファイルアクセス要求に対する戻り値を返し、処理を戻す。
【００８６】
（７）さらに、ＯＳサービス手段５０Ｐ０は、その戻り値とファイルアクセス要求を行ったタスクＰＴ−１〜ＰＴ−ｎのタスク番号を含むデータである通信内容を、「ＯＳサービス」を通信理由情報として制御処理中継手段６０に設定することにより、第２プロセッサ側２０のプロセッサＰ１〜Ｐｎに対してファイルアクセスの完了を通知する。
【００８７】
（８）対応するプロセッサＰ１〜ＰｎのＯＳサービス手段５０Ｐ１〜５０Ｐｎは、制御処理中継手段６０から上記設定された戻り値と完了通知を受け取る。
【００８８】
（９）そして、第２プロセッサ側２０のＯＳサービス手段５０Ｐ１〜５０Ｐｎは、並列処理手段４０Ｐ１〜４０Ｐｎに対してファイルアクセス要求を行ったタスクＰＴ−１〜ＰＴ−ｎを起動するように依頼する。
【００８９】
これにより、待ち状態となっていたタスクＰＴ−１〜ＰＴ−ｎに処理が切り替わる。
【００９０】
（１０）並列処理手段４０Ｐ１〜４０Ｐｎから起動されたタスクＰＴ−１〜ＰＴ−ｎは、ＯＳサービス手段５０Ｐ１〜５０Ｐｎからファイルアクセスの戻り値を受け取り、処理を継続する。
【００９１】
以上により、第２プロセッサ側２０に個別にファイルアクセスのための処理手段を設けることなく、第２プロセッサ側２０におけるタスクＰＴ−１〜ＰＴ−ｎはシングルプロセッサ向けＯＳ３０のサービスをそのまま利用してファイルアクセスが可能となる。また、これにより、ファイルアクセスのための排他処理については、第１プロセッサ側１０で完結するため、マルチプロセッサ向けＯＳ上でアプリケーションを動作させる場合のような排他処理によるオーバヘッドが発生することなく並列処理を実現できる。
【００９２】
なお、第２プロセッサ側２０のプロセッサＰ１〜Ｐｎ上のタスクＰＴ−１〜ＰＴ−ｎが、例えば外部記憶装置９３上のリードオンリー（read only）のデータをファイルアクセスする場合には、上記のようにＯＳサービス手段５０Ｐ１〜５０Ｐｎによる処理を経ることなく、各プロセッサＰ１〜Ｐｎから外部記憶装置９３に直接アクセスするようにしてもよい。
【００９３】
ここで、第１プロセッサ側１０のプロセッサＰ０上の逐次タスクＳＴからのファイルアクセス要求については、ＯＳサービス手段によることなく直接シングルプロセッサ向けＯＳ３０によって処理がなされる。以下、図５を参照して説明する。
【００９４】
（１）プロセッサＰ０上の逐次タスクＳＴは、シングルプロセッサ向けＯＳ３０に対してファイルアクセスを要求する。
【００９５】
（２）これにより、シングルプロセッサ向けＯＳ３０は、要求に基づいて外部記憶装置９３等に対するファイルアクセス（writeやread等）を行う。このファイルアクセス処理は、シングルプロセッサ向けＯＳ３０が本来備えているファイルアクセスサービスをそのまま利用して実行される。
【００９６】
（３）ファイルアクセス処理が終了すると、シングルプロセッサ向けＯＳ３０は、逐次タスクＳＴに対してファイルアクセス要求に対する戻り値を返し、処理を戻す。
【００９７】
逐次タスクＳＴからのＯＳサービス要求に対しては排他制御等の必要がないので、余計なオーバヘッドが発生しない。
【００９８】
制御処理中継手段６０による処理動作について、図６及び図７を参照して説明する。
【００９９】
まず、制御処理中継手段６０の構成を図６に示す。図示のように、制御処理中継手段６０は、各プロセッサＰ０〜Ｐｎに対応した割り込み制御装置６１Ｐ０〜６１Ｐｎと、各プロセッサＰ０〜Ｐｎに対応した通信領域６２Ｐ０〜６２Ｐｎとを備えて構成される。ここで、通信領域６２Ｐ０〜６２Ｐｎは、主記憶装置９２内に確保される。
【０１００】
さらに、割り込み装置６１Ｐ０〜６１Ｐｎは、他のプロセッサに対して割り込みを指示する割込指示部６１ａ、割り込みの指示により割り込みがあった旨の情報を保持する割込状態保持部６１ｂ、割り込みをクリアする割込取消部６１ｃにより構成される。
【０１０１】
また、通信領域６２Ｐ０〜６２Ｐｎは、通信元のプロセッサからの通信理由情報を保持する通信理由保持領域６２ａ、通信するための通信データを保持する通信データ保持領域６２ｂ、通信を確保するために通信領域に対してロックをかけるための排他制御領域６２ｃにより構成される。
【０１０２】
ここで、通信データ持領域６２ｂには、通信する通信データ（要求内容を含む必要データ）が格納される主記憶装置９２へのポインタが格納されることになる。
【０１０３】
第１プロセッサ側１０の並列処理手段４０Ｐ０から第２プロセッサ側２０のプロセッサＰ１への通信処理を例にとり、図７を参照してその動作を説明する。
【０１０４】
（１）並列処理手段４０Ｐ０は、プロセッサＰ１用の通信領域６２Ｐ１の排他制御領域６２ｃにロックをかける。具体的には、排他制御領域６２ｃに格納されるlock変数をロック状態とすることにより、当該プロセッサＰ１用の通信領域６２Ｐ１が他のプロセッサで使用されるのを排する。
【０１０５】
他のプロセッサによって既にロックされている場合には、ロックが解除されるのを待つ。
【０１０６】
（２）通信領域６２Ｐ１のロックが取得できた場合、並列処理手段４０Ｐ０は、通信理由情報と通信データ（要求内容を含む必要データ）を、通信領域６２Ｐ１の通信理由保持領域６２ａと通信データ保持領域６２ｂのそれぞれに格納する。
【０１０７】
格納される通信理由情報としては、上述したようにタスク生成のための通信処理であれば、「並列処理」を示す情報（例えば、並列処理に対応して予め定められている数値等のデータ）が格納される。
【０１０８】
（３）並列処理手段４０Ｐ０は、自身の割込制御装置６１Ｐ０の割込指示部６１ａに対して、プロセッサＰ１への割り込みを指示する。
【０１０９】
（４）割込制御装置６１Ｐ０の割込指示部６１ａは、プロセッサＰ１に対応する割込制御装置６１Ｐ１の割込状態保持部６１ｂに、割り込みを示す情報をセットする。これにより、プロセッサＰ１が割り込み状態となる。
【０１１０】
（５）プロセッサＰ１の並列処理手段４０Ｐ１は、制御処理中継手段６０の割込制御装置６１Ｐ１の割込状態保持部６１ｂの状態より、割り込みがセットされたことを判別する。
【０１１１】
（６）プロセッサＰ１の並列処理手段４０Ｐ１は、制御処理中継手段６０の自身の割込状態保持部６１ｂの割り込み情報をクリアすることにより、自身の割り込み状態を解除する。
【０１１２】
（７）プロセッサＰ１の並列処理手段４０Ｐ１は、さらに、制御処理中継手段６０の自身の通信領域６２Ｐ１の通信理由保持領域６２ａと通信データ保持領域６２ｂから、通信理由情報と通信データ（要求内容を含む必要データ）をそれぞれ取得する。
【０１１３】
（８）プロセッサＰ１の並列処理手段４０Ｐ１は、次の通信を受理できるようになった後、自身の通信領域６２Ｐ１の排他制御領域６２ｃのロックを解除する。具体的には、排他制御領域６２ｃに格納されるlock変数をアンロック状態とすることにより、当該プロセッサＰ１用の通信領域６２Ｐ１が他のプロセッサから使用できるように解放する。
【０１１４】
以上のように、制御処理中継手段６０を用いることにより、第１プロセッサ側１０と第２プロセッサ側２０間で、制御信号やデータのやり取りが実現される。
【０１１５】
また、代理手段７０によるシグナル通知処理動作について、図８を参照して説明する。
【０１１６】
代理手段７０は、シングルプロセッサ向けＯＳ３０が第２プロセッサ側２０に生成したタスクＰＴ−１〜ＰＴ−ｎとシグナル（制御信号）による通信を行うための機能を有する。この代理手段７０には、対応するタスクＰＴ−１〜ＰＴ−ｎのタスク番号が保持されている。
【０１１７】
なお、複数のタスクＰＴ−１〜ＰＴ−ｎに一対一に代理手段７０を関連付けてもよいし、一つの代理手段７０に複数のタスクＰＴ−１〜ＰＴ−ｎを関連付けてもよい。
【０１１８】
（１）第１プロセッサ側１０の逐次タスクＳＴが、シングルプロセッサ向けＯＳ３０に対してシグナル通知のサービスを要求する。このシグナル通知によって通信されるシグナルは、シングルプロセッサ向けＯＳ３０が本来有するサービス機能により、第２プロセッサ側２０の各プロセッサＰ１〜Ｐｎ上で起動されているタスクＰＴ−１〜ＰＴ−ｎを制御するための制御信号である。
【０１１９】
（２）シングルプロセッサ向けＯＳ３０は、シグナルを対応する代理手段７０に通知する。
【０１２０】
（３）代理手段７０は、通知されたシグナルを制御処理中継手段６０を通じて、自身に対応する第２プロセッサ側２０のタスクＰＴ−１の存在するプロセッサＰ１〜Ｐｎへ通知する。ここで、通信理由情報としては、「並列処理」が設定される。
【０１２１】
（４）制御処理中継手段６０への通信理由情報が「並列処理」であることから、第２プロセッサ側２０の対応するプロセッサの並列処理手段４０Ｐ１〜４０Ｐｎは、制御処理中継手段６０からシグナル通知要求を取得する。
【０１２２】
（５）シグナル通知要求を取得した並列処理手段４０Ｐ１〜４０Ｐｎは、対応するタスクＰＴ−１〜ＰＴｎに対してシグナル（制御信号）を通知する。
【０１２３】
以上により、代理手段７０が第２プロセッサ側２０のプロセッサＰ０〜Ｐｎ上のタスクＰＴ−１〜ＰＴ−ｎとタスク番号によって関連付けられているので、第１プロセッサ側１０ではタスクＰＴ−１〜ＰＴ−ｎに対してシングルプロセッサ向けＯＳ３０によるシグナル通知のサービスを実行することが可能となる。
【０１２４】
最後に、第２プロセッサ側２０におけるタスク相互の連携動作について、図９と図１０を参照して説明する。
【０１２５】
タスク間の連携を取るための並列処理手段４０Ｐ１〜４０Ｐｎの構成を図９に示す。図示のように、並列処理手段４０Ｐ１〜４０Ｐｎは、相互排他手段４１Ｐ１〜４１Ｐｎを備えている。
【０１２６】
また、タスクの連携を取るため、主記憶装置９２内には、排他制御領域４３とタスク管理内容保持領域４４を有する。
【０１２７】
（１）プロセッサＰ１上のタスクＰＴ−１は、自身の並列処理手段４０Ｐ１に対して所望の並列処理を要求する。
【０１２８】
（２）プロセッサＰ１の並列処理手段４０Ｐ１は、相互排他手段４１Ｐ１に並列処理に用いる資源の確保のためにロック取得を要求する。
【０１２９】
（３）相互排他手段４１Ｐ１は、主記憶装置９２の排他制御領域４３を用いてロックを取得する。
【０１３０】
（４）相互排他手段４１Ｐ１は、並列処理手段４０Ｐ１に対してロック取得ができた旨を通知する。
【０１３１】
（５）並列処理手段４０Ｐ１は、タスク管理内容保持領域４４にプロセッサＰ１上の並列処理を要求したタスクＰＴ−１の管理内容（要求内容、タスク番号その他の必要なデータ）を保持する。
【０１３２】
（６）並列処理手段４０Ｐ１は、優先度の低いタスクを実行している他のプロセッサＰ２〜Ｐｎへ割り込みをかける。ここでは、プロセッサＰｎへの割り込みがかけられたものとする。
【０１３３】
（７）並列処理手段４０Ｐ１は、相互排他手段４１Ｐ１に対して上記確保したロックの解除を要求する。
【０１３４】
（８）相互排他手段４１Ｐ１は、主記憶装置９２の排他制御領域４３のロックを解除する。
【０１３５】
（９）相互排他手段４１Ｐ１は、並列処理手段４０Ｐ１に対してロックの解除完了を通知する。
【０１３６】
（１０）並列処理手段４０Ｐ１は、タスクＰＴ−１に処理を戻す。
【０１３７】
（１１）プロセッサＰｎの並列処理手段４０Ｐｎは、相互排他手段４１Ｐｎに対して並列処理に用いる資源の確保のためのロック取得を要求する。
【０１３８】
（１２）相互排他手段４１Ｐｎは、主記憶装置９２の排他制御領域４３を用いてロックを取得する。
【０１３９】
（１３）相互排他手段４１Ｐｎは、並列処理手段４０Ｐｎに対してロックの取得完了を通知する。
【０１４０】
（１４）並列処理手段４０Ｐｎは、タスク管理内容保持領域４４内に格納されているタスク管理内容を取得する。
【０１４１】
（１５）並列処理手段４０Ｐｎは、タスク管理内容に基づいて新たなタスクを生成起動する。
【０１４２】
（１６）並列処理手段４０Ｐｎは、相互排他手段４１Ｐｎに対して上記確保したロックの解除を要求する。
【０１４３】
（１７）相互排他手段４１Ｐｎは、主記憶装置９２の排他制御領域４３のロックを解除する。
【０１４４】
（１８）相互排他手段４１Ｐｎは、並列処理手段４０Ｐｎに対してロックの解除完了を通知する。
【０１４５】
以上のタスク連携動作により、あるプロセッサＰ１〜Ｐｎで起動しているタスクＰＴ−１〜ＰＴ−ｎが、自身の処理単位を他のプロセッサに対して並列処理させることが可能となる。
【０１４６】
上記のように構成される並列処理システムにおける適用例としては、例えばマルチプロセッサの携帯端末において、アプリケーションを動作させる場合を説明する。
【０１４７】
ここで、アプリケーションが携帯端末上で映像（動画）と音声を同時に再生する機能を有し、そのうち音声出力処理を逐次タスクＡとして、映像出力処理を並列化タスクＢとして第１プロセッサ側１０のプロセッサＰ０上で動作させる場合を想定して、図１１を参照して説明する。
【０１４８】
並列化タスクＢは、上述した並列処理手段によって、第２プロセッサ側２０のプロセッサＰ１〜Ｐｎの何れかにタスクＣとして生成され起動される。
【０１４９】
生成されたタスクＣは、ＯＳサービス手段のファイルアクセス処理によって映像の画面出力を実行する。
【０１５０】
また、逐次タスクＡによる音声出力は、シングルタスクＯＳ３０のサービスによって音声の出力が実行される。
【０１５１】
音声と映像の同期を定期的に取る場合には、上述した代理手段７０によるシグナル通知動作によって逐次タスクＡとタスクＣ間のシグナル通知を行うことで同期をとる。
【０１５２】
また、タスクＣにおいて、映像に編集を加える処理を実行する場合には、その編集処理をタスク連携処理によって他のプロセッサ上にタスクＤとして生成起動する。
【０１５３】
タスクＣによる映像出力処理が終了した場合には、タスクＣからファイルアクセス動作によってシングルプロセッサ向けＯＳに終了通知を行う。
【０１５４】
本並列処理システムにおいては、並列処理手段４０Ｐ０〜４０Ｐｎ、ＯＳサービス手段５０Ｐ０〜５０Ｐｎ、制御処理中継手段６０及び代理手段７０については、モジュールとして実装することにより、シングルプロセッサ向けＯＳ３０及びプロセッサＰ０上で実行されるアプリケーションに改造を加えることなく、マルチプロセッサのシステム構成上で、シングルプロセッサ向けＯＳ３０及びアプリケーションをオーバヘッドなく動作させることができると共に、マルチプロセッサによる並列処理の恩恵を受けることが可能となる。
【０１５５】
次に、本発明を適用する第２例の並列処理システムについて、図１２以下を参照して説明する。図１２は、この第２例の形態による並列処理システムの構成を示すブロック図であり、図１と共通の構成要素については同じ符号を用いている。図１２に示す第２例では、第１例における並列処理手段４０Ｐ０〜４０Ｐｎを、それぞれ並列処理通信手段４００Ｐ０〜４００Ｐｎと制御代理手段５００Ｐ０〜５００Ｐｎとで構成した場合を示している。
【０１５６】
図１２に示すように、本例の並列処理システムにおいて、システムバス９１で接続される複数のプロセッサ（ＣＰＵ）Ｐ０〜Ｐｎ（ｎは１以上の整数）からなるマルチプロセッサを、論理的に第１プロセッサ側１００と第２プロセッサ側２００の二組に分けて構成している点については、第１例と同様である。
【０１５７】
この第２例においては、第１プロセッサ側１００のプロセッサＰ０及び第２プロセッサ２００のプロセッサ（ＣＰＵ）Ｐ０〜Ｐｎの各プロセッサ上で動作するシングルプロセッサ向けＯＳ３００Ｐ０〜３００Ｐｎを実装している。
【０１５８】
また、第１プロセッサ側１００のプロセッサＰ０及び第２プロセッサ側２００のプロセッサＰ１〜Ｐｎのそれぞれに、並列処理を行うための並列処理通信手段４００Ｐ０〜４００Ｐｎと制御代理手段５００Ｐ０〜５００Ｐｎを実装して構成される。また、システムバス９１には、各プロセッサＰ０〜Ｐｎが共有する共有メモリとしての主記憶装置９２及びディスク装置等の外部記憶装置９３が接続されている。
【０１５９】
また、第１プロセッサ側１００と第２プロセッサ側２００間で、制御信号やデータのやり取りを行うための制御処理中継手段６００が独自に設けられている。
【０１６０】
なお、この第２例では、第１例で示した第１プロセッサ側１００のシングルプロセッサ向けＯＳ３００Ｐ０が第２プロセッサ側２００で実行されるプロセスと通信するための代理手段７０については、第１例と全く同じ機能を実行するため、便宜上省略している。
【０１６１】
また、第１例では、第２プロセッサ側２０のプロセッサＰ１〜Ｐｎ上のタスクからのファイルアクセス要求に対してタスクのswitch（スイッチ）がなされることを説明したが、本例においても、第２プロセッサ側２００からのファイルアクセスが可能であり、ファイルアクセス要求を行なった第２プロセッサ側２００のプロセスＰＰ−１〜ＰＰｎは、第２プロセッサ側２００のシングルプロセッサ向けＯＳ３００Ｐ１〜３００Ｐｎによってプロセスのswitch（スイッチ）が行なわれる。
【０１６２】
上記各プロセッサＰ０〜Ｐｎに実装されるシングルプロセッサ向けＯＳ３００Ｐ０〜３００Ｐｎについては、リアルタイムＯＳのようなメモリ保護機能を実現する仮想記憶機構を持たないＯＳだけではなく、既存のＯＳであるＬｉｎｕｘやＷｉｎｄｏｗｓ(R)等といった仮想記憶機構を備えるＯＳも用いることが可能であり、各プロセッサＰ０〜Ｐｎの全て、もしくは一部においてメモリ保護機構の実現が可能である点で第１例と相違する。
【０１６３】
なお、シングルプロセッサ向けＯＳ３００Ｐ０〜３００Ｐｎは、全部が同じ種類のＯＳである必要はなく、互いに異なる種類のＯＳであってもよい。
【０１６４】
この例では、並列処理を行うための処理単位であるタスクが互いのプロセッサ間でメモリ保護されており、その意味で第１例のタスクと区別するためにプロセスと称することとする。
【０１６５】
本例による並列処理システムにおいては、第１プロセッサ側１００のシングルプロセッサ向けＯＳ３００Ｐ０上で動作するアアプリケーションの処理単位のうち、並列化を行えないプロセス（逐次プロセスＳＰ）を第１プロセッサ側１００のプロセッサＰ０で処理し、アプリケーション内で並列化を行えるタスクを第２プロセッサ側２００において新たなプロセスＰＰ−１〜ＰＰ−ｎとして生成し並列処理をさせる。
【０１６６】
並列処理通信手段４００Ｐ０及び並列処理通信手段４００Ｐ１〜４００Ｐｎは、プロセスとシングルプロセッサ向けＯＳＯＳ３００Ｐ０〜３００Ｐｎとの間で、プロセスの生成、起動、停止、終了、削除、及びその他のプロセスに関する制御情報の受け渡しを行う機能を有する。
【０１６７】
ここで、第１プロセッサ側１００と第２プロセッサ側２００間においては、制御処理中継手段６００を介してタスクの生成、起動、停止、終了、削除等に関する制御情報やデータをやり取りする。
【０１６８】
また、制御代理手段５００Ｐ０及び制御代理手段５００Ｐ１〜５００Ｐｎは、シングルプロセッサ向けＯＳＯＳ３００Ｐ０〜３００Ｐｎからプロセスへの処理要求を入手してプロセスを起動する機能を有する。
【０１６９】
制御処理中継手段６００は、第１プロセッサ側１０と第２プロセッサ側２０間で、制御信号やデータのやり取りを行うための手段であり、複数のプロセッサで並列処理される複数のプロセス間の制御に使用される。
【０１７０】
以下、上記のように構成される第２例の並列処理システムの動作について、図面を参照して詳しく説明する。
【０１７１】
ここでは、第１プロセッサ側１００のシングルプロセッサ向けＯＳ３００Ｐ０上でアプリケーションが動作し、そのアプリケーションの処理単位のうち、第１プロセッサ側１００のプロセッサＰ０で処理する処理単位を逐次プロセスＳＰとし、アプリケーション内で並列化を行えるプロセスであって、第２プロセッサ側２００に対してタスクＰＰ−１〜ＰＰ−ｎとして並列処理をさせる処理単位を並列化プロセスＰＰとする。
【０１７２】
この第２例の並列処理システムにおいては、あるプロセス（タスク）を起動した後に、呼び出し側のプロセス（タスク）である並列化プロセスＰＰが、起動したプロセスＰＰ−１〜ＰＰ−ｎの終了を待ち合わせる並列処理の同期起動と、呼び出し側のプロセス（タスク）である並列化プロセスＰＰが、起動したプロセスＰＰ−１〜ＰＰ−ｎの終了を待ち合わせなくとよい並列処理の非同期起動とが可能である。
【０１７３】
まず、プロセスの並列処理の同期起動の動作について、図１３を参照して説明する。
【０１７４】
ここでは、第１プロセッサ側１００の並列化プロセスＰＰが、第２プロセッサ側２００のプロセッサＰｋ（１≦ｋ≦ｎ）において、第２プロセッサ側２００で起動させる処理単位であるプロセスＰＰ−ｋとして予め生成されているものとする。
【０１７５】
（１）第２プロセッサ側２００のプロセッサＰｋ（１≦ｋ≦ｎ）上のプロセスＰＰ−ｋが、並列処理通信手段４００Ｐｋに対して、自プロセスに属する処理の情報を登録する。これにより、プロセスＰＰ−ｋは待機状態となっている。
【０１７６】
（２）並列処理通信手段４００Ｐｋは、シングルプロセッサ向けＯＳ３００Ｐｋ経由で主記憶装置９２（共有メモリ）上に必要なデータをアクセスする要求を行う。
【０１７７】
（３）これにより、プロセスＰＰ−ｋに属する処理の情報が主記憶装置９２（共有メモリ）に格納される。
【０１７８】
（４）プロセッサＰ０上のプロセスＰＰは、並列処理通信手段４００Ｐ０に対して同期的な処理を依頼する。その後、プロセスＰＰは待機状態となる。
【０１７９】
（５）依頼を受けた並列処理通信手段４００Ｐ０は、シングルプロセッサ向けＯＳ３００Ｐ０経由で主記憶装置９２（共有メモリ）上のデータに対するアクセス要求を行う。
【０１８０】
（６）シングルプロセッサ向けＯＳ３００Ｐ０により主記憶装置９２（共有メモリ）がアクセスされる。
【０１８１】
（７）並列処理通信手段４００Ｐ０は、主記憶装置９２（共有メモリ）からプロセスＰＰ−ｋに属する処理の情報を取得する。これにより、プロセスＰＰ−ｋを実行するプロセッサ番号とプロセス番号が取得される。
【０１８２】
（８）並列処理通信手段４００Ｐ０は、シングルプロセッサ向けＯＳ３００Ｐ０経由で主記憶装置９２（共有メモリ）から取得した情報に基づいて通信依頼を要求する。
【０１８３】
（９）シングルプロセッサ向けＯＳ３００Ｐ０により、通信に必要な情報が制御処理中継手段６００に設定される。
【０１８４】
（１０）これにより、制御処理中継手段６００からプロセッサＰｋのシングルプロセッサ向けＯＳ３００Ｐｋに対して処理要求が送信される。
【０１８５】
（１１）プロセッサＰｋの制御代理手段５００Ｐｋは、シングルプロセッサ向けＯＳ３００Ｐｋ経由で送信された処理要求を入手する。
【０１８６】
（１２）そして、制御代理手段５００Ｐｋは、入手した処理要求によりプロセスＰＰ−ｋを起動する。
【０１８７】
（１３）これにより、待機状態にあったプロセスＰＰ−ｋは処理を実行する。
【０１８８】
（１４）処理が終了後、プロセスＰＰ−ｋは、その旨の情報を並列処理通信手段４００Ｐｋに通知する。
【０１８９】
（１５）通知を受けた並列処理通信手段４００Ｐｋは、シングルプロセッサ向けＯＳ３００Ｐｋ経由で通知された情報に基づいて通信依頼を要求する。
【０１９０】
（１６）シングルプロセッサ向けＯＳ３００Ｐｋにより、通信に必要な情報が制御処理中継手段６００に設定される。
【０１９１】
（１７）これにより、制御処理中継手段６００からプロセッサＰ０のシングルプロセッサ向けＯＳ３００Ｐ０に対して処理要求が送信される。
【０１９２】
（１８）プロセッサＰ０の制御代理手段５００Ｐ０は、シングルプロセッサ向けＯＳ３００Ｐ０経由で送信された処理要求を入手する。
【０１９３】
（１９）そして、制御代理手段５００Ｐ０は、入手した処理要求によりプロセスＰＰを起動する。
【０１９４】
以上により、第１プロセッサ側１００のプロセッサＰ０上のプロセスＰＰと第２プロセッサ側２００のプロセッサＰＰ−ｋとの間での同期的な処理が実現される。
【０１９５】
次に、プロセスの並列処理の非同期起動の動作について、図１４を参照して説明する。
【０１９６】
ここでも、第１プロセッサ側１００の並列化プロセスＰＰが、第２プロセッサ側２００のプロセッサＰｋ（１≦ｋ≦ｎ）において、第２プロセッサ側２００で起動させる処理単位であるプロセスＰＰ−ｋとして予め生成されているものとする。
【０１９７】
（１）処理を行っていた第２プロセッサ側２００のプロセッサＰｋ（１≦ｋ≦ｎ）上のプロセスＰＰ−ｋが、並列処理通信手段４００Ｐｋに対して、自プロセスに属する処理の情報を登録する。これにより、プロセスＰＰ−ｋは待機状態となる。
【０１９８】
（２）並列処理通信手段４００Ｐｋは、シングルプロセッサ向けＯＳ３００Ｐｋ経由で主記憶装置９２（共有メモリ）上に必要なデータをアクセスする要求を行う。
【０１９９】
（３）これにより、プロセスＰＰ−ｋに属する処理の情報が主記憶装置９２（共有メモリ）に格納される。
【０２００】
（４）プロセッサＰ０上のプロセスＰＰは、並列処理通信手段４００Ｐ０に対して非同期的な処理を依頼する。この場合、プロセスＰＰは待機状態となることなくその後も処理を継続する。
【０２０１】
（５）依頼を受けた並列処理通信手段４００Ｐ０は、シングルプロセッサ向けＯＳ３００Ｐ０経由で主記憶装置９２（共有メモリ）上のデータに対するアクセス要求を行う。
【０２０２】
（６）シングルプロセッサ向けＯＳ３００Ｐ０により主記憶装置９２（共有メモリ）がアクセスされる。
【０２０３】
（７）並列処理通信手段４００Ｐ０は、主記憶装置９２（共有メモリ）からプロセスＰＰ−ｋに属する処理の情報を取得する。これにより、プロセスＰＰ−ｋを実行するプロセッサ番号とプロセス番号が取得される。
【０２０４】
（８）並列処理通信手段４００Ｐ０は、シングルプロセッサ向けＯＳ３００Ｐ０経由で主記憶装置９２（共有メモリ）から取得した情報に基づいて通信依頼を要求する。
【０２０５】
（９）シングルプロセッサ向けＯＳ３００Ｐ０により、通信に必要な情報が制御処理中継手段６００に設定される。
【０２０６】
（１０）これにより、制御処理中継手段６００からプロセッサＰｋのシングルプロセッサ向けＯＳ３００Ｐｋに対して処理要求が送信される。
【０２０７】
（１１）プロセッサＰｋの制御代理手段５００Ｐｋは、シングルプロセッサ向けＯＳ３００Ｐｋ経由で送信された処理要求を入手する。
【０２０８】
（１２）そして、制御代理手段５００Ｐｋは、入手した処理要求によりプロセスＰＰ−ｋを起動する。
【０２０９】
（１３）これにより、待機状態にあったプロセスＰＰ−ｋは処理を実行する。
【０２１０】
以上により、第１プロセッサ側１００のプロセッサＰ０上のプロセスＰＰと第２プロセッサ側２００のプロセッサＰＰ−ｋとの間での非同期的な処理が実現される。
【０２１１】
さらに、第２例の並列処理システムにおける制御処理中継手段６００による処理動作について、図１５及び図１６を参照して説明する。
【０２１２】
まず、制御処理中継手段６００の構成を図１５に示す。図示のように、制御処理中継手段６００は、各プロセッサＰ０〜Ｐｎに対応した割り込み制御装置６０１Ｐ０〜６０１Ｐｎと、各プロセッサＰ０〜Ｐｎに対応した通信領域６０２Ｐ０〜６０２Ｐｎとを備えて構成される。ここで、通信領域６０２Ｐ０〜６０２Ｐｎは、主記憶装置９２内に確保される。
【０２１３】
上記割り込み制御装置６０１Ｐ０〜６０１Ｐｎについては、図６に示した第１例の制御処理中継手段６０の構成と同様であり、割込指示部６０１ａ、割込状態保持部６０１ｂ、割込取消部６０１ｃにより構成される。
【０２１４】
また、通信領域６０２Ｐ０〜６０２Ｐｎについても、図６に示した第１例と基本的に同じ構成であり、図６の通信理由保持領域６２ａと通信データ保持領域６２ｂとを組み合わせた通信キュー６０２ａと、排他制御領域６０２ｃにより構成される。
【０２１５】
第１プロセッサ側１００の並列処理通信手段４００Ｐ０から第２プロセッサ側２０のプロセッサＰｎへの通信処理を例にとり、図１６を参照してその動作を説明する。
【０２１６】
（１）並列処理通信手段４００Ｐ０は、プロセッサＰ１用の通信領域６０２Ｐｎの排他制御領域６０２ｂにロックをかける。具体的には、排他制御領域６０２ｂに格納されるlock変数をロック状態とすることにより、当該プロセッサＰｎ用の通信領域６０２Ｐｎが他のプロセッサで使用されるのを排する。
【０２１７】
（２）並列処理通信手段４００Ｐ０は、通信理由情報と通信データ（要求内容を含む必要データ）を、通信領域６０２Ｐｎの通信キュー６０２ａに格納する。
【０２１８】
格納される通信理由情報としては、上述したようにプロセスの生成起動のための通信処理であれば、「プロセス起動」を示す情報（例えば、並列処理に対応して予め定められている数値等のデータ）が格納される。
【０２１９】
（３）（１）の時点で通信領域６０２Ｐｎの通信キュー６０２ａが空であった場合、並列処理通信手段４００Ｐ０は、自身の割込制御装置６０１Ｐ０の割込指示部６０１ａに対して、プロセッサＰｎへの割り込みを指示する。
【０２２０】
（４）プロセッサＰ０の並列処理通信手段４００Ｐ０は、プロセッサＰｎ用の通信領域６０２Ｐｎの排他制御領域６０２ｂをアンロック状態とする。（１）の時点で通信領域６０２Ｐｎの通信キュー６０２ａが空でない場合には、割り込みの必要がないので、ここで処理を終了する。
【０２２１】
（５）割込制御装置６０１Ｐ０の割込指示部６０１ａは、プロセッサＰｎに対応する割込制御装置６０１Ｐｎの割込状態保持部６０１ｂに、割り込みを示す情報をセットする。これにより、プロセッサＰｎが割り込み状態となる。
【０２２２】
（６）プロセッサＰｎのシングルプロセッサ向けＯＳ３００Ｐｎは、プロセッサＰｎ用の割込制御装置６０１Ｐｎの割込状態保持部６０１ｂの状態より、割り込みを受理する。
【０２２３】
（７）プロセッサＰｎのシングルプロセッサ向けＯＳ３００Ｐｎは、割込制御装置６０１Ｐｎの割込取消部６０１ｃによって自身の割込状態保持部６０１ｂの割り込み情報をクリアすることにより、自身の割り込み状態を解除する。
【０２２４】
（８）プロセッサＰｎのシングルプロセッサ向けＯＳ３００Ｐｎは、自身の制御代理手段５００Ｐｎを起動する。
【０２２５】
（９）プロセッサＰｎの制御代理手段５００Ｐｎは、自身の通信領域６０２Ｐｎの排他制御領域６０２ｂにロックをセットする。
【０２２６】
（１０）プロセッサＰｎの制御代理手段５００Ｐｎは、さらに、自身の通信領域６０２Ｐｎの通信キュー６０２ａから、通信理由情報と通信データをそれぞれ削除する。
【０２２７】
（１１）プロセッサＰｎの制御代理手段５００Ｐｎが、プロセッサＰｎ用の通信領域６０２Ｐｎの排他制御領域６０２ｂをアンロックとする。これにより、当該プロセッサＰｎ用の通信領域６０２Ｐｎが他のプロセッサから使用できるようになる。
【０２２８】
以上のように、制御処理中継手段６００を用いることにより、第１プロセッサ側１００と第２プロセッサ側２００間で、制御信号やデータのやり取りが実現される。
【０２２９】
次に、本発明を適用する第３例による並列処理システムについて、図１７以下を参照して説明する。図１７は、この第３例の並列処理システムの構成を示すブロック図であり、図１３と共通の構成要素については同じ符号を用いている。
【０２３０】
上記説明した第２例における同期的な処理では、プロセス相互において、一方のプロセスが他方のプロセスによって主記憶装置９２上のデータが更新されたかどうかのチェックを繰り返す必要があり、その繰り返しの分だけ余計な処理が発生していたが、本例では、そのような余計な処理を必要としない高性能なプロセス間の同期とデータ受け渡しを可能にするものである。
【０２３１】
図１７に示すように、第３例の並列処理システムにおいては、第２例と同様に、システムバス９１で接続される複数のプロセッサ（ＣＰＵ）Ｐ０〜Ｐｎ（ｎは１以上の整数）からなるマルチプロセッサを、論理的に第１プロセッサ側１００と第２プロセッサ側２００の二組に分けて構成し、第１プロセッサ側１００のプロセッサＰ０及び第２プロセッサ２００のプロセッサ（ＣＰＵ）Ｐ０〜Ｐｎの各プロセッサ上で動作するシングルプロセッサ向けＯＳ３００Ｐ０〜３００Ｐｎを実装している。
【０２３２】
この第３例では、第２例において、第１プロセッサ側１００のプロセッサＰ０及び第２プロセッサ側２００のプロセッサＰ１〜Ｐｎの並列処理を行うための並列処理通信手段４００Ｐ０〜４００Ｐｎと制御代理手段５００Ｐ０〜５００Ｐｎに加えて、第１プロセッサ側１００のプロセッサＰ０及び第２プロセッサ側２００のプロセッサＰ１〜Ｐｎ上で実行される各プロセス間での通信を実現するためのプロセス間通信手段１０００Ｐ０〜１０００Ｐｎを新たに備えた点を特徴としている。
【０２３３】
すなわち、本例では、これまでマルチプロセッサ向けＯＳに実装されていたプロセス間通信の機能を、マルチプロセッサ上でシングルプロセッサ向けＯＳ及びアプリケーションを動作させるシングルプロセッサ向けＯＳによる並列処理システム上で実現するものであり、ユーザレベルによるプロセス間通信機能の実装を可能にしている。
【０２３４】
なお、この例でも、第１例で示した第１プロセッサ側１００のシングルプロセッサ向けＯＳ３００Ｐ０が第２プロセッサ側２００で実行されるプロセスと通信するための代理手段７０については、第１例と全く同じ機能を実行するため、便宜上省略している。
【０２３５】
上記プロセス間通信手段１０００Ｐ０〜１０００Ｐｎ以外の構成要素に関する構成及び動作については、上述した第２例と全く同じであるので、以下では、プロセス間通信手段１０００Ｐ０〜１０００Ｐｎについてのみ説明することとする。
【０２３６】
上記プロセス間通信手段１０００Ｐ０〜１０００Ｐｎは、セマフォ（semaphore）やメッセージキュー等の方式を用いることにより、プロセッサＰ１〜Ｐｎ上で実行される各プロセス間での通信を実現するものである。
【０２３７】
ここでは、プロセス間通信手段１０００Ｐ０〜１０００Ｐｎがセマフォ方式を用いてプロセス間通信を行なう場合について説明する。
【０２３８】
図１８に示すように、第２プロセッサ側２００のプロセッサＰｍとプロセッサＰｎ上でそれぞれプロセスＰＰ−ｍとプロセスＰＰ−ｎが実行されている場合において、プロセスＰＰ−ｍとプロセスＰＰ−ｎがプロセス間通信手段１０００Ｐｍと１０００Ｐｎによるセマフォ方式を用いて通信を行う場合について説明する。
【０２３９】
セマフォ方式とは、複数のプロセスが同時実行されるマルチタスクＯＳにおいて、複数プロセス間で通信して同期をとるための方式であり、セマフォは一種の共有フラグ（カウンタ）で、同期をとるプロセス同士がこのカウンタに注目し、カウンタの変化に応じて処理を行なうようにすることで通信（同期）を実現する。
【０２４０】
まず、図１８において、プロセッサＰｍ上のプロセスＰＰ−ｍが主記憶装置９２のセマフォ情報領域（共有フラグ）をｕｐ又はｄｏｗｎする場合の動作を説明する。ここで、セマフォｕｐは、セマフォ情報領域のカウンタ値をインクリメントし、セマフォｄｏｗｎは、セマフォ情報領域のカウンタ値をデクリメントする。セマフォｄｏｗｎできない場合、当該プロセスはスリープして待ち状態となり、セマフォｕｐによってウェイクアップされる。
【０２４１】
（１）プロセッサＰｍ上のプロセスＰＰ−ｍがセマフォ（セマフォカウンタ）をｕｐ又はｄｏｗｎする場合、プロセス間通信手段１０００Ｐｍにその旨を要求する。
【０２４２】
（２）要求を受けたプロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているセマフォ番号で区別される共有フラグとしてのセマフォ情報領域＃Ｎ（このセマフォ情報領域は、システムによって予め決定される数だけ確保される）にアクセスすることにより、セマフォをｕｐ又はｄｏｗｎできることが判明する。
【０２４３】
次に、図１９において、プロセッサＰｍ上のプロセスＰＰ−ｍがセマフォ（セマフォフラグ）をｄｏｗｎする場合の動作を説明する。
【０２４４】
（１）プロセッサＰｍ上のプロセスＰＰ−ｍがセマフォ（セマフォフラグ）をｄｏｗｎしようとプロセス間通信手段１０００Ｐｍに要求する。
【０２４５】
（２）要求を受けたプロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているセマフォ情報領域＃Ｎにアクセスする。ここでは、セマフォ情報領域＃Ｎには、セマフォのカウンタ値として初期値「０」が設定されており、ｄｏｗｎしようとしてもｄｏｗｎできないように予め定められている。よって、セマフォをｄｏｗｎできないことが判明する。
【０２４６】
（３）プロセス間通信手段１０００Ｐｍは、シングルプロセッサ向けＯＳ３００Ｐｍに対しシステムコールを用いて上記プロセスＰＰ−ｍをスリープさせるように要求する。
【０２４７】
（４）シングルプロセッサ向けＯＳ３００Ｐｍはシステムコールを用いてプロセスＰＰ−ｍをスリープさせ、ランキューから外す。
【０２４８】
すなわち、上記の場合、プロセスＰＰ−ｍはセマフォをｄｏｗｎできないのでスリープする。
【０２４９】
さらに、図２０において、上記のようにプロセスＰＰ−ｍがスリープした状態で、同じプロセッサＰｍ上のプロセスＰＰ−ｍ１がセマフォをｕｐする場合の動作を説明する。
【０２５０】
（１）プロセスＰＰ−ｍ１がセマフォのｕｐをプロセス間通信手段１０００Ｐｍに要求する。
【０２５１】
（２）プロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているセマフォ情報領域＃Ｎにアクセスすることにより、セマフォ待ちのプロセスＰＰ−ｍが存在することが判明する。
【０２５２】
（３）さらに、プロセス間通信手段１０００Ｐｍは、制御処理中継手段６００に対してメッセージ（制御メッセージ）を送信することで、プロセスＰＰ−ｍのウェイクアップを要求する。
【０２５３】
（４）制御代理手段５００Ｐｍが、制御処理中継手段６００からメッセージを受信する。この制御処理中継手段６００によるメッセージの中継は、図１５、図１６で説明した動作に基づいて行われる。
【０２５４】
（５）制御代理手段５００Ｐｍは、メッセージからセマフォ待ちのプロセスのウェイクアップ要求であると判断し、シングルプロセッサ向けＯＳ３００Ｐｍに対しシステムコールを用いて待ち状態の上記プロセスＰＰ−ｍをウェイクアップさせるよう要求する。
【０２５５】
（６）シングルプロセッサ向けＯＳ３００Ｐｍは、システムコールを用いて要求されたプロセスＰＰ−ｍをウェイクアップし、ランキューへつなぐ。この場合、ウェイクアップされたプロセスＰＰ−ｍは再度セマフォをｄｏｗｎしようと試みる。
【０２５６】
なお、上記処理（３）、（４）における制御処理中継手段６００による制御メッセージの中継を利用することなく、シングルプロセッサ向けＯＳ３００Ｐｍの通信機能を用いて、プロセス間通信手段１０００Ｐｍから制御代理手段５００Ｐｍに対して直接プロセスＰＰ−ｍのウェイクアップを要求するようにすれば、処理（３）、（４）が簡略されて高速化が可能である。
【０２５７】
図２１において、上記のようにプロセッサＰｍ上のプロセスＰＰ−ｍがスリープした状態で、他のプロセッサＰｎ上のプロセスＰＰ−ｎがセマフォをｕｐする場合の動作を説明する。
【０２５８】
（１）プロセッサＰｎ上のプロセスＰＰ−ｎがセマフォのｕｐを自プロセッサＰｎのプロセス間通信手段１０００Ｐｎに要求する。
【０２５９】
（２）プロセス間通信手段１０００Ｐｎは、主記憶装置９２に確保されているセマフォ情報領域＃Ｎにアクセスすることにより、セマフォ待ちのプロセスＰＰ−ｍが存在することが判明する。
【０２６０】
（３）さらに、プロセス間通信手段１０００Ｐｎは、制御処理中継手段６００に対してメッセージ（制御メッセージ）を送信することで、プロセスＰＰ−ｍのウェイクアップを要求する。
【０２６１】
（４）次いで、プロセッサＰｍの制御代理手段５００Ｐｍが、制御処理中継手段６００からメッセージを受信する。この制御処理中継手段６００によるメッセージの中継は、図１５、図１６で説明した動作に基づいて行われる。
【０２６２】
（５）制御代理手段５００Ｐｍは、メッセージからセマフォ待ちのプロセスのウェイクアップ要求であると判断し、シングルプロセッサ向けＯＳ３００Ｐｍに対しシステムコールを用いて待ち状態の上記プロセスＰＰ−ｍをウェイクアップさせるよう要求する。
【０２６３】
（６）シングルプロセッサ向けＯＳ３００Ｐｍは、システムコールを用いて要求されたプロセスＰＰ−ｍをウェイクアップし、ランキューへつなぐ。この場合、ウェイクアップされたプロセスＰＰ−ｍは再度セマフォをｄｏｗｎしようと試みる。
【０２６４】
次に、図２２に示すように、第２プロセッサ側２００のプロセッサＰｍとプロセッサＰｎ上でそれぞれプロセスＰＰ−ｍとプロセスＰＰ−ｎが実行されている場合において、プロセスＰＰ−ｍとプロセスＰＰ−ｎがプロセス間通信手段１０００Ｐｍと１０００Ｐｎによるメッセージキュー方式を用いて通信を行う場合について説明する。
【０２６５】
メッセージキュー方式とは、複数のプロセス間で通信を行なう方法であって、名前の通り「キュー」を作成して、そこに情報としてのメッセージ（プロセス相互でやり取りされる処理データ）を格納していく方式である。メッセージキュー方式では、受け取り側のプロセスはそのメッセージを任意の順番で受け取ることができる。また、メッセージを何れかのプロセスが受け取るとそのメッセージはキューから消える。
【０２６６】
図２２において、プロセッサＰｍ上のプロセスＰＰ−ｍがメッセージキュー方式によってメッセージを受信する場合の動作を説明する。ここでは、取得すべきメッセージが主記憶装置９２に確保されているキュー番号で区別されるキュー情報領域＃Ｎ（このキュー情報領域は、システムによって予め決定される数だけ確保される）に存在する場合である。
【０２６７】
（１）プロセッサＰｍ上のプロセスＰＰ−ｍがメッセージの受信をするためにプロセス間通信手段１０００Ｐｍにその旨を要求する。
【０２６８】
（２）要求を受けたプロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているキュー情報領域＃Ｎをアクセスし、メッセージを受信する。
【０２６９】
（３）そして、プロセス間通信手段１０００Ｐｍは、受信したメッセージを要求元のプロセスＰＰ−ｍにコピーする。この時点で当該メッセージは主記憶装置９２に確保されているキュー情報領域＃Ｎから消去される。
【０２７０】
次に、図２３において、プロセッサＰｍ上のプロセスＰＰ−ｍがメッセージキュー方式によってメッセージを受信する場合の第２の動作を説明する。ここでは、取得すべきメッセージが主記憶装置９２に確保されているキュー情報領域＃Ｎに存在しない場合である。
【０２７１】
（１）プロセッサＰｍ上のプロセスＰＰ−ｍがメッセージの受信をするためにプロセス間通信手段１０００Ｐｍにその旨を要求する。
【０２７２】
（２）要求を受けたプロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているキュー情報領域＃Ｎにアクセスする。この場合、取得すべきメッセージがに確保されているキュー情報領域＃Ｎに存在せず、メッセージを受信できないことが判明する。
【０２７３】
（３）プロセス間通信手段１０００Ｐｍは、シングルプロセッサ向けＯＳ３００Ｐｍに対しシステムコールを用いて上記プロセスＰＰ−ｍをスリープさせるように要求する。
【０２７４】
（４）シングルプロセッサ向けＯＳ３００Ｐｍはシステムコールを用いてプロセスＰＰ−ｍをスリープさせ、ランキューから外す。
【０２７５】
すなわち、上記の場合、プロセスＰＰ−ｍはメッセージを受信できないのでスリープする。
【０２７６】
図２４において、プロセッサＰｍ上のプロセスＰＰ−ｍがメッセージキュー方式によってメッセージを送信する場合の動作を説明する。ここでは、送信しようとするメッセージ待ちのプロセスが存在せず、主記憶装置９２に確保されているキュー情報領域＃Ｎへのメッセージの送信のみを行なう場合である。
【０２７７】
（１）プロセッサＰｍ上のプロセスＰＰ−ｍがメッセージの送信するためにプロセス間通信手段１０００Ｐｍにその旨を要求する。
【０２７８】
（２）要求を受けたプロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているキュー情報領域＃Ｎにアクセスし、プロセスＰＰ−ｍからのメッセージを格納する。
【０２７９】
さらに、図２５において、プロセッサＰｍ上のプロセスがメッセージキュー方式によってメッセージを送信する場合の動作を説明する。ここでは、送信しようとするメッセージ待ちのプロセスが存在する場合である。すなわち、図２３の例のように、プロセスＰＰ−ｍがメッセージを受信できずにスリープしている状態でプロセスＰＰ−ｍ１からメッセージが送信される場合である。
【０２８０】
（１）プロセスＰＰ−ｍ１がメッセージの送信をプロセス間通信手段１０００Ｐｍに要求する。
【０２８１】
（２）プロセス間通信手段１０００Ｐｍは、主記憶装置９２に確保されているキュー情報領域＃Ｎにアクセスし、プロセスＰＰ−ｍ１からのメッセージを格納する。ここで、メッセージ待ちのプロセスＰＰ−ｍが存在することが判明する。
【０２８２】
（３）さらに、プロセス間通信手段１０００Ｐｍは、制御処理中継手段６００に対して制御メッセージを送信することで、プロセスＰＰ−ｍのウェイクアップを要求する。
【０２８３】
（４）制御代理手段５００Ｐｍが、制御処理中継手段６００から制御メッセージを受信する。
【０２８４】
（５）制御代理手段５００Ｐｍは、制御メッセージからメッセージ待ちのプロセスのウェイクアップ要求であると判断し、シングルプロセッサ向けＯＳ３００Ｐｍに対しシステムコールを用いて待ち状態の上記プロセスＰＰ−ｍをウェイクアップさせるよう要求する。
【０２８５】
（６）シングルプロセッサ向けＯＳ３００Ｐｍは、システムコールを用いて要求されたプロセスＰＰ−ｍをウェイクアップし、ランキューへつなぐ。
【０２８６】
この場合、ウェイクアップされたプロセスＰＰ−ｍは再度メッセージの受信を試みる。これにより、プロセスＰＰ−ｍ１からのメッセージがプロセスＰＰ−ｍで受信される。
【０２８７】
なお、上記処理（３）、（４）における制御処理中継手段６００による制御メッセージの中継を利用することなく、シングルプロセッサ向けＯＳ３００Ｐｍの通信機能を用いて、プロセス間通信手段１０００Ｐｍから制御代理手段５００Ｐｍに対して直接プロセスＰＰ−ｍのウェイクアップを要求するようにすれば、処理（３）、（４）が簡略されて高速化が可能である。
【０２８８】
図２６において、図２３に示すようにプロセッサＰｍ上のプロセスＰＰ−ｍがスリープしてメッセージ待ちの状態で、他のプロセッサＰｎ上のプロセスＰＰ−ｎがメッセージを送信する場合の動作を説明する。
【０２８９】
（１）プロセッサＰｎ上のプロセスＰＰ−ｎがメッセージの送信を自プロセッサＰｎのプロセス間通信手段１０００Ｐｎに要求する。
【０２９０】
（２）プロセス間通信手段１０００Ｐｎは、主記憶装置９２に確保されているキュー情報領域＃Ｎにアクセスし、プロセスＰＰ−ｎからのメッセージを格納する。ここで、メッセージ待ちのプロセスＰＰ−ｍが存在することが判明する。
【０２９１】
（３）さらに、プロセス間通信手段１０００Ｐｎは、制御処理中継手段６００に対して制御メッセージを送信することで、プロセスＰＰ−ｍのウェイクアップを要求する。
【０２９２】
（４）次いで、プロセッサＰｍの制御代理手段５００Ｐｍが、制御処理中継手段６００から制御メッセージを受信する。
【０２９３】
（５）制御代理手段５００Ｐｍは、制御メッセージからメッセージ待ちのプロセスのウェイクアップ要求であると判断し、シングルプロセッサ向けＯＳ３００Ｐｍに対しシステムコールを用いて待ち状態の上記プロセスＰＰ−ｍをウェイクアップさせるよう要求する。
【０２９４】
（６）シングルプロセッサ向けＯＳ３００Ｐｍは、システムコールを用いて要求されたプロセスＰＰ−ｍをウェイクアップし、ランキューへつなぐ。
【０２９５】
この場合、ウェイクアップされたプロセスＰＰ−ｍは再度メッセージの受信を試みる。これにより、プロセスＰＰ−ｎからのメッセージがプロセスＰＰ−ｍで受信され、異なるプロセッサ相互でプロセス間の通信が実行される。
【０２９６】
本例の並列処理システムによれば、上記のようにプロセス間通信手段１０００Ｐ０〜Ｐｎによって、セマフォ方式又はメッセージキュー方式を用いた同一プロセッサ内又は異なるプロセッサ間のプロセス通信（同期又はメッセージの送受）を行うことにより、プロセス切り替えなどのプロセス制御やデータのやり取りを行うことが可能となる。
【０２９７】
シングルプロセッサ向けＯＳによるプロセス間通信は、同一プロセッサ内のプロセス間に限られ、異なるプロセッサ間でのプロセス通信は処理の重いネットワーク等を利用して行う必要があったが、ネットワーク通信に比べて処理の高速な制御処理中継手段６００とプロセス間通信手段１０００Ｐ０〜Ｐｎによるセマフォ方式又はメッセージキュー方式を用いることで、シングルプロセッサ向けＯＳを実装するマルチプロセッサシステムにおいても、処理の早いプロセス間通信が実現できる。
【０２９８】
同一プロセッサ内のプロセス間通信に関しては、シングルプロセッサ向けＯＳによるプロセスのスリープからウェイクアップに要する処理性能とほぼ同等の性能が得られる。
【０２９９】
また、マルチプロセッサ向けＯＳと異なり、プロセッサ毎に異なるシングルプロセッサ向けＯＳを実装していてもプロセッサ相互でのプロセス間通信が可能となる利点がある。
【０３００】
次に、上記プロセス間通信手段１０００Ｐ０〜１０００Ｐｎによるセマフォ方式及びメッセージキュー方式を用いたプロセス間通信の具体例について、図２７を参照して説明する。
【０３０１】
図２７において、プロセッサＰ０上でプロセスＰＰ−０が、プロセッサＰｊ上でプロセスＰＰ−ｊが、プロセッサＰｋ上でプロセスＰＰ−ｋがそれぞれ実行されている。ここでは、プロセスＰＰ−０がブラウザ、プロセスＰＰ−ｊがｊａｖａアプレット、プロセスＰＰ−ｋがＭＰＥＧ４アプリケーションとして動作し、図２８に示すように、プロセスＰＰ−０によるブラウザ１１００に埋め込まれたウィンドウ内で、プロセスＰＰ−ｊによるｊａｖａアプレットのコンテンツ１２００と、プロセスＰＰ−ｋによるＭＰＥＧ４映像コンテンツ１３００とが同期して表示される。
【０３０２】
この例では、第１プロセッサ側１００のシングルプロセッサ向けＯＳ３００Ｐ０上で動作するアアプリケーションの処理単位のうち、プロセスＰＰ−０をプロセッサＰ０上で動作させ、アプリケーション内で並列化を行えるプロセスであるプロセスＰＰ−ｊとプロセスＰＰ−ｋを第２プロセッサ側２００のプロセッサＰｊとプロセッサＰｋにおいて並列処理する場合である。
【０３０３】
図２７において、ｊａｖａアプレット（プロセスＰＰ−ｊ）とＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）は起動されると、共にブラウザ（プロセスＰＰ−０）からのｊａｖａアプリデータ及びＭＰＥＧ４映像データの受信を待つ（ステップＳ１０１、Ｓ２０１）。
【０３０４】
ここで、プロセッサＰ０のプロセスＰＰ−０からプロセス間通信手段１０００Ｐ０によるメッセージ送信を利用して、ｊａｖａアプリデータ及びＭＰＥＧ４映像データがメッセージとして送信され、ｊａｖａアプレット（プロセスＰＰ−ｊ）及びＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）で受信される。
【０３０５】
これにより、ｊａｖａアプレット（プロセスＰＰ−ｊ）による動作が開始され（ステップＳ１０２）、ＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）によるデコード処理が開始される（ステップＳ２０２）。
【０３０６】
この例では、ｊａｖａアプレット（プロセスＰＰ−ｊ）による動作の方がＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）によるデコード処理より早く終了することが予め分かっており、ｊａｖａアプレット（プロセスＰＰ−ｊ）は動作終了後に、ＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）の処理完了を待つように、セマフォのカウンタの初期値を「０」に設定し、早く終了したｊａｖａアプレット（プロセスＰＰ−ｊ）がセマフォｄｏｗｎできないようになっている。また、ＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）は処理終了後にセマフォｕｐするように定義されている。
【０３０７】
ｊａｖａアプレット（プロセスＰＰ−ｊ）は、セマフォｄｏｗｎしようとするが（ステップＳ１０３）、カウンタの初期値が「０」であるためにｄｏｗｎできずにスリープされ、セマフォ待ちの状態となる。
【０３０８】
ＭＰＥＧ４アプリケーション（プロセスＰＰ−ｋ）が処理が終了すると（ステップＳ２０３）、セマフォｕｐを要求する（ステップＳ２０４）。これにより、セマフォ待ちのｊａｖａアプレット（プロセスＰＰ−ｊ）がウェイクアップされ、セマフォｄｏｗｎが可能となる。
【０３０９】
以上の動作を、フレーム毎に繰り返すことにより、プロセスＰＰ−０によるブラウザ１１００に埋め込まれたウィンドウ内で、プロセスＰＰ−ｊによるｊａｖａアプレットのコンテンツ１２００と、プロセスＰＰ−ｋによるＭＰＥＧ４映像コンテンツ１３００とが同期して表示される。
【０３１０】
次に、本発明の第４例の並列処理システムについて、図２９以下を参照して説明する。図２９は、この第４例の並列処理システムの構成を示すブロック図であり、図１３と共通の構成要素については同じ符号を用いている。
【０３１１】
図２９に示すように、第４例の並列処理システムにおいては、システムバス９１で接続される複数のプロセッサ（ＣＰＵ）Ｐ１〜Ｐｎ（ｎは２以上の整数）からなるマルチプロセッサを構成しており、プロセッサＰ１〜Ｐｎの各プロセッサ上で動作するシングルプロセッサ向けＯＳ３００Ｐ１〜３００Ｐｎを実装している。
【０３１２】
すなわち、マルチプロセッサを、論理的に第１プロセッサ側と第２プロセッサ側の二組に分ける構成をとっていない点が、第１例から第３例と相違する。
【０３１３】
この第４例では、上記第３例と同様に、プロセッサＰ１〜Ｐｎの並列処理を行うための並列処理通信手段４００Ｐ１〜４００Ｐｎと制御代理手段５００Ｐ１〜５００Ｐｎに加えて、プロセッサＰ１〜Ｐｎ上で実行される各プロセス間での通信を実現するためのプロセス間通信手段１０００Ｐ１〜１０００Ｐｎを備えている。
【０３１４】
一方、第１例のようなＯＳサービス手段５０Ｐ１〜５０Ｐｎや、第１例から第３例のような並列処理通信手段４００Ｐ１〜４００Ｐｎを備えることなく、各プロセッサＰ１〜Ｐｎ上のプロセス制御が可能である。また、各プロセッサＰ１〜Ｐｎ上のシングルプロセッサ向けＯＳ３００Ｐ１〜３００Ｐｎについては、同じＯＳである必要はなく互いに異なっていてもよい。
【０３１５】
すなわち、本例でも、これまでマルチプロセッサ向けＯＳに実装されていたプロセス間通信の機能を、マルチプロセッサ上でシングルプロセッサ向けＯＳ及びアプリケーションを動作させるシングルプロセッサ向けＯＳによる並列処理システム上で実現するものであり、ユーザレベルによるプロセス間通信機能の実装を可能にしている。
【０３１６】
この各プロセッサＰ１〜プロセッサＰｎ内における各プロセスの実行については、他のプロセッサとの排他制御を必要とすることなく行われる。
【０３１７】
個々のプロセッサＰ１〜プロセッサＰｎ内におけるプロセス間通信及びプロセッサ相互におけるプロセス間通信については、第３例で説明したように、プロセス間通信手段１０００Ｐ１〜１０００Ｐｎによるセマフォ方式及びメッセージキュー方式を用いて行われ、プロセス相互の同期処理及びデータの受け渡しが実行される。
【０３１８】
上記並列処理システムに適用される本発明の電源管理システムについて図３０を参照して説明する。ここでは、第３例として示した並列処理システムに対して本発明の電源管理システムを適用した第１の実施の形態について説明する。
【０３１９】
第１の実施の形態による電源管理システムは、図１７に示した並列処理システムのプロセッサＰ０に、主電源管理手段２０００ｍを備え、プロセッサＰ１〜Ｐｎに、それぞれ副電源管理手段２０００ｓを備えて構成されている。さらに、各プロセッサＰ０〜Ｐｎの電源のＯＮ、ＯＦＦを行うための電源管理デバイス３０００Ａと、シングルプロセッサ向けＯＳ３００Ｐ０〜Ｐｎから割り込み制御をするための割り込みデバイス３０００Ｂが備えられる。この電源管理デバイス３０００Ａと割り込みデバイス３０００Ｂは、シングルプロセッサ向けＯＳに備えられるドライバによって制御可能なデバイスである。
【０３２０】
主電源管理手段２０００ｍは、並列処理システムを構成する各プロセッサの電源管理に関し、他のプロセッサＰ１〜Ｐｎの電源状態をソフトウェア的に管理する機能と、電源状態の変更要求を行う機能の２つの機能を有する。
【０３２１】
主電源管理手段２０００ｍの電源の管理機能では、他のプロセッサＰ１〜Ｐｎについて起動、停止、起動途上（起動開始から起動状態が安定するまでの状態）、停止途上（停止開始から停止状態が安定するまでの状態）の４つの状態の何れの状態にあるかを管理する。起動時に主電源管理手段２０００ｍは、何れのプロセッサＰ１〜Ｐｎが起動しており、副電源管理手段が動作しているかをチェックする。
【０３２２】
主電源管理手段２０００ｍの電源状態の変更要求では、他のプロセッサＰ１〜Ｐｎの一部又は全てについてのｂｏｏｔ要求（電源をオンにしてシステムを起動するための処理）やｈａｌｔ要求（システムを停止し、電源を切れる状態に遷移するための処理）、全てのプロセッサのｈａｌｔ要求を行なう。
【０３２３】
副電源管理手段２０００ｓは、自身のプロセッセのｈａｌｔ処理を行なう機能、起動時に主電源管理手段２０００ｍに対して起動メッセージを送信する機能、他のプロセッサのｂｏｏｔ又はｈａｌｔを主電源管理手段２０００ｍに要求する機能を有する。以下では、システムを停止し電源を切れる状態に遷移するための処理としてのｈａｌｔ処理について説明するが、ｈａｌｔ処理以外にシャットダウン処理やサスペンド処理を行う場合においても同様に適用することができる。
【０３２４】
まず、プロセッサＰ０上のプロセスが他のプロセッサＰｎをｂｏｏｔする場合の動作について図３１を参照して説明する。
【０３２５】
（１）プロセッサＰ０上のプロセスが主電源管理手段２０００ｍに対してプロセッサＰｎのｂｏｏｔ要求を行う。このｂｏｏｔ要求においては、ｂｏｏｔの対象となるプロセッサであるプロセッサＰｎを指定する。
【０３２６】
（２）起動時の状態確認において、プロセッサＰｎが停止状態であれば、主電源管理手段２０００ｍは、シングルプロセッサ向けＯＳ３００Ｐ０を経由してＯＳの電源管理デバイス３０００Ａをアクセスすることにより、プロセッサＰｎの電源をＯＮする。そして、プロセッサＰｎの状態を起動途上状態に変更する。
【０３２７】
（３）プロセッサＰｎの電源がＯＮされると、そのシングルプロセッサ向けＯＳ３００Ｐｎが起動し、副電源管理手段２０００ｓも起動する。
【０３２８】
（４）次いで、プロセッサＰｎの副電源管理手段２０００ｓが、自身のプロセス間通信手段１０００Ｐｎに対してｂｏｏｔした旨を表すｂｏｏｔ完了メッセージを送信する。
【０３２９】
（５）プロセッサＰｎ上のプロセス間通信手段１０００Ｐｎは、制御処理中継手段６００を経由して、プロセッサＰ０上のプロセス間通信手段１０００Ｐ０へ上記ｂｏｏｔ完了メッセージを中継する。
【０３３０】
（６）プロセッサＰ０の主電源管理手段２０００ｍは、プロセス間通信手段１０００Ｐ０からｂｏｏｔ完了メッセージを受理することにより、プロセッサＰｎの状態を起動状態に変更する。
【０３３１】
なお、プロセッサＰｎが停止状態ではなく、停止途上状態の場合、処理（６）で停止状態に遷移するまで処理を待ち、停止状態となった時点で処理（２）から処理を再実行する。
【０３３２】
また、処理（６）の後に、ｂｏｏｔ要求を行ったプロセッサＰ０のプロセスに対して、ｂｏｏｔが完了した旨の通知を行うことも可能である。例えば、上記の例において、プロセッサＰｎのｂｏｏｔが完了するまで、プロセッサＰ０のプロセスによる処理が待ち状態となるような場合には、ｂｏｏｔが完了した旨の通知を行うことでプロセッサＰ０のプロセスによる処理を再開することができる。
【０３３３】
また、プロセッサＰｎが起動状態又は起動途上状態である場合には、ｂｏｏｔ要求を無視する。
【０３３４】
以上により、プロセッサＰ０上のプロセスがプロセッサＰｎをｂｏｏｔする処理が終了する。
【０３３５】
次に、プロセッサＰ０上のプロセスが他のプロセッサＰｎをｈａｌｔする場合の動作について図３２を参照して説明する。
【０３３６】
（１）プロセッサＰ０上のプロセスが主電源管理手段２０００ｍに対してプロセッサＰｎのｈａｌｔ処理を要求する。
【０３３７】
（２）起動時の状態確認において、プロセッサＰｎが起動状態であれば、主電源管理手段２０００ｍは、プロセス間通信手段１０００Ｐ０へｈａｌｔ要求メッセージを送信する。また、プロセッサＰｎの状態を停止途上状態に変更する。
【０３３８】
（３）プロセッサＰ０のプロセス間通信手段１０００Ｐ０は、制御処理中継手段６００を経由して、プロセッサＰｎ上のプロセス間通信手段１０００Ｐｎへ上記ｈａｌｔ要求メッセージを中継する。
【０３３９】
（４）プロセッサＰｎの副電源管理手段２０００ｓは、プロセス間通信手段１０００Ｐｎから上記ｈａｌｔ要求メッセージを受理する。
【０３４０】
（５）次いで、プロセッサＰｎ上の副電源管理手段２０００ｓは、ｈａｌｔ要求と判断し、ｈａｌｔ処理をシングルプロセッサ向けＯＳ３００Ｐｎへ通知する。
【０３４１】
（６）通知を受けたシングルプロセッサ向けＯＳ３００Ｐｎは、ｈａｌｔ処理の完了後に、ＯＳの割り込みデバイス３０００Ｂによる割り込みを使用してプロセッサＰ０へ処理の完了を通知する。
【０３４２】
（７）プロセッサＰ０上のシングルプロセッサ向けＯＳ３００Ｐ０の電源管理デバイス３０００Ａ用のデバイスドライバが当該割り込みを受理し、主電源管理手段２０００ｍへ通知する。
【０３４３】
（８）通知を受けた主電源管理手段２０００ｍは、シングルプロセッサ向けＯＳ３００Ｐ０の電源管理デバイス３０００Ａを経由してプロセッサＰｎの電源をＯＦＦし、プロセッサＰｎの状態を停止状態に変更する。
【０３４４】
ここで、ｈａｌｔ要求時にプロセッサＰｎが起動状態ではなく、起動途上状態の場合、処理（８）で起動状態に遷移するまで処理を待ち、起動状態となった時点で処理（２）から処理を再実行する。
【０３４５】
また、プロセッサＰｎが停止状態又は停止途上状態である場合には、ｈａｌｔ要求を無視する。
【０３４６】
以上により、プロセッサＰ０上のプロセスがプロセッサＰｎをｈａｌｔする処理が終了する。
【０３４７】
以上の説明では、プロセッサＰ０のプロセスから他の一のプロセッサＰｎのｂｏｏｔ処理とｈａｌｔ処理を行う場合について説明したが、全ての他のプロセッサＰ１〜Ｐｎまたは一部（複数）の他のプロセッサのｂｏｏｔ要求又はｈａｌｔ要求に基づいて上記ｂｏｏｔ処理及びｈａｌｔ処理を各プロセッサ毎に並列に実行することが可能である。
【０３４８】
なお、上記説明において、プロセッサＰ０のプロセスからプロセッサＰｎのｂｏｏｔ要求及びｈａｌｔ要求を行う場合を説明したが、他のプロセッサ上のプロセスからｂｏｏｔ要求及びｈａｌｔ要求をプロセッサＰ０の主電源管理手段２０００ｍに対して送信することも可能である。この場合のｂｏｏｔ要求及びｈａｌｔ要求の送信は、プロセス間通信手段１０００Ｐ１〜１０００Ｐｎによって行う。
【０３４９】
また、処理（８）の後に、ｈａｌｔ要求を行ったプロセッサＰ０のプロセスに対して、ｈａｌｔが完了した旨の通知を行うことも可能である。例えば、上記の例において、プロセッサＰｎのｈａｌｔが完了するまで、プロセッサＰ０のプロセスによる処理が待ち状態となるような場合には、ｈａｌｔが完了した旨の通知を行うことでプロセッサＰ０のプロセスによる処理を再開することができる。
【０３５０】
以下、第１のプロセッサＰ０を含む全てのプロセッサＰ０〜Ｐｎのｈａｌｔを行う場合の動作について図３３を参照して説明する。
【０３５１】
（１）プロセッサＰ０上のプロセスが主電源管理手段２０００ｍに対して全てのプロセッサのｈａｌｔを要求する。
【０３５２】
（２）起動時の状態確認において、起動状態のプロセッサがあれば、主電源管理手段２０００ｍは、プロセス間通信手段１０００Ｐ０へ当該起動状態のプロセッサ（対象のプロセッサ）のｈａｌｔ要求メッセージを送信する。また、当該プロセッサの状態を停止途上状態に変更する。
【０３５３】
（３）プロセッサＰ０の主電源管理手段２０００ｍは、シングルプロセッサ向けＯＳ３００Ｐ０へｈａｌｔ処理を依頼し、対象のプロセッサのｈａｌｔ完了を待つ。
【０３５４】
（４）プロセッサＰ０のプロセス間通信手段１０００Ｐ０は、制御処理中継手段６００を経由して、対象のプロセッサ上のプロセス間通信手段へ上記ｈａｌｔ要求メッセージを中継する。
【０３５５】
（５）対象のプロセッサの副電源管理手段２０００ｓは、プロセス間通信手段から上記ｈａｌｔ要求メッセージを受理する。
【０３５６】
（６）次いで、対象のプロセッサ上の副電源管理手段２０００ｓは、ｈａｌｔ要求と判断し、ｈａｌｔ処理をシングルプロセッサ向けＯＳへ通知する。
【０３５７】
（７）通知を受けたシングルプロセッサ向けＯＳは、ｈａｌｔ処理の完了後に、ＯＳの割り込みデバイス３０００Ｂによる割り込みを使用してプロセッサＰ０へ処理の完了を通知する。
【０３５８】
（８）プロセッサＰ０上のシングルプロセッサ向けＯＳ３００Ｐ０の電源管理デバイス３０００Ａ用のデバイスドライバが当該割り込みを受理し、割り込み元のプロセッサのｈａｌｔ処理の完了を認識する。
【０３５９】
（９）そして、シングルプロセッサ向けＯＳ３００Ｐ０の電源管理デバイス３０００Ａを経由して対象のプロセッサの電源をＯＦＦする。
【０３６０】
（１０）全プロセッサからの全ｈａｌｔ処理の完了を電源管理デバイス３０００Ａ用のデバイスドライバが認識すると、当該電源管理デバイス３０００Ａを経由してプロセッサＰ０の電源をＯＦＦする。
【０３６１】
ここで、ｈａｌｔ要求時にプロセッサが起動状態ではなく、起動途上状態の場合、起動状態に遷移するまで処理を待ち、起動状態となった時点で処理（２）から処理を再実行する。
【０３６２】
また、プロセッサが停止状態又は停止途上状態である場合には、ｈａｌｔ要求を無視する。
図３４は、第１プロセッサＰ０と他のプロセッサＰ１、Ｐ２の３つのプロセッサで構成される並列処理システムに第１実施の形態による電源管理システムを適用した場合における電源制御の状態遷移を示している。
【０３６３】
なお、上記ではｈａｌｔ要求とｂｏｏｔ要求に基づいてプロセッサの電源をＯＦＦ又はＯＮする場合を説明したが、電源のＯＦＦとＯＮの代わりに、ｓｕｓｐｅｎｄ（サスペンド：プロセッサの休止）とｒｅｓｕｍｅ（レジューム：プロセッサの復帰）を行うようにしてもよい。
【０３６４】
また、全プロセッサのｈａｌｔ要求時以外においては、以上のようにｓｕｓｐｅｎｄ（サスペンド：プロセッサの休止）とｒｅｓｕｍｅ（レジューム：プロセッサの復帰）を行い、全プロセッサのｈａｌｔ要求時に電源のＯＦＦを行うようにすることもできる。
【０３６５】
第１の実施の形態による電源管理システムとして、上記のようにｂｏｏｔ、ｈａｌｔ要求に基づいて、電源管理デバイス３０００Ａによりプロセッサの電源のＯＮとＯＦＦを行う場合を説明したが、各プロセッサの電源電圧やクロック周波数の変更要求を、上述したｂｏｏｔ要求又はｈａｌｔ要求に対する処理と同様の処理によって実行することも可能である。例えば、プロセッサの電源電圧を０ボルトから任意のボルトに変更する要求の場合にｂｏｏｔ要求として処理し、電源電圧を任意のボルトから０ボルトに変更する要求の場合にｈａｌｔ要求として処理することができる。
【０３６６】
次に、並列処理システムに適用される電源管理システムの第２の実施の形態について、図３５を参照して説明する。
【０３６７】
本実施の形態による電源管理システムにおける主電源管理手段については、第１の実施の形態のように、独自のプロセスとして主電源管理手段２０００ｍを備えるのではなく、第１のプロセッサＰ０のシングルプロセッサ向けＯＳ３００Ｐ０に備えれている電源管理機能を有効に活用して各プロセッサの電源状態を管理するデバイスドライバとして各プロセッサに対応した主電源管理手段２０００ｍ０〜２０００ｍｎを設けている。
【０３６８】
これらの主電源管理手段２０００ｍ０〜２０００ｍｎは、シングルプロセッサ向けＯＳ３００Ｐ０のデバイスドライバとして搭載され、シングルプロセッサ向けＯＳ３００Ｐ０に予め備えられているデバイス管理のための所定のコマンド（要求）を、電源管理のためのコマンド（要求）として読み替えて利用することにより、電源状態の変更要求を行うものである、
例えば、シングルプロセッサ向けＯＳ３００Ｐ０に予め備えられているデバイス管理のための所定のコマンドである「ｐｒｏｂｅ」、「ｒｅｍｏｖｅ」、のコマンドを、それぞれプロセッサの起動と停止を行うためのコマンドとして利用する。
【０３６９】
副電源管理手段については、他のプロセッサＰ１〜Ｐｎのシングルプロセッサ向けＯＳＰ１〜Ｐｎに備えられているカーネルＫ１〜Ｋｎのサブシステムとして実現されており、上記プロセッサＰ０に設けられた主電源管理手段２０００ｍ１〜２０００ｍｎに対応した副電源管理手段２０００ｓ１〜２０００ｓｎがそれぞれプロセッサＰ１〜Ｐｎに備えられている。これら副電源管理手段２０００ｓ１〜２０００ｓｎは、対応する主電源管理手段２０００ｍ０〜２０００ｍｎからの要求コマンドに従って電源状態変更のための処理を行う。
【０３７０】
次いで、第２の実施の形態による電源管理システムの動作について説明する。
【０３７１】
まず、プロセッサＰ０上のプロセスからプロセッサＰｎを起動する場合の動作を図３６を参照して説明する。
【０３７２】
（１）プロセッサＰ０上のプロセスがシングルプロセッサ向けＯＳ３００Ｐ０のカーネルＫ０経由でデバイスとしてのプロセッサＰｎのｐｒｏｂｅを要求する。
【０３７３】
（２）カーネルＫ０は、プロセッサＰｎに対応する主電源管理手段２０００ｍｎのｐｒｏｂｅ関数を呼び出す。
【０３７４】
（３）主電源管理手段２０００ｍｎは、電源管理デバイス３０００Ａをアクセスすることにより、プロセッサＰｎの電源をＯＮにする。ここで、主電源管理手段２０００ｍｎは、デバイスの状態（プロセッサＰｎの状態）を起動中に変更する。
【０３７５】
（４）そして、主電源管理手段２０００ｍｎは、ｐｒｏｂｅ関数の処理を終え、カーネルＫ０に対して処理を戻す。
【０３７６】
（５）プロセッサＰｎの電源ＯＮによりプロセッサＰｎ上のカーネルＫｎと副電源管理手段２０００ｓｎが起動する。
【０３７７】
（６）カーネルＫｎはデバイスである副電源管理手段２０００ｓｎの初期化関数を呼び出す。
【０３７８】
（７）副電源管理手段２０００ｓｎは、初期化関数によって割り込みデバイス３０００Ｂへアクセスし、プロセッサＰ０に対して起動完了を通知する。
【０３７９】
（８）主電源管理手段２０００ｍｎは、割り込みを受理し、デバイスの状態（プロセッサＰｎの状態）を起動に変更する。
【０３８０】
上記の動作において、プロセッサＰｎの起動時間が早い場合には、主電源管理手段２０００ｍｎが、すぐに処理（４）を行わずに、処理（５）から処理（８）の完了を待ってから処理（４）を行うことも可能である。また、プロセッサＰｎの状態が起動途上であれば当該要求を無視し、停止途上であれば処理を中断し、状態が停止に変更された時点で処理を再開する。
【０３８１】
以上の説明では、プロセッサＰ０のプロセスから他の一のプロセッサＰｎのｐｒｏｂｅ処理とｒｅｍｏｖｅ処理を行う場合について説明したが、全ての他のプロセッサＰ１〜Ｐｎまたは一部（複数）の他のプロセッサのｂｏｏｔ要求又はｈａｌｔ要求に基づいて上記ｂｏｏｔ処理及びｈａｌｔ処理を各プロセッサ毎に並列に実行することが可能である。
【０３８２】
さらに、上記説明では、ｐｒｏｂｅ要求によってプロセッサを起動する場合を説明したが、例えばｒｅｓｕｍｅ要求によって休止状態のプロセッサを復帰させる場合も「ｐｒｏｂｅ」を「ｒｅｓｕｍｅ」に変更することにより上記と同様の処理で達成することができる。
【０３８３】
次に、プロセッサＰ０上のプロセスからプロセッサＰｎを停止する場合の動作を図３７を参照して説明する。
【０３８４】
（１）プロセッサＰ０上のプロセスがシングルプロセッサ向けＯＳ３００Ｐ０のカーネルＫ０経由でデバイスとしてのプロセッサＰｎのｒｅｍｏｖｅを要求する。
【０３８５】
（２）カーネルＫ０は、プロセッサＰｎに対応する主電源管理手段２０００ｍｎのｒｅｍｏｖｅ関数を呼び出す。
【０３８６】
（３）主電源管理手段２０００ｍｎは、制御処理中継手段６００にｒｅｍｏｖｅ要求を送信する。ここで、主電源管理手段２０００ｍｎは、デバイスの状態（プロセッサＰｎの状態）を停止中に変更する。
【０３８７】
（４）そして、主電源管理手段２０００ｍｎは、ｒｅｍｏｖｅ関数の処理を終え、カーネルＫ０に対して処理を戻す。
【０３８８】
（５）プロセッサＰｎの副電源管理手段２０００ｓｎが、制御処理中継手段６００からｒｅｍｏｖｅ要求を受理する。
【０３８９】
（６）デバイスである副電源管理手段２０００ｓｎは、ｒｅｍｏｖｅ要求に必要な処理を行い、割り込みデバイス３０００Ｂにアクセスし、プロセッサＰ０に対して停止完了を通知する。
【０３９０】
（７）主電源管理手段２０００ｍｎは、割り込みを受理し、デバイスの状態（プロセッサＰｎの状態）を停止に変更すると共に、電源管理デバイス３０００ＡにアクセスしてプロセッサＰｎの電源をＯＦＦする。
【０３９１】
上記の動作において、プロセッサＰｎの停止時間が早い場合には、主電源管理手段２０００ｍｎが、すぐに処理（４）を行わずに、処理（５）から処理（７）の完了を待ってから処理（４）を行うことも可能である。
【０３９２】
上記説明では、ｒｅｍｏｖｅ要求によってプロセッサを停止する場合を説明したが、例えばｓｕｓｐｅｎｄ要求によって起動状態のプロセッサを休止させる場合も「ｒｅｍｏｖｅ」を「ｓｕｓｐｅｎｄ」に変更することにより上記と同様の処理で達成することができる。
【０３９３】
以上の説明では、プロセッサＰ０のプロセスから他の一のプロセッサＰｎのｐｒｏｂｅ処理とｒｅｍｏｖｅ処理を行う場合について説明したが、全ての他のプロセッサＰ１〜Ｐｎまたは一部（複数）の他のプロセッサのｐｒｏｂｅ要求又はｒｅｍｏｖｅ要求に基づいて上記ｐｒｏｂｅ処理及びｒｅｍｏｖｅ処理を各プロセッサ毎に並列に実行することが可能である。
【０３９４】
さらに、プロセッサＰ０自身を停止する場合の動作について図３８を参照して説明する。
【０３９５】
（１）プロセッサＰ０上のプロセスがカーネルＫ０経由でデバイスとしてのプロセッサＰ０のｒｅｍｏｖｅを要求する。
【０３９６】
（２）カーネルＫ０は、主電源管理手段２０００ｍ０のｒｅｍｏｖｅ関数を呼び出す。
【０３９７】
（３）主電源管理手段２０００ｍ０は、他の主電源管理手段が全てｒｅｍｏｖｅ処理を終了して停止状態になっていることを確認し（対応するプロセッサＰ１〜Ｐｎの電源がＯＦＦになっていることの確認）、デバイスの状態（プロセッサＰ０の状態）を停止中に変更して、ｒｅｍｏｖｅに必要な処理を行う。
【０３９８】
（４）主電源管理手段２０００ｍ０は、デバイスの状態（プロセッサＰ０の状態）を停止に変更して、電源管理デバイス３０００ＡへアクセスしプロセッサＰ０の電源をＯＦＦする。
【０３９９】
なお、ｐｒｏｂｅ要求及びｒｅｍｏｖｅ要求時に、対象のプロセッサが状態途上にある場合には、それらの要求を全て受理せずに無視するようにすることもできるし、また、ｐｒｏｂｅ要求及びｒｅｍｏｖｅ要求を待ち状態とし、プロセッサの電源状態が確定した後にそれらの要求を処理するようにしてもよい。
【０４００】
全プロセッサのｒｅｍｏｖｅ要求に対しては、プロセッサＰ１〜Ｐｎに対して図３７によるｒｅｍｏｖｅ処理を行うと共に、プロセッサＰ０に対しては図３８による処理を行う。
【０４０１】
第２の実施の形態による電源管理システムとしては、上記のようにｐｒｏｂｅ、ｒｅｍｏｖｅ、ｓｕｓｐｅｎｄ、ｒｅｓｕｍｅ要求以外に、ｓｃａｌｅ要求を使用して各プロセッサの電源電圧やクロック周波数の変更を行うようにしてもよい。
【０４０２】
なお、上記説明した第１の実施の形態及び第２の実施の形態は、第３例の並列処理システム以外に同様に適用することができる。第１例及び第２の例の並列処理システムに対して本発明の第１の実施の形態及び第２の実施の形態による電源管理システムを適用する場合には、プロセス間での通信を実現するためのプロセス間通信手段１０００Ｐ０〜１０００Ｐｎを各プロセッサに備えることで同様に実現することが可能である。
【０４０３】
なお、上記各実施の形態の並列処理システムは、並列処理手段、ＯＳサービス手段、制御処理中継手段、代理手段、プロセス間通信手段の各機能を有する並列処理プログラムによって実現することができ、電源管理システムについても、主電源管理手段及び副電源管理手段の機能を有する電源管理プログラムによって実現できる。これらのプログラムは、磁気ディスク、半導体メモリその他の記録媒体に格納され、その記録媒体からコンピュータ処理装置にロードされ、コンピュータ処理装置の動作を制御することにより、上述した各機能を実現する。
【０４０４】
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【０４０５】
【発明の効果】
以上説明したように本発明によれば、マルチプロセッサ上でシングルプロセッサ向けＯＳと既存のアプリケーションをそれらに改造を加えることなく動作させ、その既存のアプリケーションに対してマルチプロセッサによる並列処理を実現できるようにしたシングルプロセッサ向けＯＳによる並列処理システムにおいて、マルチプロセッサ向けＯＳによる並列処理システムのような複雑な制御を必要とすることなく、またＯＳの大幅な改造も行うことなく、簡単な制御で電源管理を行うことが可能となる。
【図面の簡単な説明】
【図１】 本発明を適用する第１例の並列処理システムの構成を示すブロック図である。
【図２】 第１例の並列処理システムの並列処理手段による並列処理起動の動作を説明するための図である。
【図３】 並列処理システムの並列処理手段による並列処理起動における要求を行うためのメッセージの構成を示す図である。
【図４】 第１例の並列処理システムにおける第２プロセッサ側のタスクからのファイルアクセス要求に対するＯＳサービス手段の動作を説明する図である。
【図５】 第１プロセッサ側の逐次タスクからのファイルアクセス要求に対する動作を説明する図である。
【図６】 第１例の並列処理システムにおける制御処理中継手段の内部構成を示すブロック図である。
【図７】 第１例の並列処理システムにおける制御処理中継手段の処理動作を説明する図である。
【図８】 第１例の並列処理システムにおける代理手段によるシグナル通知処理動作を説明する図である。
【図９】 第１例の並列処理システムにおける第２プロセッサ側におけるタスク相互の連携動作を実現するための構成を示すブロック図である。
【図１０】 第１例の並列処理システムにおける第２プロセッサ側におけるタスク相互の連携動作を説明する図である。
【図１１】 並列処理システムにおける適用例としてのマルチプロセッサの携帯端末においてアプリケーションを動作させる場合の例を説明する図である。
【図１２】 本発明を適用する第２例の並列処理システムの構成を示すブロック図である。
【図１３】 第２例の並列処理システムにおけるプロセスの同期的な並列処理起動の動作を説明するための図である。
【図１４】 第２例の並列処理システムにおけるプロセスの非同期的な並列処理起動の動作を説明するための図である。
【図１５】 第２例の並列処理システムにおける制御処理中継手段の内部構成を示すブロック図である。
【図１６】 第２例の並列処理システムにおける制御処理中継手段の処理動作を説明する図である。
【図１７】 本発明を適用する第３例の並列処理システムの構成を示すブロック図である。
【図１８】 第３例の並列処理システムにおいて、プロセッサ内のプロセスがプロセス間通信手段によるセマフォ方式を用いてセマフォｕｐ又はｄｏｗｎを行う場合の動作を説明するための図である。
【図１９】 第３例の並列処理システムにおいて、プロセッサ内のプロセスがプロセス間通信手段によるセマフォ方式を用いてセマフォｄｏｗｎを行う場合の動作を説明するための図である。
【図２０】 第３例の並列処理システムにおいて、同一プロセッサ内のプロセス間でプロセス間通信手段によるセマフォ方式を用いてセマフォｕｐを行う場合の動作を説明するための図である。
【図２１】 第３例の並列処理システムにおいて、異なるプロセッサ相互のプロセス間でプロセス間通信手段によるセマフォ方式を用いてセマフォｕｐを行う場合の動作を説明するための図である。
【図２２】 第３例の並列処理システムにおいて、プロセッサ内のプロセスがプロセス間通信手段によるメッセージキュー方式を用いてメッセージの受信を行う場合の動作を説明するための図である。
【図２３】 第３例の並列処理システムにおいて、プロセッサ内のプロセスがプロセス間通信手段によるメッセージキュー方式を用いてメッセージの受信を行う場合の動作を説明するための図である。
【図２４】 第３例の並列処理システムにおいて、プロセッサ内のプロセスがプロセス間通信手段によるメッセージキュー方式を用いてメッセージの送信を行う場合の動作を説明するための図である。
【図２５】 第３例の並列処理システムにおいて、同一プロセッサ内のプロセス間でプロセス間通信手段によるメッセージキュー方式を用いてメッセージの送受信を行う場合の動作を説明するための図である。
【図２６】 第３例の並列処理システムにおいて、異なるプロセッサ相互のプロセス間でプロセス間通信手段によるメッセージキュー方式を用いてメッセージの送受信を行う場合の動作を説明するための図である。
【図２７】 第３例の並列処理システムにおいて、セマフォ方式及びメッセージキュー方式を用いたプロセス間通信の具体例を説明するための図である。
【図２８】 図２７の具体例におけるブラウザ画面の表示内容を説明する図である。
【図２９】 本発明を適用する第４例の並列処理システムの構成を示すブロック図である。
【図３０】 本発明の第１の実施の形態による並列処理システムの電源管理システムの構成を示すブロック図である。
【図３１】 本発明の第１の実施の形態におけるプロセッサをｂｏｏｔする場合の動作を説明するための図である。
【図３２】 本発明の第１の実施の形態におけるプロセッサをｈａｌｔする場合の動作を説明するための図である。
【図３３】 本発明の第１の実施の形態における全てのプロセッサのｈａｌｔを行う場合の動作を説明するための図である。
【図３４】 ３つのプロセッサで構成される並列処理システムに第１実施の形態による電源管理システムを適用した場合における電源制御の状態遷移を示す図である。
【図３５】 本発明の第２の実施の形態による並列処理システムの電源管理システムの構成を示すブロック図である。
【図３６】 本発明の第２の実施の形態におけるプロセッサを起動する場合の動作を説明するための図である。
【図３７】 本発明の第２の実施の形態におけるプロセッサを停止する場合の動作を説明するための図である。
【図３８】 本発明の第２の実施の形態におけるプロセッサ自身が停止する場合の動作を説明するための図である。
【符号の説明】
１０、１００：第１プロセッサ側
２０、２００：第２プロセッサ側
３０、３００Ｐ０、３００Ｐ１〜３００Ｐｎ：シングルプロセッサ向けＯＳ
４０Ｐ０〜４０Ｐｎ：並列処理手段
４００Ｐ０〜４００Ｐｎ：並列処理通信手段
５０Ｐ０〜５０Ｐｎ：ＯＳサービス手段
５００Ｐ０〜５００Ｐｎ：制御代理手段
６０、６００：制御処理中継手段
６１Ｐ０〜６１Ｐｎ、６０１Ｐ０〜６０１Ｐｎ：割込制御装置
６１ａ、６０１ａ：割込指示部
６１ｂ、６０１ｂ：割込状態保持部
６１ｃ、６０１ｃ：割込取消部
６２Ｐ０〜６２Ｐｎ、６０２Ｐ０〜６０２Ｐｎ：通信領域
６２ａ：通信理由保持領域
６２ｂ：通信データ保持領域
６２ｃ、６０２ｂ：排他制御領域
６０２ａ：通信キュー
７０：代理手段
９１：システムバス
９２：主記憶装置
９３：外部記憶装置
１０００Ｐ０〜１０００Ｐｎ：プロセス間通信手段
ＳＴ：逐次タスク
ＰＴ：並列化タスク
ＰＴ−１〜ＰＴ−ｎ：タスク
４１Ｐ１〜４１Ｐｎ：相互排他手段
４３ 排他制御領域
４４：タスク管理内容保持領域
ＳＰ：逐次プロセス
ＰＰ：並列化プロセス
ＰＰ−１〜ＰＰ−ｎ：プロセス
２０００ｍ：主電源管理手段
２０００ｓ：副電源管理手段
２０００ｍ０〜２０００ｍｎ：主電源管理手段
２０００ｓ１〜２０００ｓｎ：副電源管理手段
３０００Ａ：電源管理デバイス
３０００Ｂ：割り込みデバイス
Ｋ０〜Ｋｎ：カーネル
Claims (31)
- 複数のプロセッサにおいてＯＳ及びアプリケーションを動作させ、前記アプリケーションに対して前記複数のプロセッサによる並列処理を実現する並列処理システムにおいて、
前記複数のプロセッサを論理的に、第１のプロセッサ群と第２のプロセッサ群の二つに分け、
前記第１のプロセッサ群のプロセッサに属し、かつ、前記第１のプロセッサ群のプロセッサのＯＳとは機能的に独立に設けられ、前記第２のプロセッサ群のプロセッサに対して前記第１のプロセッサ群のプロセッサ上で動作する前記アプリケーション内で並列化が可能な処理単位に関する要求を前記第１のプロセッサ群のプロセッサ上のＯＳに代理して発行する並列処理手段と、
前記第１のプロセッサ群には、前記複数のプロセッサのうちいずれかのプロセッサの電源状態に関わる処理の要求を、前記いずれかのプロセッサから受信し、前記要求に基づいて前記要求されたプロセッサの電源状態に関わる処理を実行する電源管理手段を有することを特徴とする並列処理システム。 - 前記第１のプロセッサ群のプロセッサに属する並列処理手段が、前記第２のプロセッサ群の少なくとも一のプロセッサに対して、前記第１のプロセッサ群の処理単位に関する要求を発し、前記第２のプロセッサ群のプロセッサに対して前記要求に基づいて前記処理単位を新たな処理単位として実行させることを特徴とする請求項１に記載の並列処理システム。
- 複数のプロセッサにおいてＯＳ及びアプリケーションを動作させ、前記アプリケーションに対して前記複数のプロセッサによる並列処理を実現する並列処理システムにおいて、
前記複数のプロセッサを論理的に、第１のプロセッサ群と第２のプロセッサ群の二つに分け、
前記第１のプロセッサ群のプロセッサに属し、かつ、前記第１のプロセッサ群のプロセッサのＯＳとは機能的に独立に設けられ、前記第２のプロセッサ群のプロセッサに対して前記第１のプロセッサ群のプロセッサの処理単位に関する要求を前記第１のプロセッサ群のプロセッサ上のＯＳに代理して発行する並列処理手段とを有し、
前記第１のプロセッサ群に、各プロセッサの電源管理に関し、前記第２のプロセッサ群のプロセッサの電源状態を管理する機能と、前記ＯＳに対して電源状態の変更要求を行う機能を有する主電源管理手段を備え、
前記第２のプロセッサ群に、前記起動又は停止のために必要な処理を行なう機能、他のプロセッサの起動又は停止を前記主電源管理手段に要求する機能を有する副電源管理手段を備えることを特徴とする並列処理システム。 - 前記プロセッサの起動又は停止の要求が、ｂｏｏｔ要求又はｈａｌｔ要求であることを特徴とする請求項３に記載の並列処理システム。
- 前記第１のプロセッサ群の前記ＯＳに、前記ＯＳのデバイスとして搭載され、前記第２のプロセッサ群のプロセッサの電源状態を管理すると共に、前記ＯＳに予め備えられているデバイス管理のための所定の要求を、電源管理のための要求として利用し電源状態の変更要求を行う主電源管理手段を設け、
前記第２のプロセッサ群の前記ＯＳに、前記起動又は停止のために必要な処理を行なうと共に、起動時に前記主電源管理手段に対して起動メッセージを送信する機能を有する副電源管理手段を備えることを特徴とする請求項１又は請求項２に記載並列処理システム。 - 前記主電源管理手段を、第２のプロセッサ群の各プロセッサに対応させて複数設けることを特徴とする請求項５に記載の並列処理システム。
- デバイス管理のための所定の要求であるｐｒｏｂｅ又はｒｅｍｏｖｅ要求を、前記プロセッサの起動又は停止要求として読み替えることを特徴とする請求項５又は請求項６に記載の並列処理システム。
- 前記第１のプロセッサ群のプロセッサ及び前記第２のプロセッサ群のプロセッサ上の処理単位間における、同期的な処理及びデータ受け渡しを可能とするプロセス間通信手段を、前記第１のプロセッサ群のプロセッサ及び前記第２のプロセッサ群のプロセッサに備え、
前記プロセス間通信手段によって、前記主電源管理手段と前記副電源管理手段間における、電源管理のための同期的な処理を行うことを特徴とする請求項３から請求項７の何れか１項に記載の並列処理システム。 - 前記主電源管理手段及び前記副電源管理手段をモジュール化して組み込むことを特徴とする請求項３又は請求項４に記載の並列処理システム。
- 前記起動又は停止の要求がなされた前記プロセッサが、起動途上状態又は停止途上状態である場合に、前記途上状態が確定するまで前記要求を待合せることを特徴とする請求項３から請求項９の何れか１項に記載の並列処理システム。
- 前記起動又は停止の要求がなされた前記プロセッサが、起動途上状態又は停止途上状態である場合に、前記要求を無視することを特徴とする請求項３から請求項９の何れか１項に記載の並列処理システム。
- 前記プロセッサの起動要求において、要求を受けた前記主電源管理手段が、要求されたプロセッサを起動すると共に、
起動されたプロセッサの前記副電源管理手段からの起動完了の通知を受理することにより、前記起動されたプロセッサの電源状態を起動状態に変更することを特徴とする請求項３から請求項１１の何れか１項に記載の並列処理システム。 - 前記プロセッサの停止要求において、要求を受けた前記主電源管理手段が、要求されたプロセッサの前記副電源管理手段に対して、停止に必要な処理を要求し、
前記プロセッサからの処理完了の通知を受理することにより、前記要求されたプロセッサを停止させ、前記起動されたプロセッサの電源状態を停止状態に変更することを特徴とする請求項３から請求項１２の何れか１項に記載の並列処理システム。 - 全てのプロセッサの停止要求において、要求を受けた前記主電源管理手段が、他のプロセッサの前記副電源管理手段に対して、停止に必要な処理を要求し、前記他のプロセッサからの処理完了の通知を受理することにより、前記他のプロセッサを停止させ、その後、前記ＯＳのデバイスを制御して自身プロセッサを停止させることを特徴とする請求項３から請求項１３の何れか１項に記載の並列処理システム。
- プロセッサの起動又は停止に加えて、プロセッサの休止又は復帰の要求を受け付け、前記ＯＳのデバイスを制御することにより、要求されたプロセッサの休止又は復帰を行うと共に、
前記休止又は復帰の要求を受けたプロセッサが、前記第１のプロセッサ群からの通知に基づいて前記休止又は復帰のために必要な処理を行うことを特徴とする請求項３から請求項１４の何れか１項に記載の並列処理システム。 - プロセッサの起動又は停止に加えて、プロセッサの電源電圧又はクロック周波数の変更要求を受け付け、前記ＯＳのデバイスを制御することにより、要求されたプロセッサの電源電圧又はクロック周波数の変更を行うと共に、
前記電源電圧又はクロック周波数の変更を受けたプロセッサが、前記第１のプロセッサ群からの通知に基づいて前記電源電圧又はクロック周波数の変更のために必要な処理を行うことを特徴とする請求項３から請求項１５の何れか１項に記載の並列処理システム。 - 複数のプロセッサの並列実行を行うシステム上でＯＳ及びアプリケーションを動作させ、前記アプリケーションを前記複数のプロセッサにより並列処理を実現する並列処理プログラムであって、
前記複数のプロセッサを論理的に、第１のプロセッサ群と第２のプロセッサ群の少なくとも二つに分け、
前記第１のプロセッサ群のプロセッサに、
前記第１のプロセッサ群のプロセッサのＯＳとは機能的に独立して、前記第２のプロセッサ群のプロセッサに対して前記第１のプロセッサ群のプロセッサ上で動作する前記アプリケーション内で並列化が可能な処理単位に関する要求を前記第１のプロセッサ群のプロセッサ上のＯＳに代理して発行する機能を実現させ、
前記第１のプロセッサ群に、前記複数のプロセッサのうちいずれかのプロセッサの電源状態に関わる処理の要求を、前記いずれかのプロセッサから受信し、前記要求に基づいて前記要求されたプロセッサの電源状態に関わる処理を実行する機能を実現させることを特徴とする並列処理プログラム。 - 複数のプロセッサの並列実行を行うシステム上でＯＳ及びアプリケーションを動作させ、前記アプリケーションを前記複数のプロセッサにより並列処理を実現する並列処理プログラムであって、
前記複数のプロセッサを論理的に、第１のプロセッサ群と第２のプロセッサ群の少なくとも二つに分け、
前記第１のプロセッサ群のプロセッサに、
前記第１のプロセッサ群のプロセッサのＯＳとは機能的に独立して、前記第２のプロセッサ群のプロセッサに対して前記第１のプロセッサ群のプロセッサ上で動作する前記アプリケーション内で並列化が可能な処理単位に関する要求を前記第１のプロセッサ群のプロセッサ上のＯＳに代理して発行する機能と、
前記第１のプロセッサ群に、各プロセッサの電源管理に関し、前記第２のプロセッサ群のプロセッサの電源状態を管理する機能と、前記ＯＳに対して電源状態の変更要求を行う機能を有する主電源管理プログラムを備え、
前記第２のプロセッサ群に、前記起動又は停止のために必要な処理を行なう機能、他のプロセッサの起動又は停止を前記主電源管理プログラムに要求する機能を有する副電源管理プログラムを備えることを特徴とする並列処理プログラム。 - 前記プロセッサの起動又は停止の要求が、ｂｏｏｔ要求又はｈａｌｔ要求であることを特徴とする請求項１８に記載の並列処理プログラム。
- 前記第１のプロセッサ群の前記ＯＳに、前記ＯＳのデバイスとして搭載され、前記第２のプロセッサ群のプロセッサのプロセッサの電源状態を管理すると共に、前記ＯＳに予め備えられているデバイス管理のための所定の要求を、電源管理のための要求として利用し電源状態の変更要求を行う主電源管理プログラムを設け、
前記第２のプロセッサ群の前記ＯＳに、前記起動又は停止のために必要な処理を行なうと共に、起動時に前記主電源管理プログラムに対して起動メッセージを送信する機能を有する副電源管理プログラムを備えることを特徴とする請求項１７に記載の並列処理プログラム。 - デバイス管理のための所定の要求であるｐｒｏｂｅ又はｒｅｍｏｖｅ要求を、前記プロセッサの起動又は停止要求として読み替えることを特徴とする請求項２０に記載の並列処理プログラム。
- 前記第１のプロセッサ群のプロセッサ及び前記第２のプロセッサ群のプロセッサ上の処理単位間における、同期的な処理及びデータ受け渡しを可能とするプロセス間通信手段を、前記第１のプロセッサ群のプロセッサ及び前記第２のプロセッサ群のプロセッサに備え、
前記プロセス間通信手段によって、前記主電源管理プログラムと前記副電源管理プログラム間における、電源管理のための同期的な処理を行うことを特徴とする請求項１８から請求項２１の何れか１項に記載の並列処理プログラム。 - 前記主電源管理プログラム及び前記副電源管理プログラムをモジュール化して組み込むことを特徴とする請求項１８又は請求項１９に記載の並列処理プログラム。
- 前記起動又は停止の要求がなされた前記プロセッサが、起動途上状態又は停止途上状態である場合に、前記途上状態が確定するまで前記要求を待合せることを特徴とする請求項１８から請求項２３の何れか１項に記載の並列処理プログラム。
- 前記起動又は停止の要求がなされた前記プロセッサが、起動途上状態又は停止途上状態である場合に、前記要求を無視することを特徴とする請求項１８から請求項２３の何れか１項に記載の並列処理プログラム。
- 前記プロセッサの起動要求において、要求を受けた前記主電源管理プログラムが、要求されたプロセッサを起動すると共に、
起動されたプロセッサの前記副電源管理プログラムからの起動完了の通知を受理することにより、前記起動されたプロセッサの電源状態を起動状態に変更することを特徴とする請求項１８から請求項２５の何れか１項に記載の並列処理プログラム。 - 前記プロセッサの停止要求において、要求を受けた前記主電源管理プログラムが、要求されたプロセッサの前記副電源管理プログラムに対して、停止に必要な処理を要求し、
前記プロセッサからの処理完了の通知を受理することにより、前記要求されたプロセッサを停止させ、前記起動されたプロセッサの電源状態を停止状態に変更することを特徴とする請求項１８から請求項２６の何れか１項に記載の並列処理プログラム。 - 全てのプロセッサの停止要求において、要求を受けた前記主電源管理プログラムが、他のプロセッサの前記副電源管理プログラムに対して、停止に必要な処理を要求し、前記他のプロセッサからの処理完了の通知を受理することにより、前記他のプロセッサを停止させ、その後、前記ＯＳのデバイスを制御して自身プロセッサを停止させることを特徴とする請求項１８から請求項２７の何れか１項に記載の並列処理プログラム。
- プロセッサの起動又は停止に加えて、プロセッサの休止又は復帰の要求を受け付け、前記ＯＳのデバイスを制御することにより、要求されたプロセッサの休止又は復帰を行うと共に、
前記休止又は復帰の要求を受けたプロセッサが、前記第１のプロセッサ群からの通知に基づいて前記休止又は復帰のために必要な処理を行うことを特徴とする請求項１８から請求項２８の何れか１項に記載の並列処理プログラム。 - プロセッサの起動又は停止に加えて、プロセッサの電源電圧又はクロック周波数の変更要求を受け付け、前記ＯＳのデバイスを制御することにより、要求されたプロセッサの電源電圧又はクロック周波数の変更を行うと共に、
前記電源電圧又はクロック周波数の変更を受けたプロセッサが、前記第１のプロセッサ群からの通知に基づいて前記電源電圧又はクロック周波数の変更のために必要な処理を行うことを特徴とする請求項１８から請求項２９の何れか１項に記載の並列処理プログラム。 - 前記ＯＳがシングルプロセッサ向けＯＳであることを特徴とする請求項１から請求項１６の何れか１項に記載の並列処理システム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003149859A JP4196333B2 (ja) | 2003-05-27 | 2003-05-27 | 並列処理システム及び並列処理プログラム |
| KR1020040037473A KR100708952B1 (ko) | 2003-05-27 | 2004-05-25 | 병렬 처리 시스템, 병렬 처리 프로그램을 기록하는 컴퓨터 판독가능한 기록 매체 및 병렬 처리 방법 |
| US10/853,656 US7325148B2 (en) | 2003-05-27 | 2004-05-26 | Power supply management system in parallel processing system by OS for single processors and power supply management program therefor |
| GB0411814A GB2402519B (en) | 2003-05-27 | 2004-05-26 | Power supply management system and related program therefor |
| CNB2004100476211A CN100485583C (zh) | 2003-05-27 | 2004-05-27 | 并行处理系统中的电源管理系统及电源管理程序 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003149859A JP4196333B2 (ja) | 2003-05-27 | 2003-05-27 | 並列処理システム及び並列処理プログラム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004355153A JP2004355153A (ja) | 2004-12-16 |
| JP2004355153A5 JP2004355153A5 (ja) | 2006-03-23 |
| JP4196333B2 true JP4196333B2 (ja) | 2008-12-17 |
Family
ID=32677674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003149859A Expired - Fee Related JP4196333B2 (ja) | 2003-05-27 | 2003-05-27 | 並列処理システム及び並列処理プログラム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7325148B2 (ja) |
| JP (1) | JP4196333B2 (ja) |
| KR (1) | KR100708952B1 (ja) |
| CN (1) | CN100485583C (ja) |
| GB (1) | GB2402519B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4051703B2 (ja) * | 2003-03-31 | 2008-02-27 | 日本電気株式会社 | シングルプロセッサ向けｏｓによる並列処理システム、並列処理プログラム |
| JP4062441B2 (ja) * | 2003-07-18 | 2008-03-19 | 日本電気株式会社 | 並列処理システム及び並列処理プログラム |
| US7398403B2 (en) * | 2004-07-01 | 2008-07-08 | Matsushita Electric Industrial Co., Ltd. | Multiprocessor control apparatus, control method thereof, and integrated circuit |
| US8020141B2 (en) | 2004-12-06 | 2011-09-13 | Microsoft Corporation | Operating-system process construction |
| US8849968B2 (en) | 2005-06-20 | 2014-09-30 | Microsoft Corporation | Secure and stable hosting of third-party extensions to web services |
| US20060294401A1 (en) * | 2005-06-24 | 2006-12-28 | Dell Products L.P. | Power management of multiple processors |
| US8074231B2 (en) | 2005-10-26 | 2011-12-06 | Microsoft Corporation | Configuration of isolated extensions and device drivers |
| US7778822B2 (en) * | 2006-05-19 | 2010-08-17 | Sony Ericsson Mobile Communications Ab | Allocating audio processing among a plurality of processing units with a global synchronization pulse |
| US7739528B2 (en) * | 2006-06-09 | 2010-06-15 | Broadcom Corporation | Method for managing and controlling the low power modes for an integrated circuit device |
| US8032898B2 (en) * | 2006-06-30 | 2011-10-04 | Microsoft Corporation | Kernel interface with categorized kernel objects |
| JP4748057B2 (ja) * | 2006-12-28 | 2011-08-17 | ソニー株式会社 | 情報処理装置、起動方法、およびプログラム |
| US20080244507A1 (en) * | 2007-03-30 | 2008-10-02 | Microsoft Corporation | Homogeneous Programming For Heterogeneous Multiprocessor Systems |
| US8789063B2 (en) | 2007-03-30 | 2014-07-22 | Microsoft Corporation | Master and subordinate operating system kernels for heterogeneous multiprocessor systems |
| US8086885B2 (en) * | 2007-12-14 | 2011-12-27 | Nokia Corporation | Runtime control of system performance |
| US8171321B2 (en) * | 2007-12-26 | 2012-05-01 | Intel Corporation | Method and apparatus for cost and power efficient, scalable operating system independent services |
| US7984317B2 (en) * | 2008-03-24 | 2011-07-19 | Apple Inc. | Hardware-based power management of functional blocks |
| JP2009266178A (ja) * | 2008-04-30 | 2009-11-12 | Fujitsu Ltd | 中継装置および中継システム |
| JP4934642B2 (ja) * | 2008-06-11 | 2012-05-16 | 株式会社日立製作所 | 計算機システム |
| JP4868012B2 (ja) * | 2009-03-09 | 2012-02-01 | 日本電気株式会社 | コンピュータシステム、コンピュータシステムの制御方法、及びプログラム |
| JP2011086061A (ja) * | 2009-10-14 | 2011-04-28 | Mitsubishi Electric Corp | 並列信号処理装置 |
| US9501705B2 (en) | 2009-12-15 | 2016-11-22 | Micron Technology, Inc. | Methods and apparatuses for reducing power consumption in a pattern recognition processor |
| KR101155202B1 (ko) | 2009-12-24 | 2012-06-13 | 포항공과대학교 산학협력단 | 멀티 코어 프로세서의 전력 관리 방법, 멀티 코어 프로세서의 전력 관리 방법이 기록된 기록매체 및 이를 실행하는 멀티 코어 프로세서 시스템 |
| JP2011170709A (ja) * | 2010-02-19 | 2011-09-01 | Ricoh Co Ltd | ネットワーク制御装置、画像形成装置、画像形成システム、省エネ制御方法、及び省エネ制御プログラム |
| WO2012060816A1 (en) * | 2010-11-01 | 2012-05-10 | Hewlett-Packard Development Company, L.P. | Multi-processor computer systems and methods |
| US8862905B2 (en) * | 2011-02-17 | 2014-10-14 | Oracle International Corporation | Collecting and analysing telemetry data to dynamically cap power and temperature of a computer system by specifying virtual duty cycles for processes executing on a processor |
| JPWO2012120654A1 (ja) * | 2011-03-08 | 2014-07-07 | 富士通株式会社 | タスクスケジューリング方法およびマルチコアシステム |
| US8972763B2 (en) * | 2011-12-05 | 2015-03-03 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state |
| KR101655137B1 (ko) * | 2012-02-04 | 2016-09-07 | 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 | 칩 멀티프로세서에서 코어-수준 동적 전압과 주파수 스케일링 |
| WO2013117225A1 (en) * | 2012-02-09 | 2013-08-15 | Telefonaktiebolaget L M Ericsson (Publ) | Distributed mechanism for minimizing resource consumption |
| JP6380261B2 (ja) | 2015-06-29 | 2018-08-29 | 京セラドキュメントソリューションズ株式会社 | 電子機器および給電制御プログラム |
| CN110312995B (zh) * | 2017-04-19 | 2022-12-16 | Oppo广东移动通信有限公司 | 应用程序加速启动方法、装置及终端 |
| US10528118B2 (en) * | 2017-04-21 | 2020-01-07 | Intel Corporation | Dynamically power on/off register files during execution |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2570852B1 (fr) * | 1984-09-21 | 1989-12-15 | Trace | Reseau d'ordinateurs pilotes |
| JPH0778785B2 (ja) * | 1986-03-29 | 1995-08-23 | 株式会社東芝 | プロセッサ選択方法 |
| US5142684A (en) | 1989-06-23 | 1992-08-25 | Hand Held Products, Inc. | Power conservation in microprocessor controlled devices |
| JP2769367B2 (ja) | 1989-09-28 | 1998-06-25 | 株式会社日立製作所 | マルチプロセッサスケジューリング方法 |
| JP2831083B2 (ja) | 1990-03-08 | 1998-12-02 | 株式会社日立製作所 | マルチプロセッサシステムおよび割り込み制御装置 |
| JPH07219913A (ja) * | 1994-01-28 | 1995-08-18 | Fujitsu Ltd | マルチプロセッサシステムの制御方法及び装置 |
| KR100326156B1 (ko) * | 1995-04-13 | 2002-06-29 | 윤종용 | 듀얼프로세서간인터페이스장치 |
| US5940785A (en) * | 1996-04-29 | 1999-08-17 | International Business Machines Corporation | Performance-temperature optimization by cooperatively varying the voltage and frequency of a circuit |
| JPH1027043A (ja) | 1996-07-09 | 1998-01-27 | I S A:Kk | ネットワーク機能を有する起動停止制御装置 |
| US5790817A (en) * | 1996-09-25 | 1998-08-04 | Advanced Micro Devices, Inc. | Configurable digital wireless and wired communications system architecture for implementing baseband functionality |
| KR19980027320A (ko) * | 1996-10-15 | 1998-07-15 | 김광호 | 멀티 프로세서 컴퓨터 시스템 |
| US6192391B1 (en) * | 1997-05-30 | 2001-02-20 | Nec Corporation | Process stop method and apparatus for a distributed memory multi-processor system |
| KR100258080B1 (ko) * | 1997-12-17 | 2000-06-01 | 이계철 | 입출력 동작 비교에 의한 이중화 제어장치 |
| JPH11202988A (ja) | 1998-01-13 | 1999-07-30 | Hitachi Ltd | システム消費電力制御方法 |
| US6141762A (en) * | 1998-08-03 | 2000-10-31 | Nicol; Christopher J. | Power reduction in a multiprocessor digital signal processor based on processor load |
| JP2001109729A (ja) * | 1999-10-12 | 2001-04-20 | Nec Corp | マルチプロセッサシステムにおける消費電力制御装置および方法 |
| JP2002099433A (ja) | 2000-09-22 | 2002-04-05 | Sony Corp | 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体 |
| US6993571B2 (en) * | 2001-08-16 | 2006-01-31 | International Business Machines Corporation | Power conservation in a server cluster |
| JP2003058515A (ja) | 2001-08-21 | 2003-02-28 | Nippon Telegr & Teleph Corp <Ntt> | プロセッサ間コマンド処理装置、疎結合マルチプロセッサ装置およびコマンド処理方法 |
| US7065641B2 (en) * | 2002-06-13 | 2006-06-20 | Intel Corporation | Weighted processor selection apparatus and method for use in multiprocessor systems |
-
2003
- 2003-05-27 JP JP2003149859A patent/JP4196333B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-25 KR KR1020040037473A patent/KR100708952B1/ko not_active IP Right Cessation
- 2004-05-26 US US10/853,656 patent/US7325148B2/en active Active
- 2004-05-26 GB GB0411814A patent/GB2402519B/en not_active Expired - Fee Related
- 2004-05-27 CN CNB2004100476211A patent/CN100485583C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2402519B (en) | 2006-04-26 |
| CN1573656A (zh) | 2005-02-02 |
| US20040268171A1 (en) | 2004-12-30 |
| US7325148B2 (en) | 2008-01-29 |
| CN100485583C (zh) | 2009-05-06 |
| GB0411814D0 (en) | 2004-06-30 |
| GB2402519A (en) | 2004-12-08 |
| KR20040102335A (ko) | 2004-12-04 |
| JP2004355153A (ja) | 2004-12-16 |
| KR100708952B1 (ko) | 2007-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4196333B2 (ja) | 並列処理システム及び並列処理プログラム | |
| JP4051703B2 (ja) | シングルプロセッサ向けｏｓによる並列処理システム、並列処理プログラム | |
| JP4062441B2 (ja) | 並列処理システム及び並列処理プログラム | |
| US8443377B2 (en) | Parallel processing system running an OS for single processors and method thereof | |
| EP2169514B1 (en) | Methods and systems to perform a computer task in a reduced power consumption state | |
| KR101551321B1 (ko) | 휴대용 컴퓨팅 디바이스에서 요청들을 스케쥴링하기 위한 방법 및 시스템 | |
| JP2000330806A (ja) | 計算機システム | |
| JP3250729B2 (ja) | プログラム実行装置及びそのプロセス移動方法並びにプロセス移動制御プログラムを格納した記憶媒体 | |
| US20110265093A1 (en) | Computer System and Program Product | |
| JP2013516711A (ja) | 電子デバイスにおける電力を制御するシステムおよび方法 | |
| JP2769118B2 (ja) | 並列処理における資源割振り同期化方法およびシステム | |
| JP2003162515A (ja) | クラスタシステム | |
| JP3969308B2 (ja) | シングルプロセッサ向けｏｓによる並列処理システム | |
| US8799903B1 (en) | Systems and methods for exchanging runtime functionalities between software stacks | |
| WO2023206693A1 (zh) | 系统休眠方法及装置、系统唤醒方法及装置 | |
| WO2003034657A2 (en) | Scheme for dynamic process network reconfiguration | |
| JPS603027A (ja) | コンピユ−タ処理システムにおける資源管理方式 | |
| GB2434008A (en) | Inter-processor communication in a parallel processing system running an OS for single processors | |
| JPH0654488B2 (ja) | プロセツサ | |
| JP2001092681A (ja) | ディスク共有システムおよびディスクデータ共有方法 | |
| JP2000235553A (ja) | マルチプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080905 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080918 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4196333 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |