JP2011086061A - 並列信号処理装置 - Google Patents
並列信号処理装置 Download PDFInfo
- Publication number
- JP2011086061A JP2011086061A JP2009237469A JP2009237469A JP2011086061A JP 2011086061 A JP2011086061 A JP 2011086061A JP 2009237469 A JP2009237469 A JP 2009237469A JP 2009237469 A JP2009237469 A JP 2009237469A JP 2011086061 A JP2011086061 A JP 2011086061A
- Authority
- JP
- Japan
- Prior art keywords
- parallel signal
- simd
- control unit
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
【解決手段】各ミクロシーケンサ制御部20−1〜20−nは各SIMD演算器30−1〜30−nの動作を制御する。SIMD演算器30−1〜30−nはそれぞれ複数のPEを有し、各PEは隣接PEバス301で接続され、PE間でデータ交換が可能である。この隣接PEバス301をSIMD演算器単位で結合/切断するSIMD結合スイッチを、全体シーケンス制御部10が制御して、PE並列度を可変にする。
【選択図】図1
Description
図1は、この発明の実施の形態1に係る並列信号処理装置の構成を示すブロック図である。図1では、n個のSIMD演算器(並列信号処理プロセッサ)とそのプログラム制御を行う各ミクロシーケンサ制御部、さらに、n組のSIMD演算器とミクロシーケンサ制御部の連携制御を行う全体シーケンス制御部を備えて、最大n個のマルチSIMDプロセッサを構築した並列信号処理装置の一例を示す。
SIMD結合制御信号は、SIMD結合制御信号線101を通じて各SIMD演算器30−1〜30−nに入力され、左右隣接するSIMD演算器間の連結動作と独立動作の設定切り替えを制御する信号である。
ミクロシーケンサ通信信号は、ミクロシーケンサ通信信号線102を通じて各ミクロシーケンサ制御部20−1〜20−nへ入力され、全体シーケンス制御部10のプログラム実行状態等を通知する信号である。
図3において、ミクロシーケンサ命令メモリ21は、RAM等で構成され、ミクロシーケンサ制御部20−1の動作を制御するシーケンス制御プログラムを格納する。シーケンサ22は、不図示のプログラムカウンタ、ROM及び制御回路を備え、ミクロシーケンサ命令メモリ21からシーケンス制御プログラムの命令を順次読み出し、解読して、その命令に従ってSIMD命令制御部24、算術演算器25、通信メモリ26及びワークメモリ27に動作を指示する。SIMD命令メモリ23は、SIMD演算器30−1の動作を制御するSIMD制御プログラムを格納する。SIMD命令制御部24は、不図示のプログラムカウンタ、ROM及び制御回路を備え、シーケンサ22の指示によりSIMD命令メモリ23からSIMD命令を読み出してSIMD命令制御信号を生成し、SIMD命令制御信号線201−1へ出力する。算術演算器25は、算術演算及び論理演算等の論理演算、並びにデータシフト等を行う演算手段である。通信メモリ26は、ミクロシーケンサ通信信号線102に出力するデータを記憶する手段である。ワークメモリ27は、レジスタ群又はRAM等で構成され、演算中間結果等を記憶する手段である。
図4において、命令デコード部31は、ミクロシーケンサ制御部20−1からSIMD命令制御信号線201−1を通じて入力されるSIMD命令制御信号を受けて、SIMD演算器30−1内の全てのPEを制御する。各PE(#1〜#m)32−1〜32−mは、不図示の算術演算及び論理演算等の論理演算、並びにデータシフト等を行う演算手段と、その演算手段への入力データ及び演算結果を格納しておく記憶手段とを備える。図4の例ではPE32はm個の構成であり、m個のデータを同時に演算できるSIMD演算器を構成している。各PE32−1〜32−mは隣接PEバス301−1により接続されて、各PE32−1〜32−mの記憶手段が記憶している各データを相互に参照できる。なお、この隣接PEバス301−1はSIMD演算器30−1〜30−nを繋ぐ隣接PEバス301の一部であり、隣接PEバス301−1の両端と隣接PEバス301との接続部分には接続切り替え部を構成するSIMD結合スイッチ(以下、SW)33−1,33−2がそれぞれ介挿されている。SW33−1,33−2は、全体シーケンス制御部10からSIMD結合制御信号線101を通じて入力されるSIMD結合制御信号によって、隣接するSIMD演算器30−1,30−3内部の隣接PEバスと接続/切断を行う。バスインタフェース(以下、バスI/F)34は、命令デコード部31からの制御指示に従って、PE32−1〜32−mとデータ入出力バス1001とのデータリード/ライト制御を行う。
予め、全体シーケンス制御部10には所望の全体制御プログラムを格納しておく。また、各ミクロシーケンサ制御部20−1〜20−nにも所望のシーケンス制御プログラム及びSIMD制御プログラムを格納しておく。このとき、全体制御プログラム中には、各SIMD演算器30−1〜30−nを実行するときのSIMD連結制御(即ち並列度の設定)を指示する命令データがプログラム実行の時系列順に書き込まれている。
また、シーケンサ12は、このSIMD連結構成中にSIMD制御プログラムが実行されることを抑止するため、各ミクロシーケンサ制御部20−1〜20−nに対して、ミクロシーケンサ通信信号線102を通じて各SIMD制御プログラムの実行待ちを指示しておく。
なお、本実施の形態1の並列信号処理装置の構成は、PEの演算ビット幅や演算種に制約を与えるものではない。
図5は、この発明の実施の形態2に係る並列信号処理装置の構成を示すブロック図であり、図1と同一又は相当の部分については同一の符号を付し説明を省略する。
図5に示す並列信号処理装置は、図1の全体シーケンス制御部10に代えて全体シーケンス制御部10Aを備え、また、新たにクロック制御部40を備える。全体シーケンス制御部10Aとクロック制御部40とはクロック制御信号線103により接続される。また、クロック制御部40とn組のSIMD演算器及びミクロシーケンサ制御部とはn本のクロック周波数設定信号線401−1〜401−nによりそれぞれ接続される。
図6は、この発明の実施の形態3に係る並列信号処理装置の構成を示すブロック図であり、図1と同一又は相当の部分については同一の符号を付し説明を省略する。
図6に示す並列信号処理装置は、図1の全体シーケンス制御部10に代えて全体シーケンス制御部10Bを備え、また、新たに電源電圧制御部50を備える。全体シーケンス制御部10Bと電源電圧制御部50とは電源電圧制御信号線104により接続される。また、クロック制御部40とn組のSIMD演算器及びミクロシーケンサ制御部とはn本の電源電圧供給線501−1〜501−nによりそれぞれ接続される。
図7は、この発明の実施の形態4に係る並列信号処理装置の構成を示すブロック図であり、図1と同一又は相当の部分については同一の符号を付し説明を省略する。
図7に示す並列信号処理装置は、図1のミクロシーケンサ制御部20−1〜20−nに代えてミクロシーケンサ制御部(#1〜#n)20A−1〜20A−nを備え、また、新たにクロック制御部(#1〜#n)60−1〜60−nを備える。クロック制御部60−1〜60−nとミクロシーケンサ制御部20A−1〜20A−nはn本のクロック制御信号線202−1〜202−nによりそれぞれ接続される。
ミクロシーケンサ制御部20A−2〜20A−nの動作も、ミクロシーケンサ制御部20A−1と同様である。
クロック制御部60−2〜60−nの動作も、クロック制御部60−1と同様であり、これによりSIMD演算器30−1〜30−nの動作クロックを個別に出力及び停止できる。
Claims (5)
- 演算対象データを入力して演算するプロセッサエレメントを複数有し、単一の命令により制御する並列信号処理プロセッサと、
前記並列信号処理プロセッサへ命令を出力して動作を制御するミクロシーケンサ制御部と、
複数の前記並列信号処理プロセッサのプロセッサエレメントにそれぞれ接続して、プロセッサエレメント間でデータ交換を行うための伝送路と、
前記伝送路を並列信号処理プロセッサ単位で結合又は切断する接続切り替え部と、
前記接続切り替え部を制御して、任意の並列信号処理プロセッサ間の接続を結合又は切断する全体シーケンス制御部とを備える並列信号処理装置。 - 並列信号処理プロセッサと、当該並列信号処理プロセッサの動作を制御するミクロシーケンサ制御部とを1組として、各組の動作クロック周波数を制御するクロック制御部を備え、
全体シーケンス制御部は、動作クロック周波数を組毎に設定するクロック制御信号を前記クロック制御部に出力して、前記各組の動作クロック周波数を制御させることを特徴とする請求項1記載の並列信号処理装置。 - 並列信号処理プロセッサと、当該並列信号処理プロセッサの動作を制御するミクロシーケンサ制御部とを1組として、各組の電源電圧を制御する電源電圧制御部を備え、
全体シーケンス制御部は、電源電圧を組毎に設定する電源電圧制御信号を前記電源電圧制御部に出力して、前記各組の電源電圧を制御させることを特徴とする請求項1記載の並列信号処理装置。 - 並列信号処理プロセッサの動作クロック周波数を制御するクロック制御部を備え、
ミクロシーケンス制御部は、前記並列信号処理プロセッサが有する複数のプロセッサエレメントの動作停止期間に動作クロックを停止するクロック制御信号を前記クロック制御部に出力して、前記並列信号処理プロセッサの動作クロックを停止させることを特徴とする請求項1記載の並列信号処理装置。 - 並列信号処理プロセッサへの電源電圧供給を制御する電源電圧制御部を備え、
ミクロシーケンス制御部は、前記並列信号処理プロセッサが有する複数のプロセッサエレメントの動作停止期間に電源電圧供給を停止する電源電圧制御信号を前記電源電圧制御部に出力して、前記並列信号処理プロセッサへの電源電圧供給を停止させることを特徴とする請求項1記載の並列信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009237469A JP2011086061A (ja) | 2009-10-14 | 2009-10-14 | 並列信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009237469A JP2011086061A (ja) | 2009-10-14 | 2009-10-14 | 並列信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011086061A true JP2011086061A (ja) | 2011-04-28 |
Family
ID=44078967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009237469A Pending JP2011086061A (ja) | 2009-10-14 | 2009-10-14 | 並列信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011086061A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06290158A (ja) * | 1993-03-31 | 1994-10-18 | Fujitsu Ltd | 再構成可能なトーラス・ネットワーク方式 |
JP2004171530A (ja) * | 2002-10-16 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 並列実行プロセッサ、命令割当方法 |
JP2004355153A (ja) * | 2003-05-27 | 2004-12-16 | Nec Corp | シングルプロセッサ向けosによる並列処理システムにおける電源管理システム及び電源管理プログラム |
JP2007323308A (ja) * | 2006-05-31 | 2007-12-13 | Fuji Xerox Co Ltd | 演算装置、画像処理装置及びデータ処理装置 |
-
2009
- 2009-10-14 JP JP2009237469A patent/JP2011086061A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06290158A (ja) * | 1993-03-31 | 1994-10-18 | Fujitsu Ltd | 再構成可能なトーラス・ネットワーク方式 |
JP2004171530A (ja) * | 2002-10-16 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 並列実行プロセッサ、命令割当方法 |
JP2004355153A (ja) * | 2003-05-27 | 2004-12-16 | Nec Corp | シングルプロセッサ向けosによる並列処理システムにおける電源管理システム及び電源管理プログラム |
JP2007323308A (ja) * | 2006-05-31 | 2007-12-13 | Fuji Xerox Co Ltd | 演算装置、画像処理装置及びデータ処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11645224B2 (en) | Neural processing accelerator | |
US20130067203A1 (en) | Processing device and a swizzle pattern generator | |
JP2004534446A (ja) | 複数のフィルタ処理モードを有する再構成可能型デジタルフィルタ | |
JP2006031127A (ja) | 再構成可能な演算装置 | |
TW202129518A (zh) | 僅使用一單一側自多維陣列加載運算元及輸出結果 | |
JP3987783B2 (ja) | アレイ型プロセッサ | |
JPH04128982A (ja) | プロセッサエレメント、プロセッシングユニット、プロセッサ、及びその演算処理方法 | |
CN110574007B (zh) | 执行双输入值绝对值和求和操作的电路 | |
JP2006252440A (ja) | 再構成可能演算処理装置 | |
JP2006018453A (ja) | 半導体装置 | |
US9361065B2 (en) | Processor and processing method | |
US20060236075A1 (en) | SIMD microprocessor and data processing method | |
JP4531398B2 (ja) | メモリアドレス技術に関する改良 | |
JP5007838B2 (ja) | 情報処理装置および情報処理プログラム | |
US20140006748A1 (en) | Apparatus and method of vector unit sharing | |
JP3987784B2 (ja) | アレイ型プロセッサ | |
JP4483991B2 (ja) | 高速pe間データ再配置機能を有するプロセッサアレイシステム | |
JP2011086061A (ja) | 並列信号処理装置 | |
JP2009123074A (ja) | 画像処理装置 | |
JP2006011924A (ja) | 再構成可能演算装置および半導体装置 | |
US20070220236A1 (en) | Reconfigurable computing device | |
JP5428862B2 (ja) | アレイプロセッサ向けアドレス生成装置と方法並びにアレイプロセッサ | |
JP3959407B2 (ja) | 画像処理装置及び画像処理システム | |
JP2008113295A (ja) | 映像信号処理装置 | |
JP2007323308A (ja) | 演算装置、画像処理装置及びデータ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140422 |