JP4531398B2 - メモリアドレス技術に関する改良 - Google Patents
メモリアドレス技術に関する改良 Download PDFInfo
- Publication number
- JP4531398B2 JP4531398B2 JP2003555354A JP2003555354A JP4531398B2 JP 4531398 B2 JP4531398 B2 JP 4531398B2 JP 2003555354 A JP2003555354 A JP 2003555354A JP 2003555354 A JP2003555354 A JP 2003555354A JP 4531398 B2 JP4531398 B2 JP 4531398B2
- Authority
- JP
- Japan
- Prior art keywords
- memory address
- data
- memory
- engine
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005516 engineering process Methods 0.000 title description 8
- 238000012545 processing Methods 0.000 claims description 94
- 238000000034 method Methods 0.000 claims description 47
- 230000005055 memory storage Effects 0.000 claims description 39
- 238000012546 transfer Methods 0.000 claims description 38
- 239000013598 vector Substances 0.000 claims description 32
- 238000013500 data storage Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 25
- 238000004364 calculation method Methods 0.000 claims description 17
- 230000006798 recombination Effects 0.000 claims description 3
- 238000005215 recombination Methods 0.000 claims description 3
- 201000004283 Shwachman-Diamond syndrome Diseases 0.000 description 58
- 235000019333 sodium laurylsulphate Nutrition 0.000 description 58
- 239000011159 matrix material Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000004807 localization Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000002059 diagnostic imaging Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 210000003484 anatomy Anatomy 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000002595 magnetic resonance imaging Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002600 positron emission tomography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3893—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
- G06F9/3895—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Processing (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Bus Control (AREA)
Description
yScale=xScale*xSize
zScale=ySize*yScale
Claims (10)
- 論理空間内の連続点を表す不連続メモリアドレスのストリームを発生する方法であって、
論理空間内の連続点を記述する初期化パラメータを発生するステップと、
前記初期化パラメータを用いてメモリアドレスエンジンをコンフィギュレーションするステップと、
複数の不連続メモリアドレスを作成するために前記初期化パラメータに従って前記メモリアドレスエンジンにおいてアルゴリズムを実行するステップと、
データメモリへ出力するために前記不連続メモリアドレスをメモリアドレスのストリームに組み換えるステップと
を含み、
前記初期化パラメータ発生ステップがデータのボリュームを通るある角度で取られたデータの論理平面の観察を可能にし、
前記初期化パラメータ発生ステップがデータの論理平面の一部の観察を可能にし、
前記アルゴリズムを実行するステップが、論理空間の論理平面内の行上の各データ点に対してメモリアドレスを漸進的に計算するステップと、論理平面内の行の数だけ前記計算を繰り返すステップとを含み、また、
前記初期化パラメータ発生ステップが、論理平面内の初期データ点に関連付けられた初期化パラメータと、論理平面の列及び行のそれぞれに対する単位増分と、論理平面内の必要なデータに対する列及び行の限界とを発生するステップとを含み、
前記メモリアドレスエンジンをコンフィギュレーションするステップが、論理平面内の初期データ点の座標を指定するステップと、論理平面の各列における単位増分に対する列ベクトルを指定するステップと、論理平面の各行における単位増分に対する行ベクトルを指定するステップと、論理平面内の必要なデータに対する列限界(ColLimitL、ColLimitH)と行限界(RowLimitL、RowLimitH)を指定するステップを含み、
複数のメモリアドレスエンジンがあり、前記コンフィギュレーションするステップが前記発生された初期化パラメータを用いて少なくとも一つの更なるメモリアドレスエンジンをコンフィギュレーションするステップを更に含み、前記実行するステップが前記複数の不連続メモリアドレスを作成するために前記少なくとも一つの更なるメモリアドレスエンジンのそれぞれにおいて実行され、
前記実行ステップが、発生されたメモリアドレスが隣接するメモリアドレスエンジンにアクセス可能であるかどうかを決定するステップを組み入れ、
前記実行ステップが隣接するメモリアドレスエンジンのためにメモリアドレスを計算するステップを更に含み、
あたかも隣接するメモリアドレスエンジンの個々のメモリ記憶装置から戻されたかのように個々のメモリアドレスエンジンに関連付けられたメモリ記憶装置から戻されたデータをルーティングするステップを更に含み、
メモリアドレスエンジンのデータ転送をその隣接するメモリアドレスエンジンのそれと同期させるステップを更に含む、
ことを特徴とするメモリアドレス発生方法。 - 前記論理平面上の初期データ点の座標を指定するステップがデカルト座標(xInit,yInit,zInit)を用いて実行され、また
前記列ベクトルと行ベクトルを指定するステップがデカルト座標(ColIncr(x,y,z),RowIncr(x,y,z))を用いて実行されることを特徴とする特許請求の範囲第1項に記載の方法。 - 前記実行するステップが、発生されたメモリアドレスが前記メモリアドレスエンジンにアクセス可能かどうかをチェックするステップを更に含み、
前記実行するステップが、発生されたメモリアドレスを、前記メモリアドレスエンジンにアクセス可能なメモリアドレスの所定の範囲のアドレスと比較するステップを更に備え、また
前記発生されたメモリアドレスが前記メモリアドレスエンジンにアクセス出来ない場合、無結果を返すステップを前記実行するステップが更に含むことを特徴とする請求項1又は2に記載の方法。 - 外部コントローラにより設定された論理空間内の連続点を記述する初期化パラメータを受けるようになっているメモリアドレスエンジンであって、
前記初期化パラメータで実行される少なくとも一つのアルゴリズムに従って複数の不連続メモリアドレスを発生するようになっているアドレス発生器と、
データメモリに出力するために不連続メモリアドレスを出力メモリアドレスのストリームに組み換えるようになっている組み換え手段とを備え、
前記アルゴリズムが前記アドレス発生器の部分としてハードウェアで実行され、
前記アドレス発生器が論理空間の論理平面内の行上の各データ点に対してメモリアドレスを漸進的に計算する手段と、論理平面内の行の数だけ前記計算を繰り返す手段とを備え、
前記アドレス発生器が論理平面内の初期データ点を記述する受信された初期化パラメータである論理平面の各列における単位増分に対する列ベクトルと、論理平面の各行における単位増分に対する行ベクトルと、論理平面内の必要なデータに対する列及び行限界とを処理するようになっており、
発生されたメモリアドレスが前記メモリアドレスエンジンにアクセス可能であるかどうかを決定するアクセス手段を更に備え、
前記アクセス手段が、発生されたメモリアドレスが隣接するメモリアドレスエンジンにアクセス可能かどうかを決定するようになっており、
前記アクセス手段が隣接するメモリアドレスエンジンのためにメモリアドレスを計算するようになっており、
前記アドレス発生器が、一つ以上の関連ストリング処理装置を備える連想処理装置配列を備える、
ことを特徴とするメモリアドレスエンジン。 - 前記アドレス発生器がデカルト座標において指定された少なくともいくつかの初期化パラメータを処理するようになっていることを特徴とする請求項4に記載のメモリアドレスエンジン。
- 前記アクセス手段が発生されたメモリアドレスを、前記メモリアドレスエンジンにアクセス可能なメモリアドレスの所定の範囲のそれと比較するようになっており、
前記発生されたメモリアドレスが前記メモリアドレスエンジンにアクセス不可能であった場合、前記アクセス手段が無結果を返すようになっていることを特徴とする請求項4または請求項5に記載のメモリアドレスエンジン。 - メモリアドレス処理システムであって、
メモリアドレス発生の指示を行う少なくとも第一及び第二のメモリアドレスエンジンと、
前記個々のメモリアドレスエンジンに関連付けられた第一及び第二の主データ記憶装置と、
前記個々のメモリアドレスエンジンに関連付けられた第一及び第二の補助データ記憶装置と、
各メモリアドレスエンジンと、主データ記憶装置と、補助データ記憶装置との間に接続された第一及び第二のデータ転送パイプラインと、
各メモリアドレスエンジンをその関連する主データ記憶装置及び補助データ記憶装置に接続するデータバスと、
各データ転送パイプラインと各主データ記憶装置との間に接続されたデータルータであって、各メモリアドレスエンジンからの命令により第一及び第二の補助データ記憶装置のいずれかから第一及び第二の主データ記憶装置のいずれかへのデータの流れをルーティングするデータルータと、
を備え、
前記データルータは、各データ転送パイプラインと各主データ記憶装置に直接接続され且つ各メモリアドレスエンジンに関連付けられた補助データ転送ルータと、補助データ転送ルータから分岐した状態で当該補助データ転送ルータに接続された複数の隣接補助データ転送ルータとから成り、前記第一のメモリアドレスエンジンに関連付けられた前記補助データ転送ルータが命令により前記第一のメモリアドレスエンジンの前記第一の補助データ記憶装置から前記第二のメモリアドレスエンジンの第二の主データ記憶装置にデータをルーティングし、
前記少なくとも第一と第二のメモリアドレスエンジンは、
外部コントローラにより設定された論理空間内の連続点を記述する初期化パラメータを受けるようになっているメモリアドレスエンジンであって、
前記初期化パラメータで実行される少なくとも一つのアルゴリズムに従って複数の不連続メモリアドレスを発生するようになっているアドレス発生器と、
データメモリに出力するために不連続メモリアドレスを出力メモリアドレスのストリームに組み換えるようになっている組み換え手段とを備え、
前記アルゴリズムが前記アドレス発生器の部分としてハードウェアで実行され、
前記アドレス発生器が論理空間の論理平面内の行上の各データ点に対してメモリアドレスを漸進的に計算する手段と、論理平面内の行の数だけ前記計算を繰り返す手段とを備え、
前記アドレス発生器が論理平面内の初期データ点を記述する受信された初期化パラメータである論理平面の各列における単位増分に対する列ベクトルと、論理平面の各行における単位増分に対する行ベクトルと、論理平面内の必要なデータに対する列及び行限界とを処理するようになっているメモリアドレスエンジンを備えることを特徴とするメモリアドレス処理システム。 - 前記第一のメモリアドレスエンジンに関連付けられた前記データルータに対する前記命令が前記第一のメモリアドレスエンジンから送られることを特徴とする請求項7に記載のメモリアドレス処理システム。
- 複数のメモリアドレスエンジンを備える請求項7又は請求項8に記載のメモリアドレス処理システムと共に使用するルータであって、第一のメモリアドレスエンジンからの命令により前記第一のメモリアドレスエンジンに関連付けられたメモリ記憶装置から第二のメモリアドレスエンジンに関連付けられたメモリ記憶装置にデータを向けるようになっているルータ。
- 前記第一と第二のメモリアドレスエンジンが隣接するメモリアドレスエンジンとして一緒に論理的に接続され、また
前記第一のメモリエンジンに関連付けられた前記メモリ記憶装置からのメモリデータのみが第二のメモリアドレスエンジンに関連付けられた前記メモリ記憶装置に向けられることを特徴とする請求項9に記載のルータ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0130534.1A GB0130534D0 (en) | 2001-12-20 | 2001-12-20 | Improvements relating to data transfer addressing |
PCT/GB2002/005852 WO2003054707A2 (en) | 2001-12-20 | 2002-12-20 | Method and apparatus to generate a stream of non-contiguous memory addresses |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005514677A JP2005514677A (ja) | 2005-05-19 |
JP4531398B2 true JP4531398B2 (ja) | 2010-08-25 |
Family
ID=9928073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003555354A Expired - Fee Related JP4531398B2 (ja) | 2001-12-20 | 2002-12-20 | メモリアドレス技術に関する改良 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7750916B2 (ja) |
EP (1) | EP1456749B1 (ja) |
JP (1) | JP4531398B2 (ja) |
AU (1) | AU2002353202A1 (ja) |
GB (1) | GB0130534D0 (ja) |
WO (1) | WO2003054707A2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200518070A (en) | 2003-10-10 | 2005-06-01 | Matsushita Electric Ind Co Ltd | Recording medium, reproduction device, program, and reproduction method |
JP4433311B2 (ja) | 2005-09-12 | 2010-03-17 | ソニー株式会社 | 半導体記憶装置、電子機器及びモード設定方法 |
US9665970B2 (en) * | 2006-09-19 | 2017-05-30 | Imagination Technologies Limited | Variable-sized concurrent grouping for multiprocessing |
US8141163B2 (en) * | 2007-07-31 | 2012-03-20 | Vmware, Inc. | Malicious code detection |
US20100180100A1 (en) * | 2009-01-13 | 2010-07-15 | Mavrix Technology, Inc. | Matrix microprocessor and method of operation |
US8451271B2 (en) * | 2009-01-22 | 2013-05-28 | Oracle International Corporation | Methods and systems for displaying graphical markers in a mixed box chart |
US8810573B2 (en) * | 2009-01-22 | 2014-08-19 | Oracle International Corporation | Method and systems for displaying graphical markers in a discrete box chart |
US9519947B2 (en) * | 2009-09-25 | 2016-12-13 | Nvidia Corporation | Architecture and instructions for accessing multi-dimensional formatted surface memory |
US11113062B2 (en) | 2013-07-15 | 2021-09-07 | Texas Instruments Incorporated | Inserting predefined pad values into a stream of vectors |
KR20160071774A (ko) * | 2014-12-12 | 2016-06-22 | 삼성전자주식회사 | 영상 처리를 위한 영상 처리 장치, 방법 및 기록 매체 |
GB2536211B (en) * | 2015-03-04 | 2021-06-16 | Advanced Risc Mach Ltd | An apparatus and method for executing a plurality of threads |
RU2666334C2 (ru) * | 2015-06-30 | 2018-09-06 | Общество С Ограниченной Ответственностью "Яндекс" | Способ обработки данных |
CN113853591A (zh) * | 2019-05-23 | 2021-12-28 | 德州仪器公司 | 将预定义填补值插入到向量流中 |
CN112168140B (zh) * | 2019-07-05 | 2021-07-13 | 山东大学齐鲁医院 | 基于人工智能芯片的穿戴式生物信息监测设备及方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4855903A (en) * | 1984-12-20 | 1989-08-08 | State University Of New York | Topologically-distributed-memory multiprocessor computer |
AU582632B2 (en) | 1985-04-05 | 1989-04-06 | Raytheon Company | Method and apparatus for addressing a memory by array transformations |
US4819152A (en) * | 1985-04-05 | 1989-04-04 | Raytheon Company | Method and apparatus for addressing a memory by array transformations |
EP0408810B1 (en) * | 1989-07-20 | 1996-03-20 | Kabushiki Kaisha Toshiba | Multi processor computer system |
JPH0455986A (ja) | 1990-06-26 | 1992-02-24 | Toshiba Corp | 画像処理装置 |
US5241625A (en) * | 1990-11-27 | 1993-08-31 | Farallon Computing, Inc. | Screen image sharing among heterogeneous computers |
KR100319770B1 (ko) * | 1991-08-13 | 2002-01-16 | 마거리트 와그너-달 | 영상화 및 그래픽 처리 시스템내에서의 다차원 주소발생방법 |
US5900878A (en) | 1994-01-18 | 1999-05-04 | Hitachi Medical Corporation | Method of constructing pseudo-three-dimensional image for obtaining central projection image through determining view point position by using parallel projection image and apparatus for displaying projection image |
JP3597917B2 (ja) | 1995-09-08 | 2004-12-08 | 株式会社日立メディコ | 擬似三次元画像構成法並びに投影画像表示装置 |
US5634043A (en) | 1994-08-25 | 1997-05-27 | Intel Corporation | Microprocessor point-to-point communication |
US5628026A (en) | 1994-12-05 | 1997-05-06 | Motorola, Inc. | Multi-dimensional data transfer in a data processing system and method therefor |
JP3664336B2 (ja) | 1996-06-25 | 2005-06-22 | 株式会社日立メディコ | 三次元画像構成法における視点位置及び視線方向の設定方法及び装置 |
US6282625B1 (en) * | 1997-06-25 | 2001-08-28 | Micron Electronics, Inc. | GART and PTES defined by configuration registers |
US6438675B1 (en) * | 1998-03-23 | 2002-08-20 | Ati Technologies, Inc. | Variable format memory access device |
GB0028354D0 (en) | 2000-11-21 | 2001-01-03 | Aspex Technology Ltd | Improvements relating to memory addressing |
-
2001
- 2001-12-20 GB GBGB0130534.1A patent/GB0130534D0/en not_active Ceased
-
2002
- 2002-12-20 WO PCT/GB2002/005852 patent/WO2003054707A2/en active Application Filing
- 2002-12-20 EP EP02788220.8A patent/EP1456749B1/en not_active Expired - Lifetime
- 2002-12-20 US US10/499,875 patent/US7750916B2/en active Active
- 2002-12-20 JP JP2003555354A patent/JP4531398B2/ja not_active Expired - Fee Related
- 2002-12-20 AU AU2002353202A patent/AU2002353202A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
AU2002353202A8 (en) | 2003-07-09 |
EP1456749A2 (en) | 2004-09-15 |
US7750916B2 (en) | 2010-07-06 |
EP1456749B1 (en) | 2013-11-13 |
WO2003054707A2 (en) | 2003-07-03 |
GB0130534D0 (en) | 2002-02-06 |
AU2002353202A1 (en) | 2003-07-09 |
WO2003054707A3 (en) | 2003-12-31 |
JP2005514677A (ja) | 2005-05-19 |
US20050206649A1 (en) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4531398B2 (ja) | メモリアドレス技術に関する改良 | |
JP7358382B2 (ja) | 演算を加速するための加速器及びシステム | |
JP7329533B2 (ja) | 演算を加速するための方法および加速器装置 | |
US6530010B1 (en) | Multiplexer reconfigurable image processing peripheral having for loop control | |
US7447873B1 (en) | Multithreaded SIMD parallel processor with loading of groups of threads | |
KR101270925B1 (ko) | 신호 처리 장치 | |
US6260088B1 (en) | Single integrated circuit embodying a risc processor and a digital signal processor | |
CN114503072A (zh) | 用于向量中的区的排序的方法及设备 | |
KR101107394B1 (ko) | 명령어 차단 시퀀서 로직을 갖는 다중 실행 유닛 처리 유닛 | |
US5437045A (en) | Parallel processing with subsampling/spreading circuitry and data transfer circuitry to and from any processing unit | |
US8254728B2 (en) | Method and apparatus for two dimensional image processing | |
EP1927949A1 (en) | Array of processing elements with local registers | |
AU747283B2 (en) | Data processing system for logically adjacent data samples such as image data in a machine vision system | |
US5736988A (en) | Apparatus and method for accelerated tiled data retrieval | |
JP2014501007A (ja) | 汎用レジスタファイルからsimdレジスタファイルへデータを移動させるための方法及び装置 | |
CN110574007B (zh) | 执行双输入值绝对值和求和操作的电路 | |
KR20120099075A (ko) | 픽셀 레이트에서의 이미지 처리를 위한 방법 및 장치 | |
TW202247043A (zh) | 在卷積網路—填磚組態中之無損填磚 | |
WO1999063751A1 (en) | Low-power parallel processor and imager integrated circuit | |
CN114830082A (zh) | 从多个寄存器中选择的simd操作数排列 | |
JP7136343B2 (ja) | データ処理システム、方法、およびプログラム | |
WO2020237231A1 (en) | Inserting predefined pad values into a stream of vectors | |
EP1927950A1 (en) | Array of processing elements with local registers | |
JP2001084242A (ja) | 可変演算プロセッサ | |
Stechele et al. | A coprocessor for accelerating visual information processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090402 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090703 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100302 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4531398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |