KR19980027320A - 멀티 프로세서 컴퓨터 시스템 - Google Patents

멀티 프로세서 컴퓨터 시스템 Download PDF

Info

Publication number
KR19980027320A
KR19980027320A KR1019960046037A KR19960046037A KR19980027320A KR 19980027320 A KR19980027320 A KR 19980027320A KR 1019960046037 A KR1019960046037 A KR 1019960046037A KR 19960046037 A KR19960046037 A KR 19960046037A KR 19980027320 A KR19980027320 A KR 19980027320A
Authority
KR
South Korea
Prior art keywords
processor module
processor
predetermined
cache
memory
Prior art date
Application number
KR1019960046037A
Other languages
English (en)
Inventor
진성곤
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960046037A priority Critical patent/KR19980027320A/ko
Publication of KR19980027320A publication Critical patent/KR19980027320A/ko

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 컴퓨터 시스템(computer system)에 관한 것으로서, 구체적으로는 복수개의 프로세서(processor)를 구비한 멀티 프로세서 컴퓨터 시스템에 관한 것이다. 발명은 컴퓨터 시스템의 기능을 각각 고유한 기능으로 분화하고, 이에 해당되는 전담 프로세서모듈을 사용하여 데이터를 처리하므로 전체 컴퓨터 시스템의 성능을 향상 시킨다.

Description

멀티 프로세서 컴퓨터 시스템(MULTI PROCESSOR COMPUTER SYSTEM)
본 발명은 컴퓨터 시스템(computer system)에 관한 것으로서, 구체적으로는 복수개의 프로세서(processor)를 구비한 컴퓨터 시스템에 관한 것이다.
현재 하나의 컴퓨터 시스템에 프로세서가 하나 이상 장착된 멀티 프로세서 컴퓨터 시스템(Multi Processor Computer System)들이 출현하고 있다.
도 1은 종래의 멀티 프로세서 컴퓨터 시스템의 일 예를 보이는 회로도이다.
도 1에 도시된바와 같이, 종래의 멀티 프로세서 컴퓨터 시스템은 각기 고유한 캐시(C1, C2, ... CN)와 프로세서를 구비한 복수개의 각각의 프로세서 모듈(P1, P2, ... PN)이 구비되어 있다. 제1 및 제2 버스 브릿지(bus bridge, 10, 12)가 구비되어 있어 해당되는 버스간의 인터페이스(interface)를 담당하며, 메인 메모리(main memory, 14)가 구비되어 있으며, 이는 상기 복수개의 프로세서가 공유하여 사용한다. 그리고 그래픽 컨트롤러(graphic controller, 16)와, 스토리지 컨트롤러(storage controller, 18), 네트웍 컨트롤러(network controller, 20)를 포함하고 있어 해당되는 기능을 수행한다. 그리고 바이오스가 탑재된 펌웨어(22)와, 플로피 디스크 컨트롤러(Floppy Disk Controller, 24)와, 직렬 및 병렬 입출력 포트(26, 28)를 포함하여 구성된다.
이러한 멀티 프로세서 컴퓨터 시스템에서 각각의 프로세서는 각각 해당되는 고유한 캐시(C1, C2, ... CN)를 사용하고 있으며, 메인 메모리(14)는 공유하는 형태로 되어 있다. 그리고 시스템과 외부와의 데이터 입출력을 위한 입출력 포트(26, 28)도 공유하도록 되어 있었다.
이러한 멀티 프로세서 컴퓨터 시스템은 일반적으로 태스크(task)를 실행할 때 여러 개의 모듈(module) 또는 프로세스(process)단위로 나누어 각각의 프로세서에 할당하여 처리하고 그 결과를 종합하여 태스크를 완료하도록 되어 있었다.
이러한 종래의 멀티 프로세서 컴퓨터 시스템은 동일한 프로세서를 사용함으로 각각의 프로세서에 할당된 태스크를 실행할 때 동일한 성능을 나타낸다. 그러나 시스템에서 처리되는 데이터는 연산 기능, 그래픽 디스플레이(graphic display) 기능, 입출력 기능 등 그 각각은 해당되는 특징을 내포하게 된다. 그러므로 일반적인 프로세서를 사용하여 데이터를 처리하는 경우에는 목적하는 성능을 달성할 수 없게 된다.
본 발명의 목적은 상술한 문제점을 해결하기 위해 제안된 것으로서, 컴퓨터 시스템의 기능을 분화하고, 이에 해당되는 전담 프로세서를 사용하여 데이터를 처리하게 하므로 전체 컴퓨터 시스템의 성능을 향상시킬 수 있는 멀티 프로세서 컴퓨터 시스템을 제공하는데 있다.
도 1은 종래의 멀티 프로세서 컴퓨터 시스템의 일 예를 보이는 회로도,
도 2는 본 발명의 바람직한 실시예에 따른 멀티 프로세서 컴퓨터 시스템의 회로도.
도 3은 복수개의 프로세서 모듈 중 해당되는 프로세서 모듈을 선택하기 위한 속성 비트를 설명하기 위한 도면.
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 멀티 프로세서 컴퓨터 시스템은 : 소정의 프로세서를 구비하고, 시스템에서 수행되는 태스크의 스케줄링 밑 할당하는 관리 프로세서 모듈과; 소정의 프로세서를 구비하고, 시스템에서 수행되는 태스크에서 인테저, 플로팅 포인트 연산을 포함하는 연산을 수행하는 연산 프로세서 모듈과; 소정의 프로세서를 구비하고, 텍스트, 그래픽 디스플레이 연산을 수행하는 그래픽 프로세서 모듈과; 소정의 프로세서를 구비하고, 보조 기억장치의 스토리지 컨트롤과 입력장치의 데이터 입출력 수행하는 입출력 프로세서 모듈과; 소정의 프로세서를 구비하고, 시스템간의 통신이나, 외부 장치와의 통신을 수행하는 통신 프로세서 모듈과; 상기 각각의 프로세서 모듈에서 공용하는 메인 메모리와; 상기 각각의 프로세서 모듈이 메모리를 엑세스하고자 할 때 시스템 버스의 사용권을 제어하는 버스 중재부를 포함한다.
이 실시예에 있어서, 소정의 프로세서를 구비하고, 시스템에서 처리되는 오디오/사운드 데이터의 처리를 수행하는 오디오/사운드 프로세서 모듈을 부가적으로 포함한다.
이 실시예에 있어서, 상기 오디오/사운드 프로세서 모듈은 소정의 펌웨어와, 버스 인터페이스 및 캐쉬와 메모리를 포함한다.
이 실시예에 있어서, 상기 관리 프로세서 모듈은 소정의 펌웨어와, 버스 인터페이스 및 캐쉬를 포함하고; 상기 연산 프로세서 모듈은 소정의 펌웨어와, 버스 인터페이스 및 캐쉬를 포함한다.
이 실시예에 있어서, 상기 그래픽 프로세서 모듈은 소정의 펌웨어와, 버스 인터페이스 및 캐쉬와 그래픽 메모리를 포함한다.
이 실시예에 있어서, 상기 입출력 프로세서 모듈은 소정의 펌웨어와, 버스 인터페이스 및 캐쉬와 메모리를 포함하고; 상기 통신 프로세서 모듈은 소정의 펌웨어와, 버스 인터페이스 및 캐쉬와 메모리를 포함한다.
이 실시예에 있어서, 프로그램을 구성하는 명령어는 태스크를 실행할 해당되는 프로세서 모듈을 지정하는 소정의 속성 비트를 포함한다.
실시예
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 멀티 프로세서 컴퓨터 시스템의 회로도이다.
도 2에 도시된바와 같이, 본 발명의 멀티 프로세서 컴퓨터 시스템은 크게 관리 프로세서 모듈(30)과, 연산 프로세서 모듈(35)과, 그래픽 프로세서 모듈(40)과, 입출력 프로세서 모듈(45)과, 통신 프로세서 모듈(50)과, 오디오/사운드 프로세서 모듈(55)을 포함하여 구성된다. 이러한 각각의 프로세서 모듈은 소정의 프로세서를 구비하고 있고, 해당되는 고유한 기능을 수행한다. 그리고 버스 중재부와, 메인 메모리를 포함하고 있다.
구체적으로, 이상과 같은 각각의 구성에 대하여 설명한다.
상기 관리 프로세서 모듈(30)은 시스템에서 수행되는 태스크의 스케줄링(scheduling)이나 할당 등을 담당하며, 소정의 펌웨어(FirmWare, 31)와, 버스 인터페이스(bus InterFace, 32) 및 캐쉬(33)를 구비하고 있다. 상기 연산 프로세서 모듈(35)은 시스템에서 수행되는 태스크에서 인테저(integer), 플로팅 포인트(floating point) 연산을 담당하며, 소정의 펌웨어(36)와, 버스 인터페이스(37) 및 캐쉬(38)를 구비하고 있다. 상기 그래픽 프로세서 모듈(40)은 텍스트, 그래픽 디스플레이 연산등을 수행하며, 소정의 펌웨어(41)와, 버스 인터페이스(42) 및 캐쉬(43)와 그래픽 메모리(44)를 구비하고 있다.
상기 입출력 프로세서 모듈(45)은 하드 디스크 드라이브(Hard Disk Drive), 플로피 디스크 드라이브(Floppy Disk Drive) 등의 스토리지 컨트롤(storage control)과 키보드(key board), 마우스(mouse)등의 데이터 입출력을 전담한다. 그리고 소정의 펌웨어(46)와, 버스 인터페이스(47) 및 캐쉬(48)와 메모리(49)를 구비하고 있다.
상기 통신 프로세서 모듈(50)은 컴퓨터 시스템간의 통신이나, 네트웍, 직렬 및 병렬 포트, USB, P1394, ISDN, IR, RF등으로 외부 장치와의 통신을 전담하며, 소정의 펌웨어(51)와, 버스 인터페이스(52) 및 캐쉬(53)와 메모리(54)를 구비하고 있다.
상기 오디오/사운드 프로세서 모듈(55)은 시스템에서 처리되는 오디오/사운드 데이터(audio/sound data)의 처리를 전담하며, 소정의 펌웨어(56)와, 버스 인터페이스(57) 및 캐쉬(58)와 메모리(59)를 구비하고 있다. 그리고 이를 통하여 라인 입출력(line input/output)과 스피커 출력, 마이크 입력을 처리한다.
상기 버스 중재부(60)는 상기와 같은 여러 개의 프로세서 모듈이 상기 메인 메모리(14)를 엑세스(access)하고자 할 때 시스템 버스의 사용권을 제어한다. 그리고 상기 메인 메모리(14)는 상기 각각의 프로세서 모듈에서 공용하는 메모리이다.
이상과 같은 멀티 프로세서 컴퓨터 시스템은, 도 3에 도시된 바와 같이, 프로그램을 구성하는 명령어(70)에 태스크를 실행할 해당되는 프로세서 모듈을 지정하는 소정의 속성 비트(attribute bit, 72)를 갖도록 한다.
이상과 같은 본 발명에 의하면, 각각의 프로세서 모듈이 해당되는 고유한 태스크의 처리를 담당하므로 처리 성능이 극대화된다. 이는 컴퓨터 시스템의 전체적인 성능을 극대화시킨다. 그리고 각각의 프로세서 모듈을 하나의 칩에 직접하여 제작 가능하므로 멀티 프로세서 컴퓨터 시스템의 제작에 따른 비용을 절감할 수 있게 된다.

Claims (7)

  1. 소정의 프로세서를 구비하고, 시스템에서 수행되는 태스크의 스케줄링 밑 할당하는 관리 프로세서 모듈(30)과;
    소정의 프로세서를 구비하고, 시스템에서 수행되는 태스크에서 인테저, 플로팅 포인트 연산을 포함하는 연산을 수행하는 연산 프로세서 모듈(35)과;
    소정의 프로세서를 구비하고, 텍스트, 그래픽 디스플레이 연산을 수행하는 그래픽 프로세서 모듈(40)과;
    소정의 프로세서를 구비하고, 보조 기억장치의 스토리지 컨트롤과 입력장치의 데이터 입출력 수행하는 입출력 프로세서 모듈(45)과;
    소정의 프로세서를 구비하고, 시스템간의 통신이나, 외부 장치와의 통신을 수행하는 통신 프로세서 모듈(50)과;
    상기 각각의 프로세서 모듈에서 공용하는 메인 메모리(14)와;
    상기 각각의 프로세서 모듈이 메모리(14)를 엑세스하고자 할 때 시스템 버스의 사용권을 제어하는 버스 중재부(60)를 포함하는 멀티 프로세서 컴퓨터 시스템.
  2. 제 1 항에 있어서,
    소정의 프로세서를 구비하고, 시스템에서 처리되는 오디오/사운드 데이터의 처리를 수행하는 오디오/사운드 프로세서 모듈(55)을 부가적으로 포함하는 멀티 프로세서 컴퓨터 시스템.
  3. 제 2 항에 있어서,
    상기 오디오/사운드 프로세서 모듈(55)은 소정의 펌웨어(56)와, 버스 인터페이스(57) 및 캐쉬(58)와 메모리(59)를 포함하는 멀티 프로세서 컴퓨터 시스템.
  4. 제 1 항에 있어서,
    상기 관리 프로세서 모듈(30)은 소정의 펌웨어(31)와, 버스 인터페이스(32) 및 캐쉬(33)를 포함하고;
    상기 연산 프로세서 모듈은 소정의 펌웨어(36)와, 버스 인터페이스(37) 및 캐쉬(38)를 포함하는 멀티 프로세서 컴퓨터 시스템.
  5. 제 1 항에 있어서,
    상기 그래픽 프로세서 모듈(40)은 소정의 펌웨어(41)와, 버스 인터페이스(42) 및 캐쉬(43)와 그래픽 메모리(44)를 포함하는 멀티 프로세서 컴퓨터 시스템.
  6. 제 1 항에 있어서,
    상기 입출력 프로세서 모듈(45)은 소정의 펌웨어(46)와, 버스 인터페이스(47) 및 캐쉬(48)와 메모리(49)를 포함하고;
    상기 통신 프로세서 모듈(50)은 소정의 펌웨어(51)와, 버스 인터페이스(52) 및 캐쉬(53)와 메모리(54)를 포함하는 멀티 프로세서 컴퓨터 시스템.
  7. 제 1 항에 있어서,
    프로그램을 구성하는 명령어(70)는 태스크를 실행할 해당되는 프로세서 모듈을 지정하는 소정의 속성 비트(72)를 포함하는 멀티 프로세서 컴퓨터 시스템.
KR1019960046037A 1996-10-15 1996-10-15 멀티 프로세서 컴퓨터 시스템 KR19980027320A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960046037A KR19980027320A (ko) 1996-10-15 1996-10-15 멀티 프로세서 컴퓨터 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960046037A KR19980027320A (ko) 1996-10-15 1996-10-15 멀티 프로세서 컴퓨터 시스템

Publications (1)

Publication Number Publication Date
KR19980027320A true KR19980027320A (ko) 1998-07-15

Family

ID=66289778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046037A KR19980027320A (ko) 1996-10-15 1996-10-15 멀티 프로세서 컴퓨터 시스템

Country Status (1)

Country Link
KR (1) KR19980027320A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538727B1 (ko) * 2002-03-07 2005-12-26 가부시끼가이샤 도시바 멀티 프로세서 시스템
KR100708952B1 (ko) * 2003-05-27 2007-04-18 닛본 덴끼 가부시끼가이샤 병렬 처리 시스템, 병렬 처리 프로그램을 기록하는 컴퓨터 판독가능한 기록 매체 및 병렬 처리 방법
KR100791296B1 (ko) * 2006-03-03 2008-01-04 삼성전자주식회사 멀티 코어 시스템에서 협력적 스케줄링을 제공하는 장치 및방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538727B1 (ko) * 2002-03-07 2005-12-26 가부시끼가이샤 도시바 멀티 프로세서 시스템
KR100708952B1 (ko) * 2003-05-27 2007-04-18 닛본 덴끼 가부시끼가이샤 병렬 처리 시스템, 병렬 처리 프로그램을 기록하는 컴퓨터 판독가능한 기록 매체 및 병렬 처리 방법
KR100791296B1 (ko) * 2006-03-03 2008-01-04 삼성전자주식회사 멀티 코어 시스템에서 협력적 스케줄링을 제공하는 장치 및방법

Similar Documents

Publication Publication Date Title
US20060294401A1 (en) Power management of multiple processors
US20160004647A1 (en) Method and circuit arrangement for accessing slave units in a system on chip in a controlled manner
US7398378B2 (en) Allocating lower priority interrupt for processing to slave processor via master processor currently processing higher priority interrupt through special interrupt among processors
JPS62243058A (ja) マルチプロセツサシステムの割込制御方法
JP4801605B2 (ja) Ｓｉｍｄ型マイクロプロセッサ
JP3467631B2 (ja) ロジックｌｓｉ
TW201433981A (zh) 多核心處理器及其相關控制方法與電腦系統
KR19980027320A (ko) 멀티 프로세서 컴퓨터 시스템
US7200700B2 (en) Shared-IRQ user defined interrupt signal handling method and system
CN114489791A (zh) 处理器装置及其指令执行方法、计算设备
JP3287283B2 (ja) Ｐｃｉバスの割り込みステアリング回路
US6539472B1 (en) Reboot control unit and reboot control method
US7266630B2 (en) CPU contained LSI
EP0795827B1 (en) Memory device and method for accessing memories of the memory device
US20070150670A1 (en) Semiconductor integrated circuit
CN111427836A (zh) 一种总线资源配置调整的异构多核处理器
WO2009004628A2 (en) Multi-core cpu
JPWO2012127534A1 (ja) バリア同期方法、バリア同期装置及び演算処理装置
JPH0635800A (ja) マイクロプロセッサ及びそれを使用したデータ処理システム
JPH0744504A (ja) Ｃｐｕと複数のｐｕ，ｆｐｕから成る演算ユニット
CN1090780C (zh) 存储管理的方法和装置
JPS60129856A (ja) メモリ制御回路
KR19990080204A (ko) 마이크로 프로세서
JPS60134940A (ja) 情報処理装置のレジスタ選択方式
KR20010066164A (ko) 공유 메모리를 이용한 통신 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination