KR20010066164A - 공유 메모리를 이용한 통신 장치 - Google Patents

공유 메모리를 이용한 통신 장치 Download PDF

Info

Publication number
KR20010066164A
KR20010066164A KR1019990067750A KR19990067750A KR20010066164A KR 20010066164 A KR20010066164 A KR 20010066164A KR 1019990067750 A KR1019990067750 A KR 1019990067750A KR 19990067750 A KR19990067750 A KR 19990067750A KR 20010066164 A KR20010066164 A KR 20010066164A
Authority
KR
South Korea
Prior art keywords
shared memory
processors
memory
storage unit
unit
Prior art date
Application number
KR1019990067750A
Other languages
English (en)
Inventor
염인기
Original Assignee
김진찬
주식회사 머큐리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김진찬, 주식회사 머큐리 filed Critical 김진찬
Priority to KR1019990067750A priority Critical patent/KR20010066164A/ko
Publication of KR20010066164A publication Critical patent/KR20010066164A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 다수의 프로세서(processor)가 공유 메모리를 이용하여 통신하도록 하는 장치에 관한 것이다. 종래의 기술에 있어서 다수의 프로세서간에 프로세서간 통신 방법을 사용하면 중앙 처리 장치를 경유해서 데이터 통신이 이루어지기 때문에, 데이터 통신 속도가 늦어질 뿐만아니라, 중앙 처리 장치에도 부하를 가중시켜 시스템의 전체 성능을 저하시키게 된다. 본 발명에서는 다수의 제 1, 제 2 프로세서(6, 8)가 공유 메모리를 이용하여 직접 데이터 통신하도록 한다. 따라서, 데이터 통신 속도가 빨라지는 효과가 있는 것이다. 또한, 중앙 처리 장치의 부하를 줄여 시스템의 전체 성능이 향상된다.

Description

공유 메모리를 이용한 통신 장치{APPARATUS FOR COMMUNICATION MAKE USE OF SHARED MEMORY}
본 발명은 공유 메모리(shared memory)를 이용한 통신 장치에 관한 것으로서, 특히 다수의 프로세서(processor)가 공유 메모리를 이용하여 통신하도록 하는 장치에 관한 것이다.
종래의 기술에 따른 "TDX-100"이라는 전전자 교환기에 있어서 다수의 프로세서간에는 프로세서간 통신(Inter Processor Communication : IPC) 방법을 사용하여데이터 통신을 하였다. 이와 같이 프로세서간 통신 방법을 사용하는 경우에는 별도의 중앙 처리 장치(Central Processing Unit : CPU)를 경유해서 데이터 통신이 이루어진다.
따라서, 다수의 프로세서간에 프로세서간 통신 방법을 사용하면 중앙 처리 장치를 경유해서 데이터 통신이 이루어지기 때문에, 데이터 통신 속도가 늦어질 뿐만아니라, 중앙 처리 장치에도 부하를 가중시켜 시스템의 전체 성능을 저하시키게 된다.
본 발명은 상기 결점을 개선하기 위하여 안출한 것으로서, 다수의 프로세서가 공유 메모리를 이용하여 직접 데이터 통신하도록 하는 공유 메모리를 이용한 통신 장치를 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은, 공유 메모리를 이용한 통신 장치에 있어서: 다수의 프로세서; 상기 공유 메모리를 할당하는 저장부; 상기 저장부의 메모리 구조를 제어하여 상기 공유 메모리의 할당을 제어하고 상기 다수의 프로세서를 각각 제어하여 상기 다수의 프로세서가 상기 공유 메모리를 통해 프로세서간 데이터 통신을 수행하도록 하는 제어부를 포함하는 것을 특징으로 한다.
도 1은 본 발명에 따른 공유 메모리를 이용한 통신 장치의 일 실시예를 나타낸 블록도,
도 2는 도 1에 도시된 공유 메모리를 이용한 통신 장치의 동작을 단계별로 나타낸 순서도.
<도면의 주요부분에 대한 부호의 설명>
2 : 키 입력부 4 : 제어부
6, 8 : 제 1, 제 2 프로세서 10 : 저장부
이하, 이와 같은 본 발명의 실시예를 다음과 같은 도면에 의하여 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 공유 메모리를 이용한 통신 장치의 일 실시예를 나타낸 블록도로, 키 입력부(2), 제어부(4), 제 1, 제 2 프로세서(6, 8), 및 저장부(10)로 구성된다.
동 도면에 있어서, 저장부(10)는 제어부(4)의 제어에 의해 자신의 전체 메모리를 다수의 제 1, 제 2 저장부 및 공유 저장부로 각각 할당한다. 상기 저장부(10)는 램(Random Access Memory : RAM)으로 구성할 수 있고, "DTX-100"이라는 전전자 교환기에서 메인 메모리(main memory)로 사용될 수 있다.
제어부(4)는 키 입력부(2)로부터 제공되는 키 입력에 대응해서 저장부(10)의 메모리 구조를 제어하여 공유 메모리의 할당을 제어하고 다수의 제 1, 제 2 프로세서(6, 8)를 제어하여 다수의 제 1, 제 2 프로세서(6, 8)가 공유 메모리를 통해 프로세서간 데이터 통신을 직접 수행하도록 한다.
도 2는 도 1에 도시된 공유 메모리를 이용한 통신 장치의 동작을 단계별로 나타낸 순서도이다.
먼저, 사용자가 키 입력부(2)를 조작하여 제어부(4)로 특정 키 신호를 입력한다(단계 22).
제어부(4)는 키 입력부(2)로부터 제공되는 키 신호가 공유 메모리 할당을 위한 명령인지 여부를 판단한다(단계 24).
키 입력부(2)로부터 제공되는 키 신호가 공유 메모리 할당을 위한 명령일 경우 저장부(10)의 메모리 구조를 제어하여 공유 저장부를 할당한다(단계 26). 이와 같은 저장부(10) 내의 각각의 제 1, 제 2 저장부는 제 1, 제 2 프로세서(6, 8) 각각의 전용 메모리이다.
제어부(4)는 다수의 제 1, 제 2 프로세서(6, 8)를 각각 제어하여 다수의 제 1, 제 2 프로세서(6, 8)가 저장부(10) 내의 공유 메모리를 통해 프로세서간 데이터 통신을 직접 수행하도록 한다(단계 28).
단계(24)에서 키 입력부(2)로부터 제공되는 키 신호가 공유 메모리 할당을 위한 명령이 아닐 경우 다수의 제 1, 제 2 프로세서(6, 8)를 각각 제어하여 다수의 제 1, 제 2 프로세서(6, 8)가 통상적인 프로세서간 통신 방법으로 데이터 통신을 수행하도록 한다(단계 30).
이상에서 설명한 바와 같이 본 발명은, 다수의 제 1, 제 2 프로세서(6, 8)가 공유 메모리를 이용하여 직접 데이터 통신하도록 한다. 따라서, 데이터 통신 속도가 빨라지는 효과가 있다. 또한, 중앙 처리 장치의 부하를 줄여 시스템의 전체 성능이 향상된다.

Claims (2)

  1. 공유 메모리를 이용한 통신 장치에 있어서:
    다수의 프로세서;
    상기 공유 메모리를 할당하는 저장부;
    상기 저장부의 메모리 구조를 제어하여 상기 공유 메모리의 할당을 제어하고 상기 다수의 프로세서를 각각 제어하여 상기 다수의 프로세서가 상기 공유 메모리를 통해 프로세서간 데이터 통신을 수행하도록 하는 제어부를 포함하는 공유 메모리를 이용한 통신 장치.
  2. 제 1 항에 있어서,
    상기 저장부는, 상기 다수의 프로세서의 각각의 전용 메모리 영역을 각각 할당함을 특징으로 하는 공유 메모리를 이용한 통신 장치.
KR1019990067750A 1999-12-31 1999-12-31 공유 메모리를 이용한 통신 장치 KR20010066164A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990067750A KR20010066164A (ko) 1999-12-31 1999-12-31 공유 메모리를 이용한 통신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990067750A KR20010066164A (ko) 1999-12-31 1999-12-31 공유 메모리를 이용한 통신 장치

Publications (1)

Publication Number Publication Date
KR20010066164A true KR20010066164A (ko) 2001-07-11

Family

ID=19634848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990067750A KR20010066164A (ko) 1999-12-31 1999-12-31 공유 메모리를 이용한 통신 장치

Country Status (1)

Country Link
KR (1) KR20010066164A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414365B1 (ko) * 2001-08-31 2004-01-07 엘지전자 주식회사 다중프로세서간 통신 제어 장치 및 그 방법
KR100464036B1 (ko) * 2002-09-07 2005-01-03 엘지전자 주식회사 멀티프로세서의 정보 교환 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414365B1 (ko) * 2001-08-31 2004-01-07 엘지전자 주식회사 다중프로세서간 통신 제어 장치 및 그 방법
KR100464036B1 (ko) * 2002-09-07 2005-01-03 엘지전자 주식회사 멀티프로세서의 정보 교환 장치

Similar Documents

Publication Publication Date Title
US8595526B2 (en) System and method for power reduction by sequestering at least one device or partition in a platform from operating system access
KR20010066164A (ko) 공유 메모리를 이용한 통신 장치
KR102161689B1 (ko) L2 캐시 특성을 조절할 수 있는 멀티-코어 cpu 시스템, 이의 동작 방법, 및 이를 포함하는 장치들
JPH02210542A (ja) 仮想計算機システムにおける実行制御方式
JPH02128250A (ja) 情報処理装置のアクセス制御回路
JPH03265945A (ja) 異種オペレーティングシステム間のデータ共有方式
JPH0348937A (ja) 仮想計算機システムにおける入出力命令実行方式
KR940000976A (ko) 다중 프로세서 시스템의 부팅방법 및 장치
JPS57211628A (en) Controller for shared input and output loop bus of multicomputer system
KR0175534B1 (ko) 공유 분산 메모리 시스템 상에서의 자료 분산 및 통신 방법
JPH02113339A (ja) 仮想計算機制御方式
JPH06231091A (ja) 物理プロセッサのハント方式
KR100289191B1 (ko) 다중프로세서의스카시버스공유장치
KR100414365B1 (ko) 다중프로세서간 통신 제어 장치 및 그 방법
JPS634363A (ja) マルチｃｐｕ装置
JPS60147861A (ja) デ−タ処理システム
JPH01144154A (ja) 階層構造による分散処理装置
JPS62283752A (ja) ホストコンピユ−タ内バツフア割当て方式
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
JPS619742A (ja) 事象管理方式
JPS63296161A (ja) 仮想共通記憶装置制御方式
KR20000018537A (ko) 제어 장치의 데이터 병렬 처리 구조
JPS62286155A (ja) マルチｃｐｕ制御方式
JPS6389962A (ja) プロセツサ割り当て方法および装置
JPH03125248A (ja) データ処理システム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid