JPH01144154A - 階層構造による分散処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は階層構造による分散処理装置に関し、たとえ
ばコンピュータや画像端末装置やワードプロセッサなど
の機能分散による処理の高速化を図るような階層構造に
よる分散処理装置に関する。

［従来の技術］ 分散処理は、複数のプロセッサを含む計算機システムの
上でシステム内に分散した各種資源を最適に利用しなが
らプログラムを実行させる計算機技術の総称である。従
来からの分散処理と呼ばれる技術においては、大別して
広域分散システム技術と分散型マシン技術の２種類があ
り、この２つが相互に影響し合って次世代の情報処理シ
ステムの理想像が生まれようとしている。ここで、広域
分散システム技術は計算機技術と通信機技術の結合を中
心とするものであり、分散型マシン技術はＬＳＩ技術の
インパクトなどの影響を吸収して生まれようとしている
機能分散、負荷分散を実現するものである。本願発明は
このうちの分散型マシン技術に分類される。

さらに、従来の分散処理の手法の分類を行なうと次のよ
うになる。すなわち、処理方式によって分類すると、各
プロセッサが同一の機能を持ち、負荷を平等に分担する
形態のシステムである１負荷分散型と、各プロセッサが
それぞれ専用の機能を持つ形態のシステムである２機能
分散型がある。

ま°た、結合方式によって分類すると、共有メモリ型が
あり、これには単一、多重、環状のバスとメモリスイッ
チとマルチボートメモリが含まれる。

また、ネットワーク型は階層構造（鎖状結合、星状結合
１本状結合）と、非階層構造（環状結合。

格子状結合、超立方体結合、その他）がある。

［発明が解決しようとする問題点］ 上述の手法による問題点を分類別に述べると、まず１負
荷分散型では、大型機なみの機能性能を実現するには、
小型機の機能が適切でない場合が多い。また、多数のプ
ロセッサと共有主メモリを結合するスイッチでのアクセ
スの遅延および共有主メモリにおけるアクセス競合に起
因する性能低下が大きい。さらに、ユーザジョブの一般
的な並列分解（負荷配分法）が難しい。

一方、２機能分散型では、各プロセッサへの機能割当て
が適切でなければ、ジョブ実行時にプロセッサ間通信の
オーバヘッドが過大になり、各プロセッサの選択の仕方
によっては機能別プロセッサ間での負荷の不均衡を生じ
る。さらに、構成プロセッサに専用化技術の使用経験が
少ないため、十分に専用プロセッサとしての価格／性能
比を発揮できない場合がある。

次に、結合方式による分類では、１共有メモリ型では複
数のプロセッサが同じデータを同時に使おうとするため
に共通データアクセス競合が生じ、違うデータでも同じ
メモリユニット内にあるものを同時に使おうとする共通
メモリアクセス競合が生じ、プロセッサと共通メモリが
バスで結合されているときには共通バスアクセス競合を
生じる。

また、２ネツトワーク型では、プロセッサ間の通信はマ
ルチプロセッサ化によるオーバヘッドであり、極力これ
に要する時間を短くしなければならないなどの各種問題
点があった。

それゆえに、この発明の主たる目的は、機能分散型をベ
ースとして、機能分散に見られる問題点を階層構造とイ
ンターフェイスを共有メモリにすることにより、上述の
問題点を解消し得て、アクセス競合を最小化することが
でき、プロセッサ間通信のオーバヘッドを相手のプロセ
ッサの共有メモリに直接書込むことにより最小にできる
ような階層構造による分散処理装置を提供することであ
る。

［問題点を解決するための手段］ この発明は機能別に分散されて配置され、それぞれが個
別的に情報を処理するための複数の中央処理手段と、複
数の中央処理手段のそれぞれに対応して設けられる共有
メモリと、複数の中央処理手段のうち密接に情報処理す
る中央処理手段のそれぞれに対応する共有メモリを介し
て接続するために、階層的に分割された複数のバスを備
えて構成したものである。

［作用］ この発明に係る階層構造による分散処理装置は、複数の
中央処理手段のうち、密接に情報処理する中央処理手段
を用いて、その中央処理手段に対応する共通メモリを介
して階層型分散アーキテクチャによって分散処理するこ
とにより、アクセス競合を最小にし、プロセッサ間通信
のオーバヘッドを相手の中央処理手段の共有メモリに直
接書込むことによって最小にする。

［発明の実施例］ 第１図はこの発明の一実施例に用いられる基本モジュー
ルの概略ブロック図であり、第２図は第１図に示した基
本モジュールを複数用いて構成した階層型分散システム
の一例を示す図である。

第１図において、基本モジュール１は少なくともプロセ
ッサ１１と内部バス１２と共有メモリ１５とを必ず含み
、共有メモリ１５は内部バス１２に接続されるとともに
、共通バス２にも接続される。さらに、基本モジニール
１は機能分散化のための負荷機能として局所メモリ１３
と周辺デバイスなどを含む。

第２図は第１図に示した基本モジュール１ａないし１ｆ
を用いて、階層型分散システムを構成したものであり、
密接なプロセッサ間は共通バス２を利用できるように階
層構造とされ、処理内容を機能別に分散された複数のプ
ロセッサに分割する際には、共有メモリ１５をインター
フェイスとして用いることにより、機能分割を処理内容
によって可変できるようにされている。

上述のごとく階層構造をとる多重化バスを用いることに
より、マルチＣＰＵにおけるデータフローの管理が階層
構造により容易となり、密接なプロセッサ同士がバスに
よる密結合をとるため、共通バスに対する競合の最適化
が図れる。また、階層化による競合の分散が可能となり
、他の階層に競合しないため、プロセッサ間の通信プロ
トコルも階層ごとに最適化が図れる。さらに、プロセッ
サ間のインターフェイスに共有メモリ１５を利用するこ
とにより、機能の分割はインターフェイス。

プログラム自身が共有メモリ１５に書込まれであるので
処理に応じて動的に変化できる。また、プロセッサ間通
信の大きなオーバヘッドであるプロセッサの同期をとる
ための持ち時間は、共有メモリ１５をパケットバッファ
とすることで最小化できる。また、共有メモリ１５は共
通バスを介してグローバルなメモリマツプに割当てられ
ているので、相手の共有メモリに対してデータの転送を
行なわなくても、双方からデータをアクセスできる。

つまり、データ転送時間のロスを除去できる。

さらに、基本モジュール１の組合わせでシステムを構築
したことにより、基本モジュールは最低構成としてプロ
セッサ１１と共有メモリ１５と共通バス２とで構成され
るので、ＬＳＩ技術を用いることによりコンパクトにす
ることができる。この基本モジュール１を組合わせるこ
とによって、構造上自然と階層構造が形成され、分散処
理が簡単に実現できる。

第３図はこの発明の一実施例の概略ブロック図である。

まず、この発明の一実施例の構成について説明する。こ
の実施例においては、基本モジュールとしてメインモジ
ュール３と周辺制御モジュール４とグラフィックモジュ
ール５と入力制御モジュール６とウィンドウ制御モジュ
゛−ルアとから構成されている。

メインモジュール３は汎用Ｏ８（オペレーティングシス
テム）を搭載してシステム全体の管理を行なうものであ
る。このために、メインモジュール３は内部バス３４に
接続されたメインＣＰＵ３１と局所メモリ３２と演算プ
ロセッサ３３と共有メモリ３５とから構成されている。

共有メモリ３５はメインバス２に接続されている。局所
メモリ３２は共有メモリ３５に対する競合からの回避の
ために、このメインモジュール３のみで行なわれる処理
のプログラムおよびデータを記憶するものである。演算
プロセッサ３３は浮動少数点演算などの処理をサポート
する。なお、図示しないが、メインＣＰＵ３１の周辺を
サポートするＬＳＩや回路などが付加されている。

周辺制御モジュール４は内部バス４５に接続されて周辺
制御ＣＰＵ４１とディスクコントローラ４２とスキャナ
コントローラ４３とプリンタコントローラ４４と共有メ
モリ４６とから構成されている。そして、共有メモリ４
６がメインバス２に接続されている。ディスクコントロ
ーラ４２はプロッピーディスクを制御するものであり、
スキャナコントローラ４３はスキャナを制御し、プリン
タコントローラ４４はプリンタを制御する。共有メモリ
４６はインターフェイスとして、各デバイスとの入出力
データや制御用コマンドの授受に利用したり、インター
フェイスプログラムをメインモジュール３の制御により
ロードしたりセーブしたりするものである。

グラフィックモジュール５は画素に対応するビットマツ
プの描画や表示およびウィンドウの管理を行なうもので
ある。このために、グラフィックモジュール５はイメー
ジバス５４に接続されたグラフィックＣＰＵ５１とフレ
ームバッファ５２とウィンドウバッファとして機能する
共有メモリ５３とを含む。このグラフィックモジュール
５における共有メモリ５３は印刷用のビットマツプ展開
エリアや表示用ウィンドウのバッファや他のモジュール
とのインターフェイスなどに利用される。

人力制御モジュール６はキー、マウス、ハンドスキャナ
などの制御を行ない、上位の階層であるグラフィックモ
ジュール５に対して、冗長のある情報成分を整理して伝
送するものである。このために、入力制御モジュール６
は内部バス６５に接続された入力制御ＣＰＵ６１とキー
コントローラ６２とマウスコントローラ６３とハンドス
キャンコントローラ６４とデータバッファとして機能す
る共有メモリ６６とから構成されている。この入力制御
モジュール６において、共有メモリ６６はモジュール間
のインターフェイスとデータのバッファとして利用され
る。

ウィンドウ制御モジュール７はグラフィックモジュール
５における共有メモリ５３からのデータを図示しないＣ
ＲＴデイスプレィに表示してアクティブなウィンドウの
表示を行なうものである。

このために、ウィンドウ制御モジュール７は内部バス７
３に接続されたウィンドウ制御ＣＰＵ７１とウィンドウ
／カーソルコントローラ７２と共有メモリ７４とを含み
、共有メモリ７４はイメージバス５４に接続されている
。ウィンドウ制御モジュール７はウィンドウ制御ＣＰＵ
７１を含んでいることにより、自動スクロール、リアル
タイムズームアツプなどの処理を、上位層であるグラフ
ィックＣＰＵ５１の負荷なしに実現できる。同様にして
、カーソルについても、グラフィックモジュール５の管
理の下に、入力制御モジュール６とのデータのやり取り
で実現できる。

第３図に示した分散処理装置における各モジュールの相
互関係は、以下のように階層化されている。

メインモジュール３ 周辺制御モジュール４ グラフィックモジュール５ ウィンドウ制御モジュール７ 人力制御モジュール６ 階層構造による分散処理は、人間に対する応答のように
高速性を要求する機能などで分割することにより効果を
発揮する。その−例として、文書処理をこの発明の一実
施例で実現したときの動作について説明する。

第４Ａ図および第４Ｂ図は入力制御モジュールの動作を
説明するためのフロー図であり、第５Ａ図および第５Ｂ
図はグラフィックモジュールの動作を説明するためのフ
ロー図であり、第６Ａ図および第６Ｂ図はメインモジュ
ールの動作の説明するためのフロー図であり、第７図は
入力制御モジュールとグラフィックモジュールとメイン
モジュールとの間における制御シーケンスを示す図であ
る。

次に、第３図ないし第７図を参照して、この発明の一実
施例の具体的な動作について説明する。

まず、メインモジュール３が文書エディタを処理してい
るときに、図示しないキーボードから入力されたキーコ
ードに従って文章が作成される過程を例に掲げる。キー
人力制御モジュール６は第４Ｂ図に示すフロー図に従っ
て、人力制御ＣＰＵ６１が各デバイスのイニシャライズ
を行なった後、割込みの待機状態となる。

ここで、キーボードからキーコントローラ６２にキーコ
ードが入力されると、入力制御ＣＰＵ６１はキーコント
ローラ６２から割込みがかけられ、第４Ａ図に示すプロ
グラムを実行する。すなわち、入力制御ＣＰＵ６１は入
力されたキーコードを取込み、そのキーコードが正常で
あるか否かを判別する。キーコードが正常でなければ第
４Ｂ図に示すルーチンにリターンし、正常であれば入力
されたキーコードを共有メモリ６６に記憶させた後、第
４Ｂ図に示すルーチンにリターンする。入力制御ＣＰＵ
６１はキーコントローラ６２からの割込みに応じて、上
位モジュールへの割込みが必要であるか否かを判別し、
必要でなければ共有メモリ６６の状態をチエツクする。

もし、上位モジュールへの割込みが必要であれば、上位
モジュールとしてのグラフィックモジュール５に割込み
をかける。

一方、グラフィックモジュール５は第５Ｂ図に示すフロ
ー図に基づくプログラムを実行していて、入力制御モジ
ュール６から割込みがかけられると、共有メモリ６６に
記憶されているキーコードをチエツクし、グラフィック
モジュール５のイベントマネージャで文字描画を起動し
て第５Ｂ図に示すルーチンにリターンする。そして、そ
して、グラフィックＣＰＵ５１は文字イベントの起動で
あるか否かを判別し、起動であれば、文字コードから上
位モジュールであるメインモジュール３の共付メモリ３
５に状態データとコードデータを記憶させる。その後、
グラフィックＣＰＵ５１はメインモジュール３のメイン
ＣＰＵ３１に対して割込みをかける。それとともに、ま
ず入力された文字コードに従って、ローマ字またはかな
を表示する。

メインモジュール３はｍ６Ｂ図に示すように、文章エデ
ィタのための処理をしていて、グラフィックモジュール
５から割込みがかけられると、共有メモリ３５内のコー
ドデータと状態メモリからかな漢字変換イベントを起動
し、第６Ｂ図に示すルーチンにリターンする。そして、
メインＣＰＵ３１はかな漢字変換イベントが起動された
ことに応じて、状態の変化があったことを判別し、共有
メモリ３５のコードデータからかな漢字変換を行なう。

その後、メインＣＰＵ３１は、再び状態コードをグラフ
ィックモジュール５の共有メモリ５３に記憶させた後、
グラフィックモジュール５に対して割込みをかける。

グラフィックモジュール５はメインモジュール３から割
込みがかけられると、共有メモリ５３１；記憶されてい
るデータに基づいて、文字パターンヲフレームバッファ
５２に描画表示する。

上述のごとく、メインモジュール３とグラフィックモジ
ュール５と入力制御モジュール６はそれぞれ平行して処
理できる部分が多く、従来の１つのプロセッサで行なっ
ていた処理よりも高速化できる。特に、階層構造により
、共有メモリ３５゜５３．６６およびメインバス２．イ
メージバス５４などの競合が減少し、効率の良い分散処
理を実現できる。

この他に、文書データの蓄積や印刷９表示１編集通信な
どにおいてもこの発明を適用することにより、高速処理
が可能となる。

また、第３図はこの発明の実施例の１つとして掲げたも
のであり、さらに多い階層やモジュールにおいてもこの
発明を適用でき、機能分散化のための基本モジュールへ
の付加回路はいくらでも応用できる。

［発明の効果］ 以上のように、この発明によれば、複数の中央処理手段
のうち密接に情報処理する中央処理手段をそれぞれ対応
する共有メモリとバスを介して接続して、階層゛型分散
アーキテクチャによって分散処理するようにしたので、
共有メモリとバスの競合を減少し得て効率の良い分散処
理を実現することができる。しかも、処理全体のスルー
ブツトを向上させるには、１つの仕事の分割ができなけ
れ−ば、プロセッサの処理速度に依存するが、応答速度
に関してはこの発明のように機能的に分散させることに
より、処理のレベルに合わせて応答させることができ、
また高い並行処理分散が可能な場合の速度の向上が実現
できる。しかも、応用環境の多様化が進んでいる現状で
は、応用側の要請に合わせた形にシステムを構築する自
由度が求められるが、この発明のような拡張性を向上し
た階層構造分散構造では、単一システム構造よりも有利
となる。しかも、単一プロセッサの場合プロセッサが故
障すれば、システム全体が停止するが、この発明のよう
に複数の中央処理手段を設けた場合は、正常な中央処理
手段により代行してシステム全体の停止を免れる。しか
も、各中央処理手段を特定の機能の専用として分散させ
ることができ、処理能力向上ができる。さらに、各中央
処理手段の役割機能および相互のインターフェイスが明
確化されていれば、個々の中央処理手段と処理内容の設
計をシステムの他の部分と独立して行なうことができる
などの種々の特有の効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例に用いられる基本モジュー
ルの概略ブロック図である。第２図は第１図に示した基
本モジュールを複数用いて構成した階層型分散システム
の一例を示す図である。第３図はこの発明の一実施例を
示す概略ブロック図である。第４Ａ図および第４Ｂ図は
入力制御モジュールの動作を説明するためのフロー図で
ある。 第５Ａ図および第５Ｂ図はグラフィックモジュールの動
作を説明するためのフロー図である。第６Ａ図および第
６Ｂ図はメインモジュールの動作を説明するためのフロ
ー図である。、第７図は入力制御モジニールとグラフィ
ックモジュールとメインモジュールの間における制御シ
ーケンスを示す図である。 図において、１は基本モジュール、２は共通バス、３は
メインモジュール、４は周辺制御モジュール、５はグラ
フィックモジュール、６は入力制御モジュール、７はウ
ィンドウ制御モジュール、１１はプロセッサ、３１はメ
インＣＰＵ、３４゜４５．７３は共有バス、３５，４６
．５３，６６゜７４は共有メモリ、４１は周辺制御ＣＰ
Ｕ、５１はグラフィックＣＰＵ、６１は入力制御ＣＰＵ
。 ７１はウィンドウ制御ＣＰＵを示す。 第１゛図 第４Ａ図　　　　　第４Ｂ図

Claims (1)

1. 【特許請求の範囲】 機能別に分散されて配置され、それぞれが個別的に情報
   を処理するための複数の中央処理手段、前記複数の中央
   処理手段のそれぞれに対応して設けられる共有メモリ、
   および 前記複数の中央処理手段のうち、密接に情報処理するそ
   れぞれの中央処理手段に対応する共有メモリを介して接
   続するために、階層的に分割された複数のバスを備え、 階層型分散アーキテクチャによって分散処理するように
   したことを特徴とする、階層構造による分散処理装置。