JPS619742A - 事象管理方式 - Google Patents

事象管理方式

Info

Publication number
JPS619742A
JPS619742A JP59130443A JP13044384A JPS619742A JP S619742 A JPS619742 A JP S619742A JP 59130443 A JP59130443 A JP 59130443A JP 13044384 A JP13044384 A JP 13044384A JP S619742 A JPS619742 A JP S619742A
Authority
JP
Japan
Prior art keywords
message
unprocessed
control function
communication
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59130443A
Other languages
English (en)
Other versions
JPH0457027B2 (ja
Inventor
Miyuki Takasaki
高崎 幸
Toshio Hayashi
利夫 林
Shosaku Furubayashi
古林 庄作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Usac Electronic Ind Co Ltd
Original Assignee
Usac Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Usac Electronic Ind Co Ltd filed Critical Usac Electronic Ind Co Ltd
Priority to JP59130443A priority Critical patent/JPS619742A/ja
Publication of JPS619742A publication Critical patent/JPS619742A/ja
Publication of JPH0457027B2 publication Critical patent/JPH0457027B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、制御機能が階層構造をとっている情報処理シ
ステムにおいて、未処理事象のあふれを迅速確実に認識
し、未処理事象の量を適切な範囲に制御する事象管理方
式に関する。
〔従来の技術〕
−aに、情報処理システムにおいて、コンピュータとコ
ンピュータの間、あるいはコンピュータと端末との間で
通信を行う場合、応用プログラム同0士あるいは応用プ
ログラムと端末との間の論理的結合や、使用される通信
制御処理装置および通信回線などハードウェア間の論理
的、物理的結合が行われ、多様な通信制御が必要とされ
る。このため2通信制御機能は2通信アクセス法や回線
制御プログラムなどの複数のレベルで階層化されている
。ある通信処理を要求する事象について1つのレベルの
通信制御処理が終了すると、その事象の制御は上位ある
いは下位のレベルへ渡され、処理が行われるようになっ
ている。たとえば最近。
ネットワーク構成や変更が容易でコンピュータ間での通
信や分散処理が可能なFNAなどの標準化されたネット
ワークアーキテクチュアの利用が広まっている。
このようなネットワークアーキテクチュアのシステムで
は1通信制御機能が階層化されているとともにそれぞれ
が標準化され5他のネットワーク要素の対応する階層と
の間での通信が可能にされている。
第2図は、このようなネットワークアーキテクチュアの
従来システムの1例を示したもので9図において、1は
ホストコンピュータ、2は応用プログラム、3は通信機
能制御部、4はメソセージキュー、5は通信制御処理装
置、6は通信制御部。
7はホストインタフェースバッファ、8はメンセージキ
ュー、9はラインバッファ、10は回線インタフェース
、11は通信回線を示している。
通信機能制御部3は、一般的な通信アクセス法(VT’
AM)の機能を果たし、多様な端末その他のネットワー
ク資源を、応用プログラム2に意識させることなく統一
的に使用できるようにし、またネットワーク資源の共用
化や1通信制御部6と連係して通信処理の効率的な分散
制御を行う。
通信制御部6は、一般的な通信制御プログラム(NCP
)の機能を果たし、ネットワーク内の通信経路選択やノ
ードを制御するための経路制御。
メソセージ管理、伝送制御手順に基づいてデータリング
上でメツセージ伝送を行う伝送制御1回線接続やデジタ
ル信号転送制御などの回線入出力制御を含んでいる。こ
れらの制御機能は大部分がファームウェアイヒされてお
り、高速で実行される。
たとえば、ホストコンピュータ1に対してネットワーク
内の他のホストコンピュータから通信回線11を介して
メソセージが送信されて来たとき。
回線インタフェース10により受信データは順次ライン
バッファ9に格納される。通信制御部6はメソセージ組
立てやコード変換等4を行い、ホストインタフェースバ
ッファ7を介してホストコンピュータlへ転送する。し
かしこのとき、ホストインクフェースバッファ7がビジ
ー状態にある場合には、いったんメツセージキュー8に
つないでおき(キューイング)、バソフプが空き次第、
キューから順番に解放して転送する。
ポストコンピュータ1では9通信制御処理装置5から転
送されたメソセージを通信機能制御部3で処理して、応
用プログラム2のGETマクロを発行して待ちになって
いるタスクへ渡す。しかしこのとき、応用プログラム2
のGETマクロを発行しているタスクが処理中であれば
、処理可能になるまでメソセージキュー4につないでお
く。
ところで通信機能制御部3は、メソセージキュー4につ
ながれている未処理のメソセージの個数が予め定められ
た数(たとえば10個)よりも多くなるとハソファビジ
ーが増大しているものと判定し、メソセージ送出側のコ
ンピュータに対して一時的な処理中断を依願し、入力を
抑制するようにしている。しかし、メンセージキュー4
につながれている未処理メソセージの個数が僅かでも。
メンセージキュー8に、は多数のメソセージがつながれ
ていて、また通信制御部6がファームウェアで高速実行
されることから、その後間もなくハソファビシーが住じ
1通信制御部6の制御効率が低下するということがあっ
た。
〔発明が解決しようとする問題点〕
従来システムでは、メソセージ送信などの事象の発生量
を制御できる制御機能レベルが自レベルの未処理事象キ
ューを監視して、その量によって事象発生を制限するか
否かを決定していたが、これ夕は相手コンピュータが暴
走を起こしている場合などに未処理事象のあふれを確実
に防止することができないという問題があった。そこで
もっと早期に確実に未処理事象のあふれを予測する必要
がある。
〔問題点を解決するための手段〕
本発明は、未処理事象の増加傾向が供給側の下位の制御
機能レベルの処理状態にも依存することに着目し、これ
を下位の制御機能レベルのキューの大きさで認識し、早
期に対処するようにしたもので、そのための手段は2階
層化された複数の制御機能部を有し、非同期にかつ連続
的に発生する事象を、下位の制御機能部から上位の制′
a機能部へ順次処理しながら転送し、各制御榴能部間で
の事象の転送はキューイングにより同期化して行う処理
システムにおいて、少なくとも1つの上位の制御機能部
は自制御機能部内の未処理事象のキューおよび直近下位
の制御機能部内未処理事象のキューの双方を監視し、そ
れに基づいて未処理事象のあふれを判定して、新たな事
象発生を抑制する制御を行う・ことを特徴としている。
〔実施例〕
以下に1本発明の詳細を実施例にしたがって説明する。
第1図は本発明の1実施例システムの構成図であり5図
において、1はホストコンピュータ、2は応用プログラ
ム、3は通信機能制御部、4はメンセージキュー、5は
通信制御処理装置、6は通信制御部、7はホストインタ
フェースバッファ。
8はメンセージキュー29はラインハソファ、10は回
線インタフェース、11は通信回線、12は本発明に基
づく事象管理ルーチンを示す。
本実施例システムの構成は、第2図で説明した従来例の
構成と基本的には同じであるが、事象管理ルーチン12
により事象発生を管理する制御内容のみが異なっている
。ここでは、一般的な動作機能は第2図に関する説明が
援用されるものとして、事象管理ルーチン12の機能に
ついてのみ説明する。
通信機能制御部3は9通信制御処理装置5がら転送され
た受信メソセージを処理するごとに、メンセージキュー
4につながれている未処理メソセージの個数(“自キュ
ー”とする)が、予め定められた数n(たとえばn=1
0)よりも大きいか否かを調べる。n以上であった場合
には、メソセージ送信元のコンピュータに対して、送信
処理を中断させるメソセージを送信し、その後メンセー
ジキュー4から未処理メソセージを1個取り出して処理
する。他方、n未満であった場合には2通信制御処理装
置5内のメンセージキュー8につながれている未処理メ
ンセージの個数(“下位キュー”とする)をコマンドを
発行して調べ、その個数が予め定められた数m(たとえ
ばm−5)よりも大きい場合には、先の場合と同様にメ
ツセージ送信元コンピュータに対して送信処理を中断さ
せるメソセージを送信し、その後メソセージ処理を行う
。そしてm未満であれば、そのままメソセージ処理を行
う。
なお、自キューおよび下位キューの個数とを結合した適
当な判別式を作成して事象発生を制限するようにしても
よい。
また本発明は2通信制御における受信メソセージの処理
を例にとって説明されたが、これに制限されるものでは
なく、制御機能が階層化され、各層で事象のキューイン
グが行われているシステムについて一般的に適用できる
ものである。
〔発明の効果〕
以上のように9本発明によれば未処理事象のあふれ発生
を従来よりも早期に検出してその対応手段を実行するこ
とができるため、システムの性能を常に高い状態で動作
させることができる。
【図面の簡単な説明】
第1図は本発明の1実施例システムの構成図。 第2図は従来システムの構成図である。 図中、1はホストコンピュータ、2は応用プログラム、
3は通信機能制御部、4はメンセージキュー、5は通信
制御処理装置、6は通信制御部。 7はホストインタフェースバッファ、8はメソセージキ
ュー、12は事象管理ルーチンを表す。

Claims (1)

    【特許請求の範囲】
  1. 階層化された複数の制御機能部を有し、非同期にかつ連
    続的に発生する事象を、下位の制御機能部から上位の制
    御機能部へ順次処理しながら転送し、各制御機能部間で
    の事象の転送はキューイングにより同期化して行う処理
    システムにおいて、少なくとも1つの上位の制御機能部
    は自制御機能部内の未処理事象のキューおよび直近下位
    の制御機能部内未処理事象のキューの双方を監視し、そ
    れに基づいて未処理事象のあふれを判定して、新たな事
    象発生を抑制する制御を行うことを特徴とする事象管理
    方式。
JP59130443A 1984-06-25 1984-06-25 事象管理方式 Granted JPS619742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59130443A JPS619742A (ja) 1984-06-25 1984-06-25 事象管理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59130443A JPS619742A (ja) 1984-06-25 1984-06-25 事象管理方式

Publications (2)

Publication Number Publication Date
JPS619742A true JPS619742A (ja) 1986-01-17
JPH0457027B2 JPH0457027B2 (ja) 1992-09-10

Family

ID=15034363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59130443A Granted JPS619742A (ja) 1984-06-25 1984-06-25 事象管理方式

Country Status (1)

Country Link
JP (1) JPS619742A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62243057A (ja) * 1986-04-16 1987-10-23 Hitachi Ltd フアイル転送管理方式
JPH01180050A (ja) * 1988-01-11 1989-07-18 Pfu Ltd プロセス間通信制御方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62243057A (ja) * 1986-04-16 1987-10-23 Hitachi Ltd フアイル転送管理方式
JPH01180050A (ja) * 1988-01-11 1989-07-18 Pfu Ltd プロセス間通信制御方式

Also Published As

Publication number Publication date
JPH0457027B2 (ja) 1992-09-10

Similar Documents

Publication Publication Date Title
US5943479A (en) Method for reducing the rate of interrupts in a high speed I/O controller
WO1990002378A1 (en) Multilevel distributed computer system
JPH04318654A (ja) マイクロプロセッサへの割り込みのリダイレクションシステム
US6256660B1 (en) Method and program product for allowing application programs to avoid unnecessary packet arrival interrupts
US6012121A (en) Apparatus for flexible control of interrupts in multiprocessor systems
KR20040104467A (ko) 공통 작업 큐 환경에서의 최격적 서버
JP2005196726A (ja) 実時間遠隔バックアップシステム及びそのバックアップ方法
JP2002024195A (ja) 並列処理装置、及び、並列処理方法
JPS619742A (ja) 事象管理方式
CN110489358B (zh) 一种交互控制方法及设备系统
JPH01305461A (ja) バス使用権制御方式
JPS615361A (ja) 通信インタフエイス回路
JPH076042A (ja) データ受信制御装置
JP2820942B2 (ja) 通信プロトコル処理方法
JPH0887477A (ja) サービス要求依頼方法
KR910005777B1 (ko) 퍼스널컴퓨터 접속 처리장치의 n회선 처리방법
JPS62283752A (ja) ホストコンピユ−タ内バツフア割当て方式
CN117909087A (zh) 一种数据处理方法、装置、中央处理器及电子设备
KR100442599B1 (ko) 교환 시스템에서 워크스테이션의 분산 객체를 이용한메시지 처리 장치 및 방법
JPS63129443A (ja) 通信制御装置
JPS63107253A (ja) パケツト処理方法
JPH04372042A (ja) 入出力割込み処理管理方式
JPH0721043A (ja) 仮想計算機システムにおける端末共用制御方式
JPH0697984A (ja) ネットワーク通信方法
JPH0468457A (ja) ネットワーク管理システムのマネージャ装置