JPH0457027B2 - - Google Patents

Info

Publication number
JPH0457027B2
JPH0457027B2 JP59130443A JP13044384A JPH0457027B2 JP H0457027 B2 JPH0457027 B2 JP H0457027B2 JP 59130443 A JP59130443 A JP 59130443A JP 13044384 A JP13044384 A JP 13044384A JP H0457027 B2 JPH0457027 B2 JP H0457027B2
Authority
JP
Japan
Prior art keywords
events
communication
control function
control
message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59130443A
Other languages
English (en)
Other versions
JPS619742A (ja
Inventor
Myuki Takasaki
Toshio Hayashi
Shosaku Furubayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP59130443A priority Critical patent/JPS619742A/ja
Publication of JPS619742A publication Critical patent/JPS619742A/ja
Publication of JPH0457027B2 publication Critical patent/JPH0457027B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、制御機能が階層構造をとつている情
報処理システムにおいて、未処理事象のあふれを
迅速確実に認識し、未処理事象の量を適切な範囲
に制御する事象管理方式に関する。
〔従来の技術〕
一般に、情報処理システムにおいて、コンピユ
ータとコンピユータの間、あるいはコンピユータ
と端末との間で通信を行う場合、応用プログラム
同士あるいは応用プログラムと端末との間の論理
的結合や、使用される通信制御処理装置および通
信回線などハードウエア間の論理的、物理的結合
が行われ、多様な通信制御が必要とされる。この
ため、通信制御機能は、通信アクセス法や回線制
御プログラムなどの複数のレベルで階層化されて
いる。ある通信処理を要求する事象について1つ
のレベルの通信制御処理が終了すると、その事象
の制御は上位あるいは下位のレベルへ渡され、処
理が行われるようになつている。たとえば最近、
ネツトワーク構成や変更が容易でコンピユータ間
での通信や分散処理が可能なFNAなどの標準化
されたネツトワークアーキテクチユアの利用が広
まつている。
このようなネツトワークアーキテクチユアのシ
ステムでは、通信制御機能が階層化されていると
ともにそれぞれ標準化され、他のネツトワーク要
素の対応する階層との間での通信が可能にされて
いる。
第2図は、このよなネツトワークアーキテクチ
ユアの従来システムの1例を示したもので、図に
おいて、1はホストコンピユータ、2は応用プロ
グラム、3は通信機能制御部、4はメツセージキ
ユー、5は通信制御処理装置、6は通信制御部、
7はホスストインタフエースバツフア、8はメツ
セージキユー、9はラインバツフア、10は回線
インタフエース、11は通信回線円示している。
通信機能制御部3は、一般的な通信アクセス法
(VTAM)の機能を果たし、多様な端末その他の
ネツトワーク資源を、応用プログラム2に意識さ
せることなく統一的に使用できるようにし、また
ネツトワーク資源の共用化や、通信制御部6と連
係して通信処理の効率的な分散制御を行う。
通信制御部6は、一般的な通信制御プログラム
(NCP)の機能を果たし、ネツトワーク内の通信
経路選択やノードを制御するための経路制御、メ
ツセージ管理、伝送制御手順に基づいてデータリ
ング上でメツセージ伝送を行う伝送制御、回線接
続やデジタル信号転送制御などの回線入出力制御
を含んでいる。これらの制御機能は大部分がフア
ームウエア化されており、高速で実行される。
たとえば、ホストコンピユータ1に対してネツ
トワーク内の他のホストコンピユータから通信回
線11を介してメツセージが送信されて来たと
き、回線インタフエース10により受信データは
順次ラインバツフア9に格納される。通信制御部
6はメツセージ組立てやコード変換等を行い、ホ
ストインタフエースバツフア7を介してホストコ
ンピユータ1へ転送する。しかしこのとき、ホス
トインタフエースバツフア7がビジー状態にある
場合には、いつたんメツセージキユー8につない
でおき(キユーイング)、バツフアが空き次第、
キユーから順番に解放して転送する。
ホストコンピユータ1では、通信制御処理装置
5から転送されたメツセージを通信機能制御部3
で処理して、応用プログラム2のGETマクロを
発行して待ちになつているタスクへ渡す。しかし
このとき、応用プログラム2のGETマクロを発
行しているタスクが処理中であれば、処理可能に
なるまでメツセージキユー4につないでおく。
ところで通信機能制御部3は、メツセージキユ
ー4につながれている未処理のメツセージの個数
が予め定められた数(たとえば10個)よりも多く
なるとバツフアビジーが増大しているものと判定
し、メツセージ送出側のコンピユータに対して一
時的な処理中断を依頼し、入力を抑制するように
している。しかし、メツセージキユー4につなが
れている未処理メツセージの個数が僅かでも、メ
ツセージキユー8には多数のメツセージがつなが
れていて、また通信制御部6がフアームウエアで
高速実行されることから、その後間もなくバツフ
アビジーが生じ、通信制御部6の制御効率が低下
するということがあつた。
〔発明が解決しようとする問題点〕
従来システムでは、メツセージ送信などの事象
の発生量を制御できる制御機能レベルが自レベル
の未処理事象キユーを監視して、その量によつて
事象発生を制限するか否かを決定していたが、こ
れでは相手コンピユータが暴走を起こしている場
合などに未処理事象のあふれを確実に防止するこ
とができないという問題があつた。そこでもつと
早期に確実に未処理事象のあふれを予測する必要
がある。
〔問題点を解決するための手段〕
本発明は、未処理事象の増加傾向が供給側の下
位の制御機能レベルの処理状態にも依存すること
に着目し、これを下位の制御機能レベルのキユー
の大きさで認識し、早期に対処するようにしたも
ので、そのための手段は、階層化された複数の制
御機能部を有し、非同期にかつ連続的に発生する
事象を、下位の制御機能部から上位の制御機能部
へ順次処理しながら転送し、各制御機能部間での
事象の転送はキユーイングにより同期化して行う
処理システムにおいて、少なくとも1つの上位の
制御機能部は自制御機能部内の未処理事象のキユ
ーおよび直近下位の制御機能部内未処理事象のキ
ユーの双方を監視し、それに基づいて未処理事象
のあふれを判定して、新たな事象発生を抑制する
制御を行うことを特徴としている。
〔実施例〕
以下に、本発明の詳細を実施にしたがつて説明
する。
第1図は本発明の1実施例システムの構成図あ
り、図において、1はホストコンピユータ、2は
応用プログラム、3は通信機能制御部、4はメツ
セージキユー、5は通信制御処理装置、6は通信
制御部、7はホストインタフエースバツフア、8
はメツセージキユー、9はラインバツフア、10
は回線インタフエース、11は通信回線、12は
本発明に基づく事象管理ルーチンを示す。
本実施例システムの構成は、第2図で説明した
従来例の構成と基本的には同じであるが、事象管
理ルーチン12により事象発生を管理する制御内
容のみが異なつている。ここでは、一般的な動作
機能は第2図に関する説明が援用されるものとし
て、事象管理ルーチン12の機能についてのみ説
明する。
通信機能制御部3は、通信制御処理装置5から
転送された受信メツセージを処理するごとに、メ
ツセージキユー4につながれている未処理メツセ
ージの個数(“自キユー”とする)が、予め定め
られた数n(たとえばn=10)よりも大きいか否
かを調べる。n以上であつた場合には、メツセー
ジ送送信元のコンピユータに対して、送信処理を
中断させるメツセージを送信し、その後メツセー
ジキユー4から未処理メツセージを1個取り出し
て処理する。他方、n未満であつた場合には、通
信制御処理装置5内のメツセージキユー8につな
がれている未処理メツセージの個数(“下位キユ
ー”とする)をコマンドを発行して調べ、その個
数が予め定められた数m(たえばm=5)よりも
大きい場合には、先の場合と同様にメツセージ送
信元コンピユータに対して送信処理を中断させる
メツセージを送信し、その後メツセージ処理を行
う。そしてm未満であれば、そのままメツセージ
処理を行う。
なお、自キユーおよび下位キユーの個数とを結
合した適当な判別式を作成して事象発生を制限す
るようにしてもよい。
また本発明は、通信制御における受信メツセー
ジの処理を例にとつて説明されたが、これに制限
されるものではなく、制御機能が階層化され、各
層で事象のキユーイングが行われているシステム
について一般的に適用できるものである。
〔発明の効果〕
以上のように、本発明によれば未処理事象のあ
ふれ発生を従来よりも早期に検出してその対応手
段を実行することができるため、システムの性能
を常に高い状態で動作させることができる。
【図面の簡単な説明】
第1図は本発明の1実施例システムの構成図、
第2図は従来システムの構成図である。 図中、1はホストコンピユータ、2は応用プロ
グラム、3は通信機能制御部、4はメツセージキ
ユー、5は通信制御処理装置、6は通信制御部、
7はホストインタフエースバツフア、8はメツセ
ージキユー、12は事象管理ルーチンを表す。

Claims (1)

    【特許請求の範囲】
  1. 1 階層化された複数の制御機能部を有し、非同
    期にかつ連続的に発生する事象を、下位の制御機
    能部から上位の制御機能部へ順次処理しながら転
    送し、各制御機能部間での事象の転送はキユーイ
    ングにより同期化して行う処理システムにおい
    て、少なくとも1つの上位の制御機能部は自制御
    機能部内の未処理事象のキユーおよび直近下位の
    制御機能部内未処理事象のキユーの双方を監視
    し、それに基づいて未処理事象のあふれを判定し
    て、新たな事象発生を抑制する制御を行うことを
    特徴とする事象管理方式。
JP59130443A 1984-06-25 1984-06-25 事象管理方式 Granted JPS619742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59130443A JPS619742A (ja) 1984-06-25 1984-06-25 事象管理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59130443A JPS619742A (ja) 1984-06-25 1984-06-25 事象管理方式

Publications (2)

Publication Number Publication Date
JPS619742A JPS619742A (ja) 1986-01-17
JPH0457027B2 true JPH0457027B2 (ja) 1992-09-10

Family

ID=15034363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59130443A Granted JPS619742A (ja) 1984-06-25 1984-06-25 事象管理方式

Country Status (1)

Country Link
JP (1) JPS619742A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62243057A (ja) * 1986-04-16 1987-10-23 Hitachi Ltd フアイル転送管理方式
JPH01180050A (ja) * 1988-01-11 1989-07-18 Pfu Ltd プロセス間通信制御方式

Also Published As

Publication number Publication date
JPS619742A (ja) 1986-01-17

Similar Documents

Publication Publication Date Title
US6418478B1 (en) Pipelined high speed data transfer mechanism
US5357612A (en) Mechanism for passing messages between several processors coupled through a shared intelligent memory
JPH10207822A (ja) 高速i/oコントローラにおける割り込み処理方法
US5513328A (en) Apparatus for inter-process/device communication for multiple systems of asynchronous devices
US5276896A (en) Apparatus for implementing data communications between terminal devices and user programs
EP0871308A2 (en) Method and program product for flexible control of interrupts in multiprocessor systems
EP0871307A2 (en) Apparatus for flexible control of interrupts in multiprocessor systems
JP2005196726A (ja) 実時間遠隔バックアップシステム及びそのバックアップ方法
JPH0457027B2 (ja)
EP1365322A1 (en) Improvements relating to computer programs
JP2893868B2 (ja) 入出力装置の制御方式
JPS615361A (ja) 通信インタフエイス回路
JP3112287B2 (ja) メッセージ管理処理装置
JPS63145550A (ja) フアイル転送処理方式
JPH0468457A (ja) ネットワーク管理システムのマネージャ装置
JP3213016B2 (ja) 多重化要素制御方式
JPH0697984A (ja) ネットワーク通信方法
JPH04372042A (ja) 入出力割込み処理管理方式
JPH076042A (ja) データ受信制御装置
JPH02118841A (ja) 入力待ち行列管理方式
JPH0697447B2 (ja) 処理装置の通信制御装置
Atkins Exception handling in communication protocols
JPH01125643A (ja) メッセージ分割送受信制御方式
Soundararajan Responsive Sequential Processes Neelam Soundararajan and Roger L. Costello Computer and Information Science Department Ohio State University Columbus, OH 43210, USA
JPH06250964A (ja) 制御装置