JP3213016B2 - 多重化要素制御方式 - Google Patents

多重化要素制御方式

Info

Publication number
JP3213016B2
JP3213016B2 JP10275491A JP10275491A JP3213016B2 JP 3213016 B2 JP3213016 B2 JP 3213016B2 JP 10275491 A JP10275491 A JP 10275491A JP 10275491 A JP10275491 A JP 10275491A JP 3213016 B2 JP3213016 B2 JP 3213016B2
Authority
JP
Japan
Prior art keywords
elements
processing
standby
active
multiplexing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10275491A
Other languages
English (en)
Other versions
JPH04333144A (ja
Inventor
俊文 關
麻子 北村
恵子 永瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10275491A priority Critical patent/JP3213016B2/ja
Publication of JPH04333144A publication Critical patent/JPH04333144A/ja
Application granted granted Critical
Publication of JP3213016B2 publication Critical patent/JP3213016B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【0001】[発明の目的]
【0002】
【産業上の利用分野】本発明は、システムを構成するシ
ステム要素のうち少なくとも一部のシステム要素を多重
化した冗長システムの多重化要素制御方式に関する。
【0003】
【従来の技術】近年、電算機システムの各分野における
要求の多様化および技術の高度化に伴って、システムが
大規模化かつ複雑化する傾向にある。このため、システ
ムの信頼性向上が重要になっている。
【0004】システムの信頼性を向上させるための多重
化処理方法として、従来から同一の処理を複数のシステ
ム要素で並行に実行する並列多重処理方式と、処理は単
一のシステム要素で実行し、実行中のシステム要素(ア
クティブ要素)が故障した段階で待機系のシステム要素
(パッシブ要素)が処理を継続する待機冗長処理方式と
がある。
【0005】並列多重処理方式は、計算機故障時にパッ
シブ要素の立ち上げ等の操作がいらず、システムを停止
することなく処理を継続できるが、正常時においても同
一の処理を複数の多重化されたシステム要素で並列に処
理するため、各計算機の処理負荷は大きい。これに対
し、待機冗長処理方式では、アクティブ要素とパッシブ
要素の内部状態を同一に保つための操作をしなければな
らないが、パッシブ要素は実際の処理を行わないので各
計算機の処理負荷は小さく、計算機資源を有効に利用可
能である。
【0006】このように並列多重処理方式と待機冗長処
理方式は一長一短があるが、従来はシステム全体の要求
形態からどちらか一方の方式が採用されている。
【0007】
【発明が解決しようとする課題】しかしながら、最近で
は複数のシステム要素の協力・協調によって与えられた
作業を実現する処理形態が用いられるようになり、一つ
のシステム内においても個々のシステム要素の処理形
態、信頼性、実行環境等によって最適な処理方式が異な
るという問題があった。
【0008】本発明は、かかる従来の事情に対処してな
されたもので、各システム要素毎にその処理内容に応じ
て、処理方式を設定することができ、システムの信頼性
の向上と計算機資源の有効利用を図ることのできる多重
化要素制御方式を提供しようとするものである。
【0009】[発明の構成]
【0010】
【課題を解決するための手段】 すなわち、本発明の多重
化制御方式は、システムを構成するシステム要素のうち
少なくとも一部のシステム要素を多重化した冗長システ
ムの多重化要素制御方式において、前記システム要素
に、自要素が実行中システム要素であるか、待機システ
ム要素であるかを判別して、自要素の動作を制御する形
態判別手段と、前記実行中システム要素が自身の内部状
態を前記待機システム要素に通知することにより、前記
待機システム要素が自身の内部状態を前記通知のうち正
しい通知によるものに置きかえるチェックポイント実行
部とを設けるとともに、実行中システム要素を多重化し
て並列実行させる並列多重処理方式と、実行中システム
要素群と待機システム要素群とで多重化し、通常は実行
中システム要素間でメッセージ交換しながら与えられた
作業を実行し、実行中システム要素の故障時に待機シス
テム要素が処理を継続する待機冗長処理方式とを混在さ
せた状態で処理を実行することを特徴とする。
【0011】
【作用】上記構成の本発明の多重化要素制御方式では、
各システム要素毎に自要素が実行中システム要素である
か、待機システム要素であるかを判別して、自要素の動
作を制御する形態判別手段が設けられているので、各シ
ステム要素毎の処理内容に応じて、並列多重処理方式な
いし待機冗長処理方式のどちらか適した方式を選択する
ことができる。また、異なる処理方式のシステム要素が
混在しても、互いに他のシステム要素の処理形態を意識
することなく情報を交換しながら与えられた処理を実現
することができる。
【0012】
【実施例】以下、本発明の多重化要素制御方式の詳細を
一実施例について図面を参照して説明する。
【0013】図1は、本実施例におけるシステムの構成
を示すもので、本システムは、システム要素が登録され
る処理実行手段としてのプロセッサ1a、1b、……
を、メッセージ交換手段としてのメッセージ交換装置2
a、2b、…を介して一列に接続して構成されている。
そして、プロセッサ1a、1b、…によりシステム要素
の機能が実行され、システム要素間の通信は、メッセー
ジ交換装置2a、2b、…によって制御される。なお、
本実施例では、プログラムモジュールがシステム要素と
なる。
【0014】このようなシステムにおいて、信頼性を向
上させる等の理由により、例えば図2に示すように、個
々のシステム要素は多重化され、各サイトに分散されて
配置されている。同図に示す例では、斜線を付したシス
テム要素A3、C2、C3、D2がパッシブ要素であ
り、他のシステム要素A1、A2、B1、B2、C1、
D1がアクティブ要素である。
【0015】すなわち、システム要素Aは、プロセッサ
1a、1b、1cに登録されているが、プロセッサ1a
とプロセッサ1bに登録されているシステム要素A1、
A2のみが、通常時動作するアクティブ要素であり、プ
ロセッサ1cに登録されているシステム要素A3は、通
常時は実際の処理をせず、プロセッサ1aないしプロセ
ッサ1bが故障したときにアクティブになるために待機
しているパッシブ要素である。
【0016】また、システム要素Bはプロセッサ1aと
1bに登録されており、ともにアクティブ要素として並
列に動作する。システム要素Cはプロセッサ1a、1
b、1cに登録されているが、プロセッサ1cのシステ
ム要素C1のみがアクティブ要素で、プロセッサ1aと
1bのシステム要素C2、C3はパッシブ要素である。
このように待機系要素が2 つ以上存在する場合は、C1
故障時に待機系要素内のいずれか1 つの要素がアクティ
ブ要素になる。
【0017】同様に、システム要素Dはプロセッサ1b
と1cに登録されているが、プロセッサ1cのシステム
要素D1のみがアクティブ要素で、プロセッサ1bのシ
ステム要素D2はパッシブ要素である。
【0018】また、各システム要素は、図3に示すよう
に、アプリケーションの処理を行う処理実行部11と、
チェックポイント(アクティブ要素はチェックポイント
毎に内部状態をパッシブ要素に通知し、パッシブ要素は
最終チェックポイントから処理を引き継ぐ)をとるため
のチェックポイント実行部12と、自要素がアクティブ
状態かパッシブ状態かを判別するための手段としての形
態判別部13とから構成されている。そして、処理実行
時には形態判別部13の指示に基づいてアクティブない
しパッシブな処理を行う。
【0019】したがって、各システム要素の要求される
信頼度に応じて2 重化、3 重化…された各システム要素
の形態判別部13に対して、予め外部からアクティブ状
態かパッシブ状態かを指定しておくことにより、その多
重化された要素内の任意数をアクティブ要素にすること
ができる。つまり、アクティブ要素故障時に瞬時の切り
替え時間も許されない場合は、アクティブ要素を複数個
用意して並列多重処理させる。システム要素A、Bはア
クティブ要素をそれぞれ2 個づつ用意しこの形態に属す
る。一方、アクティブ要素故障時の切り替え時間は多少
かかってもよいがハードウェア資源を有効に使わなけれ
ばならないときは、アクティブ要素を1つにした待機冗
長処理方式を用いる。システム要素C、Dがこの形態に
属する。また、システム要素Aのように、3 重化してあ
るがそのうちの2 つだけをアクティブ要素にするよう
な、連続処理と資源の有効利用の両方を考慮した処理形
態をとることもできる。
【0020】これらのシステム要素は、図4に示すよう
に放送通信を用いて情報を交換するため、通信相手のシ
ステム要素が何重化されているか、さらにどちらのモー
ドで実行されているかを考慮する必要はない。各システ
ム要素は、多重化された要素から同一メッセージを複数
受信する場合、そのうちの正しい1 つのメッセージを選
択する。そして、各システム要素内の形態判別部13の
指示に基づいて、自要素がアクティブ要素の場合はアク
ティブな処理を実行し、自要素がパッシブ要素の場合は
パッシブな処理を実行する。
【0021】次に、システム要素が故障した場合の処理
の例について、図5のフローチャートを参照して説明す
る。なお、ここでは、アクティブ要素の故障の判定、パ
ッシブ要素に対する指令を図示しない監視要素または各
システム要素内の監視処理部によって実行する。
【0022】図4に示すような実行状態において、アク
ティブ要素としてシステム要素A1が故障すると(10
1)、他のアクティブなシステム要素A2が存在するた
め処理は中断することなく接続される。
【0023】さらに、この場合は、パッシブなシステム
要素A3が存在するため(102)、次なる故障に対し
てアクティブ要素数を2 個に保つため、監視要素ないし
監視処理部は、パッシブ要素A3の形態判別部13に対
して、アクティブ要素に切り替えるように指示する(1
03)。
【0024】これによって、以降システム要素A3はア
クティブ状態となり(104)、並列多重処理を維持す
ることができる。一方、故障要素A1は、切り離され保
守された後、パッシブ要素としてシステムに再登録する
ことにより初期の状態に復帰することができる。
【0025】また、待機冗長処理しているシステム要素
C群のアクティブ要素C1が故障した場合(101)、
2 つのパッシブ要素C2、C3が存在するため(10
2)、監視要素ないし監視処理部は、どちらかの要素の
形態判別部13にその状態をアクティブ状態にするよう
変更を通知し(103)、当該要素の状態をアクティブ
状態にする(104)ことによって処理を引き継ぐ。
【0026】ここで、例えばプロセッサ1bが故障した
場合は、そのプロセッサ1bに登録されているシステム
要素A2、B1、C2、D2が処理を終了するが、他の
プロセッサにそれぞれに対応するシステム要素が存在す
るため処理は継続される。
【0027】また、例えば、システム要素Cのアクティ
ブ要素C1故障時の切り替え時間をなくしたい場合は、
システム要素C2ないしC3のいずれかをアクティブ要
素とすればよいが、この場合、システム要素C2ないし
C3のいずれかの形態判別部13にアクティブ状態にす
るよう通知する。逆に並列多重処理をしているシステム
要素Aを資源の有効利用のため待機冗長処理に変える場
合は、システム要素A1ないしA2のいずれかの形態判
別部13にパッシブ状態にするよう通知する。この時、
上記操作に伴う他の要素に対する影響は生じないので、
他の操作は行う必要がなく、各システム要素のアクティ
ブかパッシブかの形態を任意に動的に変更することがで
きる。
【0028】以上のように本実施例にれば、各システム
要素毎にその処理内容に応じた多重化方式を選択するこ
とができ、かつ、異なる処理方式のシステム要素が混在
しても、互いに他のシステム要素の処理形態を意識する
ことなく情報を交換しながら与えられた処理を実現する
ことができる。このため個々のシステム要素の処理だけ
を考えてその処理に適した処理形態をとることができ、
システムの信頼性の向上と計算機資源の有効利用を図る
ことができる。
【0029】
【発明の効果】以上説明したように、本発明によれば、
各システム要素毎にその処理内容に応じて、処理方式を
設定することができ、システムの信頼性の向上と計算機
資源の有効利用を図ることのできる多重化要素制御方式
を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例のシステムの構成を示す図で
ある。
【図2】多重化された要素をプロセッサに分散配置した
状態を示す図である。
【図3】システム要素の構成を示す図である。
【図4】多重化されたシステム要素間の情報交換のよう
すを説明するための図である。
【図5】アクティブ要素故障時の動作を説明するための
フローチャートである。
【符号の説明】
1a、1b…… プロセッサ 2a、2b…… メッセージ交換手段
フロントページの続き (56)参考文献 特開 平3−34032(JP,A) 関 俊文、外2名,“知的分散高信頼 システム−列車運行管理システムへの適 用の検討−”,東芝レビュー,株式会社 東芝,1991年1月1日,第46巻,第1 号,p.59−62 関 俊文、外2名,“知的分散システ ムにおける高信頼放送通信機構”,電子 情報通信学会論文誌,1990年2月25日, 第J73−D−1巻,第2号,p.117− 125 田村 信介、外2名,“知的分散オペ レーティング・システム”,電学論, 1989年,109−C(7),p.507−514 (58)調査した分野(Int.Cl.7,DB名) G06F 11/16 - 11/20 G06F 15/16 - 15/177 G06F 9/46

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 システムを構成するシステム要素のうち
    少なくとも一部のシステム要素を多重化した冗長システ
    ムの多重化要素制御方式において、 前記システム要素に、自要素が実行中システム要素であ
    るか、待機システム要素であるかを判別して、自要素の
    動作を制御する形態判別手段と、前記実行中システム要
    素が自身の内部状態を前記待機システム要素に通知する
    ことにより、前記待機システム要素が自身の内部状態を
    前記通知のうち正しい通知によるものに置きかえるチェ
    ックポイント実行部とを設けるとともに、 実行中システム要素を多重化して並列実行させる並列多
    重処理方式と、 実行中システム要素群と待機システム要素群とで多重化
    し、通常は実行中システム要素間でメッセージ交換しな
    がら与えられた作業を実行し、実行中システム要素の故
    障時に待機システム要素が処理を継続する待機冗長処理
    方式とを混在させた状態で処理を実行することを特徴と
    する多重化要素制御方式。
  2. 【請求項2】 請求項1記載の多重化要素制御方式にお
    いて、前記各システム要素は、前記形態判別手段に外部
    から指示を与えることにより、実行中システム要素か待
    機システム要素かを切り替え可能に構成されていること
    を特徴とする多重化要素制御方式。
JP10275491A 1991-05-08 1991-05-08 多重化要素制御方式 Expired - Lifetime JP3213016B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10275491A JP3213016B2 (ja) 1991-05-08 1991-05-08 多重化要素制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10275491A JP3213016B2 (ja) 1991-05-08 1991-05-08 多重化要素制御方式

Publications (2)

Publication Number Publication Date
JPH04333144A JPH04333144A (ja) 1992-11-20
JP3213016B2 true JP3213016B2 (ja) 2001-09-25

Family

ID=14335997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10275491A Expired - Lifetime JP3213016B2 (ja) 1991-05-08 1991-05-08 多重化要素制御方式

Country Status (1)

Country Link
JP (1) JP3213016B2 (ja)

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
田村 信介、外2名,"知的分散オペレーティング・システム",電学論,1989年,109−C(7),p.507−514
関 俊文、外2名,"知的分散システムにおける高信頼放送通信機構",電子情報通信学会論文誌,1990年2月25日,第J73−D−1巻,第2号,p.117−125
関 俊文、外2名,"知的分散高信頼システム−列車運行管理システムへの適用の検討−",東芝レビュー,株式会社東芝,1991年1月1日,第46巻,第1号,p.59−62

Also Published As

Publication number Publication date
JPH04333144A (ja) 1992-11-20

Similar Documents

Publication Publication Date Title
EP0444376B1 (en) Mechanism for passing messages between several processors coupled through a shared intelligent memory
EP0062463B1 (en) Computer or processor control systems
JP2001306349A (ja) バックアップ装置及びバックアップ方法
US5664090A (en) Processor system and method for maintaining internal state consistency between active and stand-by modules
WO2006005251A1 (fr) Procede et systeme de realisation de la fonction de commutation dans un systeme de communication
JP3139884B2 (ja) 多重要素処理システム
KR19980020514A (ko) 종합정보통신망 사설교환기의 결함내성 구현방법
JP3213016B2 (ja) 多重化要素制御方式
JP3118855B2 (ja) マルチプロセッサシステム
JPH05314075A (ja) オンラインコンピュータ装置
JPH0736721A (ja) 多重化コンピュータシステムの制御方式
JP2002055840A (ja) 冗長構成切替システム
JPH08316957A (ja) 二重化ネットワーク管理システム
JPH04239831A (ja) 相互プロセッサバックアップ方式
JP3176945B2 (ja) 情報処理装置、待機冗長型システムおよび待機冗長型システムの主系と待機系との間でチェックポイントをとる方法
JPH06266685A (ja) 分散形制御システム
JP3299315B2 (ja) マルチプロセッサシステム
JPH04295937A (ja) 待機冗長型システム
JPS6252907B2 (ja)
JP2704137B2 (ja) 現用・予備切り換え方式
JPH02139630A (ja) オンラインタスク入替え装置
JPS63114495A (ja) 交換機システムにおける回線状態管理制御方法
WO2004059484A1 (fr) Procede de veille et commande de charge dans un systeme a traitement reparti de donnees
JPH1023149A (ja) 回線切替制御方式
JPH0778037A (ja) 分散処理システム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010710

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

EXPY Cancellation because of completion of term