JPH06231091A - 物理プロセッサのハント方式 - Google Patents
物理プロセッサのハント方式Info
- Publication number
- JPH06231091A JPH06231091A JP3732793A JP3732793A JPH06231091A JP H06231091 A JPH06231091 A JP H06231091A JP 3732793 A JP3732793 A JP 3732793A JP 3732793 A JP3732793 A JP 3732793A JP H06231091 A JPH06231091 A JP H06231091A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- physical
- logical
- logical processor
- physical processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 複数の物理プロセッサにより構成される論理
プロセッサの処理が過負荷となった場合のシステムの処
理能力の低下を防止する。 【構成】 論理プロセッサが過負荷の場合に、物理プロ
セッサの割り当て要求を行が行われると、割り当て可能
な物理プロセッサが要求元の論理プロセッサへ割り付け
られ、該当する論理プロセッサが再構成される。この結
果、割り当てられた物理プロセッサにより処理が分担さ
れることから、システムの処理能力の低下を自動的に防
止できる。
プロセッサの処理が過負荷となった場合のシステムの処
理能力の低下を防止する。 【構成】 論理プロセッサが過負荷の場合に、物理プロ
セッサの割り当て要求を行が行われると、割り当て可能
な物理プロセッサが要求元の論理プロセッサへ割り付け
られ、該当する論理プロセッサが再構成される。この結
果、割り当てられた物理プロセッサにより処理が分担さ
れることから、システムの処理能力の低下を自動的に防
止できる。
Description
【0001】
【産業上の利用分野】本発明は、複数の物理プロセッサ
により構成され各機能毎のプログラムを実行する論理プ
ロセッサに対し各物理プロセッサを割り当てる物理プロ
セッサのハント方式に関する。
により構成され各機能毎のプログラムを実行する論理プ
ロセッサに対し各物理プロセッサを割り当てる物理プロ
セッサのハント方式に関する。
【0002】
【従来の技術】従来、交換システムでは、それぞれ固有
のハードウェアを有する複数の物理プロセッサにより構
成され、それぞれ異なる機能単位のプログラムを実行す
る論理プロセッサを複数備えて交換処理を行うものとな
っている。そして、このような各論理プロセッサに対し
て割り当てられる各物理プロセッサは、固定的に定めら
れている。
のハードウェアを有する複数の物理プロセッサにより構
成され、それぞれ異なる機能単位のプログラムを実行す
る論理プロセッサを複数備えて交換処理を行うものとな
っている。そして、このような各論理プロセッサに対し
て割り当てられる各物理プロセッサは、固定的に定めら
れている。
【0003】
【発明が解決しようとする課題】このような交換システ
ムにおいて、或る論理プロセッサの処理に過負荷が生じ
て処理応答に遅れが発生した場合、低負荷状態にある他
の論理プロセッサ内の物理プロセッサを割り当てて処理
分担させようとしても、他の論理プロセッサ内の物理プ
ロセッサのハードウェア構成が異なるため、処理を分担
することができない。したがってこのような場合、シス
テム全体としての処理能力が低減することから、処理能
力の低下を防止するために該当の論理プロセッサに同一
ハードウェア構成の物理プロセッサを新たに増設する等
の増設工事を行わなければならず、余計な工数が必要に
なるという問題があった。
ムにおいて、或る論理プロセッサの処理に過負荷が生じ
て処理応答に遅れが発生した場合、低負荷状態にある他
の論理プロセッサ内の物理プロセッサを割り当てて処理
分担させようとしても、他の論理プロセッサ内の物理プ
ロセッサのハードウェア構成が異なるため、処理を分担
することができない。したがってこのような場合、シス
テム全体としての処理能力が低減することから、処理能
力の低下を防止するために該当の論理プロセッサに同一
ハードウェア構成の物理プロセッサを新たに増設する等
の増設工事を行わなければならず、余計な工数が必要に
なるという問題があった。
【0004】したがって本発明は、論理プロセッサの負
荷が増大した場合にこの論理プロセッサに対して物理プ
ロセッサを自動的に割り当てることによりシステムの処
理能力の低下を防止することを目的とする。
荷が増大した場合にこの論理プロセッサに対して物理プ
ロセッサを自動的に割り当てることによりシステムの処
理能力の低下を防止することを目的とする。
【0005】
【課題を解決するための手段】このような課題を解決す
るために本発明は、同一のハードウェア構成を有する各
物理プロセッサが共通にアクセス可能なハードウェア部
と、このハードウェア部の各部を各論理プロセッサの機
能に応じて各論理プロセッサ毎に割り付ける手段と、シ
ステムの起動時にシステムデフォルトデータにしたがっ
て物理プロセッサを論理プロセッサに割り当てると共
に,論理プロセッサからの物理プロセッサの割り当て要
求に応じて割り当て可能な物理プロセッサを要求元の論
理プロセッサへ割り付けるプロセッサコントルールユニ
ットと、論理プロセッサに割り当てられた物理プロセッ
サに対し該当の論理プロセッサの機能に応じたプログラ
ムをロードする手段と、論理プロセッサが過負荷の場合
にプロセッサコントロールユニットに対し物理プロセッ
サの割り当て要求を行う手段と、論理プロセッサに対し
物理プロセッサの割り当て及び物理プロセッサの割り当
て削除が行われたときに該当する論理プロセッサの再構
成を行う手段とを設けたものである。
るために本発明は、同一のハードウェア構成を有する各
物理プロセッサが共通にアクセス可能なハードウェア部
と、このハードウェア部の各部を各論理プロセッサの機
能に応じて各論理プロセッサ毎に割り付ける手段と、シ
ステムの起動時にシステムデフォルトデータにしたがっ
て物理プロセッサを論理プロセッサに割り当てると共
に,論理プロセッサからの物理プロセッサの割り当て要
求に応じて割り当て可能な物理プロセッサを要求元の論
理プロセッサへ割り付けるプロセッサコントルールユニ
ットと、論理プロセッサに割り当てられた物理プロセッ
サに対し該当の論理プロセッサの機能に応じたプログラ
ムをロードする手段と、論理プロセッサが過負荷の場合
にプロセッサコントロールユニットに対し物理プロセッ
サの割り当て要求を行う手段と、論理プロセッサに対し
物理プロセッサの割り当て及び物理プロセッサの割り当
て削除が行われたときに該当する論理プロセッサの再構
成を行う手段とを設けたものである。
【0006】
【作用】論理プロセッサが過負荷の場合に、物理プロセ
ッサの割り当て要求が行われると、割り当て可能な物理
プロセッサが要求元の論理プロセッサへ割り付けられ、
該当する論理プロセッサの再構成が行われる。
ッサの割り当て要求が行われると、割り当て可能な物理
プロセッサが要求元の論理プロセッサへ割り付けられ、
該当する論理プロセッサの再構成が行われる。
【0007】
【実施例】以下、本発明について図面を参照して説明す
る。図1は本発明に係る物理プロセッサのハント方式を
適用した交換処理システムの一実施例を示すブロック図
である。同図において、プロセッサコントロールユニッ
ト1は、それぞれ同一のハードウェアを有する複数の物
理プロセッサ31 〜3n とシステムバス2を介して接続
されており、プロセッサコントロールユニット1と各物
理プロセッサとは相互に通信が可能となっている。ま
た、スイッチ制御用ユニット5は、全ての物理プロセッ
サ31 〜3n とアドレスバス4を介して接続され、全て
の物理プロセッサからアクセス可能であると共に、各ス
イッチングプロセッサ装置(以下、SP装置)71 〜7
m 用のレジスタ及びメモリ領域を個別に確保し、各SP
装置に対応して図示省略した各メッセージ送受信マイク
ロプロセッサを備え、各SP装置に対して並行にメッセ
ージの送受信を行うことができるようになっている。
る。図1は本発明に係る物理プロセッサのハント方式を
適用した交換処理システムの一実施例を示すブロック図
である。同図において、プロセッサコントロールユニッ
ト1は、それぞれ同一のハードウェアを有する複数の物
理プロセッサ31 〜3n とシステムバス2を介して接続
されており、プロセッサコントロールユニット1と各物
理プロセッサとは相互に通信が可能となっている。ま
た、スイッチ制御用ユニット5は、全ての物理プロセッ
サ31 〜3n とアドレスバス4を介して接続され、全て
の物理プロセッサからアクセス可能であると共に、各ス
イッチングプロセッサ装置(以下、SP装置)71 〜7
m 用のレジスタ及びメモリ領域を個別に確保し、各SP
装置に対応して図示省略した各メッセージ送受信マイク
ロプロセッサを備え、各SP装置に対して並行にメッセ
ージの送受信を行うことができるようになっている。
【0008】また、SP装置71 〜7m は、スイッチ制
御ユニット5とスイッチングプロセッサバス6を介して
接続され通話路等であるメインスイッチ10等を制御す
る。また、論理プロセッサ8は、プロセッサコントロー
ルユニット1によりハントされた物理プロセッサにより
構成されスイッチ制御用ユニット5を介してSP装置を
制御し交換処理を行う。なお、オペレーティング&メン
テナンスプロセッサ(以下、OMP)9は、各物理プロ
セッサ31 〜3n と同様に、システムバス2を介してプ
ロセッサコントロールユニット1と接続され、プロセッ
サコントロールユニット1と通信が可能なものである。
御ユニット5とスイッチングプロセッサバス6を介して
接続され通話路等であるメインスイッチ10等を制御す
る。また、論理プロセッサ8は、プロセッサコントロー
ルユニット1によりハントされた物理プロセッサにより
構成されスイッチ制御用ユニット5を介してSP装置を
制御し交換処理を行う。なお、オペレーティング&メン
テナンスプロセッサ(以下、OMP)9は、各物理プロ
セッサ31 〜3n と同様に、システムバス2を介してプ
ロセッサコントロールユニット1と接続され、プロセッ
サコントロールユニット1と通信が可能なものである。
【0009】次に図2は、上記システムが起動される場
合の起動状況を示すシーケンス図である。このシーケン
ス図にしたがってシステムの各部の動作を説明する。シ
ステムが起動される場合、まずOMP9に対しプログラ
ムがロードされる。OMP9はプログラムのロード終了
後、このプログラムを実行して、例えば物理プロセッサ
31 に対してリセット要求(20)を行う。この時、各
物理プロセッサには各機能プログラムのロードに必要な
プログラム、即ちアイドル用プログラムのみがロードさ
れており、このアイドル用プログラムの実行により物理
プロセッサ31 は上記のリセット要求(20)を受信す
る。そしてリセット要求(20)を受けると、OMP9
へリセット受付(21)を返送し、自プロセッサの初期
化を行うと共に、初期化が終了するとOMP9に対しプ
ログラムのロード要求(22)を行う。
合の起動状況を示すシーケンス図である。このシーケン
ス図にしたがってシステムの各部の動作を説明する。シ
ステムが起動される場合、まずOMP9に対しプログラ
ムがロードされる。OMP9はプログラムのロード終了
後、このプログラムを実行して、例えば物理プロセッサ
31 に対してリセット要求(20)を行う。この時、各
物理プロセッサには各機能プログラムのロードに必要な
プログラム、即ちアイドル用プログラムのみがロードさ
れており、このアイドル用プログラムの実行により物理
プロセッサ31 は上記のリセット要求(20)を受信す
る。そしてリセット要求(20)を受けると、OMP9
へリセット受付(21)を返送し、自プロセッサの初期
化を行うと共に、初期化が終了するとOMP9に対しプ
ログラムのロード要求(22)を行う。
【0010】この場合OMP9は、プロセッサコントロ
ールユニット1に対しロード要求のあった物理プロセッ
サ31 の論理プロセッサ種別要求(以下、LPID要
求)(23)を行う。プロセッサコントロールユニット
1は、予め定められたシステムデフォルトデータに従い
この物理プロセッサ31 が割り当て可能と判断すれば、
OMP9に対し論理プロセッサ種別情報(以下、LPI
D情報)(24)を返送する。OMP9では、返送され
たLPID情報(24)から物理プロセッサ31にロー
ドするプログラムを決定し、物理プロセッサ31 に対し
該当のプログラムのロードを行う(プログラムをロード
する手段)。そして物理プロセッサ31 からプログラム
のロード完了を示すIPL完了通知(25)を受け取る
と、該当物理プロセッサ31 へのプログラムのロードは
終了する。こうして、物理プロセッサ31 に対しプログ
ラムがロードされ、物理プロセッサ31 が所定の機能を
有する論理プロセッサ8として組み込まれると、物理プ
ロセッサ31 はこのロードされたプログラムを実行する
ことにより、まず論理プロセッサ8として必要なスイッ
チ制御用ユニット5内のハードウェア制御用レジスタや
データ転送用メモリのみをアドレス空間にマッピング
し、不必要なレジスタやメモリ等をマスクするメモリ割
り付けを行う(ハードウェア部の各部を各論理プロセッ
サ毎に割り付ける手段)。そしてその後、論理プロセッ
サ8としての所定の交換処理を実行する。
ールユニット1に対しロード要求のあった物理プロセッ
サ31 の論理プロセッサ種別要求(以下、LPID要
求)(23)を行う。プロセッサコントロールユニット
1は、予め定められたシステムデフォルトデータに従い
この物理プロセッサ31 が割り当て可能と判断すれば、
OMP9に対し論理プロセッサ種別情報(以下、LPI
D情報)(24)を返送する。OMP9では、返送され
たLPID情報(24)から物理プロセッサ31にロー
ドするプログラムを決定し、物理プロセッサ31 に対し
該当のプログラムのロードを行う(プログラムをロード
する手段)。そして物理プロセッサ31 からプログラム
のロード完了を示すIPL完了通知(25)を受け取る
と、該当物理プロセッサ31 へのプログラムのロードは
終了する。こうして、物理プロセッサ31 に対しプログ
ラムがロードされ、物理プロセッサ31 が所定の機能を
有する論理プロセッサ8として組み込まれると、物理プ
ロセッサ31 はこのロードされたプログラムを実行する
ことにより、まず論理プロセッサ8として必要なスイッ
チ制御用ユニット5内のハードウェア制御用レジスタや
データ転送用メモリのみをアドレス空間にマッピング
し、不必要なレジスタやメモリ等をマスクするメモリ割
り付けを行う(ハードウェア部の各部を各論理プロセッ
サ毎に割り付ける手段)。そしてその後、論理プロセッ
サ8としての所定の交換処理を実行する。
【0011】また、プロセッサコントロールユニット1
からLPID情報が得られない物理プロセッサは、論理
プロセッサ8に組み込まれず、上記したアイドル用プロ
グラムのみを実行し、論理プロセッサ8にハントされる
まで待機状態を継続する。ここでスイッチ制御用ユニッ
ト5や各SP装置等、全てのハードウェア部は、上記し
たように、全ての物理プロセッサ31 〜3n によりアク
セス可能となるように設けられている。しかしこの時点
では、全ハードウェア部のうち、上記物理プロセッサ3
1 によりマッピングされた部分のハードウェア部のみ
が、物理プロセッサ31 の交換処理時にアクセスされる
のみであり、待機状態にある他の物理プロセッサは上記
ハードウェア部をアクセスすることができない。その
後、待機状態にある物理プロセッサは、論理プロセッサ
8に組み込まれた物理プロセッサ31 の交換処理時に過
負荷が生じた場合に、ハントされて論理プロセッサ8に
組み込まれ、上記ハードウェアをアクセスすることがで
きる。
からLPID情報が得られない物理プロセッサは、論理
プロセッサ8に組み込まれず、上記したアイドル用プロ
グラムのみを実行し、論理プロセッサ8にハントされる
まで待機状態を継続する。ここでスイッチ制御用ユニッ
ト5や各SP装置等、全てのハードウェア部は、上記し
たように、全ての物理プロセッサ31 〜3n によりアク
セス可能となるように設けられている。しかしこの時点
では、全ハードウェア部のうち、上記物理プロセッサ3
1 によりマッピングされた部分のハードウェア部のみ
が、物理プロセッサ31 の交換処理時にアクセスされる
のみであり、待機状態にある他の物理プロセッサは上記
ハードウェア部をアクセスすることができない。その
後、待機状態にある物理プロセッサは、論理プロセッサ
8に組み込まれた物理プロセッサ31 の交換処理時に過
負荷が生じた場合に、ハントされて論理プロセッサ8に
組み込まれ、上記ハードウェアをアクセスすることがで
きる。
【0012】次に図3は、論理プロセッサ8に過負荷が
生じ物理プロセッサをハントする場合の上記システムの
各部の動作を示すシーケンス図である。即ち、或るしき
い値以上の負荷状態を検出した論理プロセッサ8を構成
する例えば物理プロセッサ31 は、プロセッサコントロ
ールユニット1に対し、自論理プロセッサ8へ他の物理
プロセッサの割り当て要求(26)を行い(物理プロセ
ッサの割り当て要求を行う手段)、この割り当て要求に
対するプロセッサコントロールユニット1からの割り当
て要求受付(27)を確認するとこれを記憶すると共
に、処理を続行する。
生じ物理プロセッサをハントする場合の上記システムの
各部の動作を示すシーケンス図である。即ち、或るしき
い値以上の負荷状態を検出した論理プロセッサ8を構成
する例えば物理プロセッサ31 は、プロセッサコントロ
ールユニット1に対し、自論理プロセッサ8へ他の物理
プロセッサの割り当て要求(26)を行い(物理プロセ
ッサの割り当て要求を行う手段)、この割り当て要求に
対するプロセッサコントロールユニット1からの割り当
て要求受付(27)を確認するとこれを記憶すると共
に、処理を続行する。
【0013】一方、割り当て要求(26)を受けたプロ
セッサコントロールユニット1は、アイドル用プログラ
ムを実行中のアイドル状態の例えば物理プロセッサ3n
を検出すると、管理データとして論理プロセッサ8の論
理プロセッサ種別を書き込むと共に、割り付け要求(2
6)に対する受付(27)を要求元の物理プロセッサ3
1 に返送し、OMP9に対して割り当てられる物理プロ
セッサ3n のリセット指示(28)を行う。
セッサコントロールユニット1は、アイドル用プログラ
ムを実行中のアイドル状態の例えば物理プロセッサ3n
を検出すると、管理データとして論理プロセッサ8の論
理プロセッサ種別を書き込むと共に、割り付け要求(2
6)に対する受付(27)を要求元の物理プロセッサ3
1 に返送し、OMP9に対して割り当てられる物理プロ
セッサ3n のリセット指示(28)を行う。
【0014】この場合OMP9は、物理プロセッサ3n
に対してリセット要求(20)を行ってリセットさせ、
物理プロセッサ3n からリセット受付(21)を受ける
と、リセット応答(29)をプロセッサコントルールユ
ニット1へ返送する。その後リセットされた物理プロセ
ッサ3n からロード要求(22)を受けると、プロセッ
サコントロールユニット1に対しロード要求のあった物
理プロセッサ3n の論理プロセッサ種別を問い合わせを
行う。即ち、物理プロセッサ3n に関するLPID要求
(23)を行い、返送されたLPID情報(24)から
物理プロセッサ3n にロードするプログラムを決定し、
物理プロセッサ31 に対し該当のプログラムのロードを
行う。
に対してリセット要求(20)を行ってリセットさせ、
物理プロセッサ3n からリセット受付(21)を受ける
と、リセット応答(29)をプロセッサコントルールユ
ニット1へ返送する。その後リセットされた物理プロセ
ッサ3n からロード要求(22)を受けると、プロセッ
サコントロールユニット1に対しロード要求のあった物
理プロセッサ3n の論理プロセッサ種別を問い合わせを
行う。即ち、物理プロセッサ3n に関するLPID要求
(23)を行い、返送されたLPID情報(24)から
物理プロセッサ3n にロードするプログラムを決定し、
物理プロセッサ31 に対し該当のプログラムのロードを
行う。
【0015】そして物理プロセッサ3n からIPL完了
通知(25)を受け取ると、該当物理プロセッサ31 へ
のプログラムのロードを終了すると共に、割り当て要求
の要求元の物理プロセッサ31 に対しプロセッサの追加
通知(30)を行う。この追加通知(30)を受けた物
理プロセッサ31 は、同一論理プロセッサ内で一元管理
しているリソースを物理プロセッサ31 ,3n 間で同期
させると共に、システム内の全物理プロセッサに対し論
理プロセッサ8の構成が変化したことを報知する状態変
化通知(31)を発行する(論理プロセッサの再構成を
行う手段)。この結果、論理プロセッサ8が再構成され
て以降の論理プロセッサ8への処理要求は物理プロセッ
サ3n に対して行われるため、物理プロセッサ31 の過
負荷が軽減される。
通知(25)を受け取ると、該当物理プロセッサ31 へ
のプログラムのロードを終了すると共に、割り当て要求
の要求元の物理プロセッサ31 に対しプロセッサの追加
通知(30)を行う。この追加通知(30)を受けた物
理プロセッサ31 は、同一論理プロセッサ内で一元管理
しているリソースを物理プロセッサ31 ,3n 間で同期
させると共に、システム内の全物理プロセッサに対し論
理プロセッサ8の構成が変化したことを報知する状態変
化通知(31)を発行する(論理プロセッサの再構成を
行う手段)。この結果、論理プロセッサ8が再構成され
て以降の論理プロセッサ8への処理要求は物理プロセッ
サ3n に対して行われるため、物理プロセッサ31 の過
負荷が軽減される。
【0016】上記実施例では、論理プロセッサ8が過負
荷になった場合に、アイドル状態の物理プロセッサ3n
を論理プロセッサ8にハントする場合の例について説明
したが、或る論理プロセッサの負荷が低減したことを検
出してこの低負荷の論理プロセッサ内の物理プロセッサ
をハントするように構成しても良く、この場合も同様に
システム内の全物理プロセッサ31 〜3n に対し論理プ
ロセッサ8の構成が変化したことを報知する状態変化通
知(31)を発行する。また、論理プロセッサ8の負荷
が低減した場合に、これに組み込まれている例えば物理
プロセッサ3n を論理プロセッサ8から削除してアイド
ル状態とすることもできる。
荷になった場合に、アイドル状態の物理プロセッサ3n
を論理プロセッサ8にハントする場合の例について説明
したが、或る論理プロセッサの負荷が低減したことを検
出してこの低負荷の論理プロセッサ内の物理プロセッサ
をハントするように構成しても良く、この場合も同様に
システム内の全物理プロセッサ31 〜3n に対し論理プ
ロセッサ8の構成が変化したことを報知する状態変化通
知(31)を発行する。また、論理プロセッサ8の負荷
が低減した場合に、これに組み込まれている例えば物理
プロセッサ3n を論理プロセッサ8から削除してアイド
ル状態とすることもできる。
【0017】このように、任意の論理プロセッサの処理
能力をダイナミックに変化させることが可能なため、各
論理プロセッサの負荷バランスが取り易く、特定の論理
プロセッサの負荷が急に過負荷になった場合でも、その
論理プロセッサの処理応答の遅れによるシステム全体の
処理能力の低下を防止でき、またシステムアップ後であ
っても論理プロセッサへの機能追加及び変更が論理プロ
セッサの処理能力を考慮することなく容易に行うことが
できる。
能力をダイナミックに変化させることが可能なため、各
論理プロセッサの負荷バランスが取り易く、特定の論理
プロセッサの負荷が急に過負荷になった場合でも、その
論理プロセッサの処理応答の遅れによるシステム全体の
処理能力の低下を防止でき、またシステムアップ後であ
っても論理プロセッサへの機能追加及び変更が論理プロ
セッサの処理能力を考慮することなく容易に行うことが
できる。
【0018】
【発明の効果】以上説明したように本発明によれば、論
理プロセッサが過負荷の場合に物理プロセッサの割り当
て要求が行われると、割り当て可能な物理プロセッサを
要求元の論理プロセッサへ割り付け、該当する論理プロ
セッサを再構成するようにしたので、或る論理プロセッ
サが急激に過負荷状態になった場合に自動的に物理プロ
セッサが割り当てられて処理が分担して行えることか
ら、システムの処理能力の低下を自動的に抑止すること
ができる。
理プロセッサが過負荷の場合に物理プロセッサの割り当
て要求が行われると、割り当て可能な物理プロセッサを
要求元の論理プロセッサへ割り付け、該当する論理プロ
セッサを再構成するようにしたので、或る論理プロセッ
サが急激に過負荷状態になった場合に自動的に物理プロ
セッサが割り当てられて処理が分担して行えることか
ら、システムの処理能力の低下を自動的に抑止すること
ができる。
【図1】本発明に係る物理プロセッサのハント方式を適
用したシステムのブロック図である。
用したシステムのブロック図である。
【図2】上記システムの起動時の各部の動作を示すシー
ケンス図である。
ケンス図である。
【図3】上記システムを構成する論理プロセッサが過負
荷状態になった場合の各部の動作を示すシーケンス図で
ある。
荷状態になった場合の各部の動作を示すシーケンス図で
ある。
1 プロセッサコントロールユニット 2 システムバス 31 〜3n 物理プロセッサ 4 アドレスバス 5 スイッチ制御用ユニット 6 スイッチングプロセッサバス 71 〜7m スイッチングプロセッサ装置(SP装置) 8 論理プロセッサ 9 オペレーティング&メンテナンスプロセッ
サ(OMP) 10 メインスイッチ
サ(OMP) 10 メインスイッチ
Claims (1)
- 【請求項1】 同一ハードウェア構成を有する少なくと
も1つ以上の物理プロセッサにより構成され各々異なる
機能単位のプログラムを実行する論理プロセッサを複数
備え、各論理プロセッサのプログラムの実行により交換
処理を行うマルチプロセッサの交換システムにおける物
理プロセッサのハント方式であって、 各物理プロセッサが共通にアクセス可能なハードウェア
部と、このハードウェア部の各部を各論理プロセッサの
機能に応じて各論理プロセッサ毎に割り付ける手段と、
前記交換システムの起動時にシステムデフォルトデータ
にしたがって物理プロセッサを論理プロセッサに割り当
てると共に,論理プロセッサからの物理プロセッサの割
り当て要求に応じて割り当て可能な物理プロセッサを要
求元の論理プロセッサへ割り付けるプロセッサコントル
ールユニットと、論理プロセッサに割り当てられた物理
プロセッサに対し該当の論理プロセッサの機能に応じた
プログラムをロードする手段と、論理プロセッサが過負
荷の場合にプロセッサコントロールユニットに対し物理
プロセッサの割り当て要求を行う手段と、論理プロセッ
サに対し物理プロセッサの割り当て及び物理プロセッサ
の割り当て削除が行われたときに該当する論理プロセッ
サの再構成を行う手段とを備え、論理プロセッサに対し
物理プロセッサを自動的に割り当てることを特徴とする
物理プロセッサのハント方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3732793A JPH06231091A (ja) | 1993-02-03 | 1993-02-03 | 物理プロセッサのハント方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3732793A JPH06231091A (ja) | 1993-02-03 | 1993-02-03 | 物理プロセッサのハント方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06231091A true JPH06231091A (ja) | 1994-08-19 |
Family
ID=12494556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3732793A Pending JPH06231091A (ja) | 1993-02-03 | 1993-02-03 | 物理プロセッサのハント方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06231091A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003067351A (ja) * | 2001-08-28 | 2003-03-07 | Nec System Technologies Ltd | 分散型コンピュータの構成制御システム |
JP2003067352A (ja) * | 2001-08-30 | 2003-03-07 | Nec Corp | パーティション構成変更方式、パーティション構成変更方法およびパーティション構成変更用プログラム |
JP2007257657A (ja) * | 2007-05-07 | 2007-10-04 | Hitachi Ltd | 分散制御装置、システム及びコントローラ |
US7500001B2 (en) | 2003-11-10 | 2009-03-03 | Hitachi, Ltd. | Computer resource distribution method based on prediction |
-
1993
- 1993-02-03 JP JP3732793A patent/JPH06231091A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003067351A (ja) * | 2001-08-28 | 2003-03-07 | Nec System Technologies Ltd | 分散型コンピュータの構成制御システム |
JP2003067352A (ja) * | 2001-08-30 | 2003-03-07 | Nec Corp | パーティション構成変更方式、パーティション構成変更方法およびパーティション構成変更用プログラム |
US7500001B2 (en) | 2003-11-10 | 2009-03-03 | Hitachi, Ltd. | Computer resource distribution method based on prediction |
US8195800B2 (en) | 2003-11-10 | 2012-06-05 | Hitachi, Ltd. | Computer resource distribution method based on prediction |
US8996701B2 (en) | 2003-11-10 | 2015-03-31 | Hitachi, Ltd. | Computer resource distribution method based on prediction |
JP2007257657A (ja) * | 2007-05-07 | 2007-10-04 | Hitachi Ltd | 分散制御装置、システム及びコントローラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107690622B9 (zh) | 实现硬件加速处理的方法、设备和系统 | |
US8286161B2 (en) | Apparatus, method, and computer program for setting and updating a relationship between a logical processor and a physical processor | |
US4914570A (en) | Process distribution and sharing system for multiple processor computer system | |
EP0321724B1 (en) | Apparatus and method for alterable resource partitioning enforcement in a data processing system having central processing units using different operating systems | |
US5884077A (en) | Information processing system and method in which computer with high load borrows processor of computer with low load to execute process | |
EP0426323B1 (en) | Portable, resource sharing file server using co-routines | |
EP2040176B1 (en) | Dynamic Resource Allocation | |
JP2001331333A (ja) | 計算機システム及び計算機システムの制御方法 | |
KR101680109B1 (ko) | 복수 코어 장치 및 그의 로드 조정 방법 | |
JP2000330806A (ja) | 計算機システム | |
JPH05204679A (ja) | I/o割込みサブクラスの認識方法 | |
JPH08123763A (ja) | 分散処理システムにおけるメモリ割り当て方式 | |
US11947463B2 (en) | Method and apparatus for managing memory in memory disaggregation system | |
US20190391851A1 (en) | System and method for managing memory in virtual machines | |
JP2003316752A (ja) | マルチプロセッサシステムおよびリソース割り当て方法 | |
JPH06231091A (ja) | 物理プロセッサのハント方式 | |
JPH0926889A (ja) | 仮想計算機システム | |
JPH10293695A (ja) | 論理計算機システムの動的再構成方式 | |
JP2003271404A (ja) | マルチプロセッサシステム | |
KR100401560B1 (ko) | 운영체제의 커널 스택 동적 할당 방법 | |
KR100294314B1 (ko) | 데이터처리시스템및방법과그런시스템과의통신시스템 | |
CN110532063B (zh) | 一种同时支持总线虚拟化和功能安全的系统及方法 | |
US10761874B2 (en) | Dynamic virtual input/output and NUMA node management | |
JP2881234B2 (ja) | 疎結合マルチプロセッサシステム | |
JPH09212426A (ja) | 仮想計算機システムの記憶装置管理方法 |