JPH03125248A - データ処理システム - Google Patents

データ処理システム

Info

Publication number
JPH03125248A
JPH03125248A JP1262860A JP26286089A JPH03125248A JP H03125248 A JPH03125248 A JP H03125248A JP 1262860 A JP1262860 A JP 1262860A JP 26286089 A JP26286089 A JP 26286089A JP H03125248 A JPH03125248 A JP H03125248A
Authority
JP
Japan
Prior art keywords
processor unit
bus
system bus
data
lan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1262860A
Other languages
English (en)
Inventor
Mitsuo Sawada
沢田 充雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Sord Computer Corp
Original Assignee
Toshiba Corp
Sord Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Sord Computer Corp filed Critical Toshiba Corp
Priority to JP1262860A priority Critical patent/JPH03125248A/ja
Publication of JPH03125248A publication Critical patent/JPH03125248A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 り発明の目的] (産業上の利用分野) 本発明は、特にマルチプロセッサ方式により構成された
データ処理システムに関する。
(従来の技術) 従来、例えば第2図に示すように、マルチプロセッサ方
式のデータ処理システムにおいて、外部装置との通信シ
ステムとして、LAN (ローカルエリアネットワーク
)を利用したシステムがある。このようなシステムでは
、複数のプロセッサ(CPU)10a及び共有のローカ
ルメモリ10bを有するプロセッサユニット10、l1
0(人出力)コントローラ11及びLANコントローラ
12等がシステムバス13に接続されている。I10コ
ントローラ11は、例えばキーボードやプリンタ等の1
10機器のインターフェースを構成している。
LANコントローラ12は、LANシステムにより接続
された外部装置(プロセッサ等の各種機器)とのデータ
交換を行なうためのネットワークインターフェースを構
成する装置である。
(発明が解決しようとする課WJ) マルチプロセッサ方式のデータ処理システムにおいて、
例えばLANシステムを利用したシステムでは、システ
ム内部の各プロセッサユニット10及びI10コントロ
ーラ11のそれぞれの間におけるデータ交換以外に、L
ANシステムを通じて外部装置とのデータ交換が行われ
る。ところで、システム内部のデータ交換はシステムバ
ス13を通じて行われるが、LANシステムを通じての
データ交換もシステムバス13を通じてなされる。この
ため、システムバス13の使用率が高率となる。これに
より、プロセッサユニット10のユニット数が多大にな
ると、システム全体のスルーブツトが低下する問題があ
る。
本発明の目的は、外部装置との通信システムを利用する
マルチプロセッサ方式において、システムバスの使用率
を低下し、システム全体のスルーブツトを向上すること
ができるデータ処理システムを提供することにある。
[発明の構成] (課題を解決するための手段と作用) 本発明は、例えばLANの通信インターフェースを有す
るマルチプロセッサ方式のデータ処理システムにおいて
、システム内部のデータ交換をシステムバスを通じて実
行し、プロセッサユニットと外部装置とのデータ通信を
通信インターフェースを介してシステムバスとは別の通
信システムにより実行する方式のシステムである。
このような構成により、プロセッサユニットと外部装置
とのデータ交換にはシステムバスを使用せずに、システ
ムバスとは別の通信システムにより行なうため、システ
ムバスの使用率を低下させることが可能となる。
(実施例) 以下図面を参照して本発明の詳細な説明する。
第1図は同実施例に係わるデータ処理システムの構成を
示すブロック図である。本システムでは、システムバス
18に接続されて、複数のプロセッサユニット20及び
複数のI10コントローラ11が設けられている。各プ
ロセッサユニット20は、複数のCPU20a、共有の
ローカルメモリ20b及びLANコントローラ20cを
有する。各110コントローラ11は、例えばキーボー
ドやプリンタ等の110機器のインターフェースを構成
している。
一方、LANコントローラ20cはLANシステム22
の通信インターフェースであり、プロセッサユニット2
0と外部装置(例えばプロセッサやサーバ等)とのデー
タ通信を制御する。
次に、同実施例の作用効果を説明する。
先ず、本システムの内部では、各プロセッサユニット2
0は、システムバス13を通じて、各110コントロー
ラ11又は他のプロセッサユニット20との間でデータ
交換を実行する。各110コントローラ11は、例えば
キーボードやプリンタ等の110機器との間でデータの
人出力を制御し、システムバス13を通じて各プロセッ
サユニット20トの間でデータの交換を行なう。
一方、各プロセッサユニット20は、LANコントロー
ラ20cを通じて、LANシステム22に接続された外
部装置21との間でデータ交換を行なう。
即ち、各プロセッサユニット20は、LANシステム2
2に接続された外部装置21とは、システムバス13を
使用せずに、LANコントローラ20cを通じてデータ
交換を行なうことになる。
このようにして、システム内部では、システムバス13
を通じて、各プロセッサユニット20及び各110コン
トローラ11のそれぞれの間でデータ交換が行われるこ
とになる。一方、各プロセッサユニット20と外部装置
21との間では、システムバス13を使用すること無く
、LANシステム22を通じてデータ交換が行われる。
したがって、各プロセッサユニット20と外部装置21
間のデータ交換には、システムバス13を使用しないた
め、システムバス13の使用率を低下させることが可能
となる。
[発明の効果] 以上詳述したように本発明によれば、マルチプロセッサ
方式のデータ処理システムにおいて、各プロセッサユニ
ットに通信インターフェースを設けることにより、シス
テムバスを使用することなく、外部装置とのデータ交換
を実行することができる。したがって、システム全体と
してシステムバスの使用率を低下させることができる。
これにより、システムバスに多くのプロセッサユニット
を一接続された場合でも、システム全体のスルーブツト
が低下することなく、高率的なデータ処理を実現するこ
とが可能となるものである。
【図面の簡単な説明】
第1図は本発明の実施例に係わるデータ処理システムの
構成を示すブロック図、第2図は従来のデータ処理シス
テムの構成を示すブロック図である。 10、20・・・プロセッサユニット、13・・・シス
テムバス、20c・・・LANコントローラ、21・・
・外部装置。

Claims (1)

  1. 【特許請求の範囲】 少なくともプロセッサ、メモリ及び通信インターフェー
    スを有するプロセッサユニットと、複数の前記プロセッ
    サユニット及び各種機器を接続するシステムバスと、 前記プロセッサユニットの前記通信インターフェースを
    介して前記システムバスとは別の通信システムを構成し
    、前記プロセッサユニットと外部装置とのデータ通信を
    行なうための通信手段とを具備したことを特徴とするデ
    ータ処理システム。
JP1262860A 1989-10-11 1989-10-11 データ処理システム Pending JPH03125248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1262860A JPH03125248A (ja) 1989-10-11 1989-10-11 データ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1262860A JPH03125248A (ja) 1989-10-11 1989-10-11 データ処理システム

Publications (1)

Publication Number Publication Date
JPH03125248A true JPH03125248A (ja) 1991-05-28

Family

ID=17381640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1262860A Pending JPH03125248A (ja) 1989-10-11 1989-10-11 データ処理システム

Country Status (1)

Country Link
JP (1) JPH03125248A (ja)

Similar Documents

Publication Publication Date Title
JPS6063609A (ja) 数値制御装置
CA2279138A1 (en) Non-uniform memory access (numa) data processing system that decreases latency by expediting rerun requests
JPH03125248A (ja) データ処理システム
KR20240041159A (ko) Cpu-gpu 협업 시스템 및 방법
JPH01263858A (ja) マルチプロセッサシステム
JPS6194169A (ja) マルチプロセツサシステム
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
JPS60147861A (ja) デ−タ処理システム
RU97114997A (ru) Многопроцессорная система обработки данных
JPS62168257A (ja) メモリを共用するマルチプロセツサシステム
JPH02294194A (ja) プロセッサ間データ転送方式
JPH05134992A (ja) マルチプロセツサ制御方式
JPH0784969A (ja) データ転送システム
JPH03125253A (ja) データ処理システム
JPS6292059A (ja) マルチプロセツサシステム
JPS62251955A (ja) マルチプロセサ方式
JPS61216073A (ja) 切替形dma回路
JPS6379161A (ja) 半導体記憶装置
KR20010066164A (ko) 공유 메모리를 이용한 통신 장치
JPH0498547A (ja) 情報処理装置
JPH0311446A (ja) メモリの接続制御回路
JPH04100168A (ja) マルチプロセッサシステム
JPS6232561A (ja) マルチプロセツサシステムの制御方式
JPS63236153A (ja) 記憶装置
JPH04342342A (ja) ローカルエリアネットワークにおけるゲートウェイ処理方式