RU97114997A - Многопроцессорная система обработки данных - Google Patents
Многопроцессорная система обработки данныхInfo
- Publication number
- RU97114997A RU97114997A RU97114997/09A RU97114997A RU97114997A RU 97114997 A RU97114997 A RU 97114997A RU 97114997/09 A RU97114997/09 A RU 97114997/09A RU 97114997 A RU97114997 A RU 97114997A RU 97114997 A RU97114997 A RU 97114997A
- Authority
- RU
- Russia
- Prior art keywords
- outputs
- inputs
- interprocessor
- pair
- buses
- Prior art date
Links
- 230000000875 corresponding Effects 0.000 claims 1
Claims (1)
- Многопроцессорная система обработки данных, содержащая пару шин межпроцессорного обмена - первую и вторую, пару устройств управления шинами межпроцессорного обмена - первое и второе с одними входами-выходами, соединенными с соответствующими шинами межпроцессорного обмена, N локальных шин, где N - четное число, N процессорных модулей, каждый из которых имеет пять входов-выходов: первая пара - первые и вторые входы-выходы, вторая пара - первый и второй вход-выход линий запроса доступа к шинам межпроцессорного обмена и пятые входы-выходы, каждый из которых соединен с одной локальной шиной, первый и второй процессорные модули первой пары соединены своими первыми и вторыми входами-выходами первой и второй пар входов-выходов соответственно с первой и второй шинами межпроцессорного обмена, N блоков общей памяти, имеющие трое входов-выходов, причем первый и второй входы-выходы первой пары соединены соответственно с первой и второй шинами межпроцессорного обмена, а третьи входы-выходы каждого блока общей памяти соединены с локальной шиной, и N устройств управления вводом-выводом с одними входами-выходами, каждое такое устройство своими входами-выходами соединено с одной локальной шиной, отличающаяся тем, что в нее введены асинхронная оптоволоконная межпроцессорная магистраль, N/2 - 1 пар шин межпроцессорного обмена, причем N - больше двух, N/2 - 1 пар устройств управления шинами межпроцессорного обмена и N/2 контроллеров обмена данными, причем все N устройств управления вводом-выводом снабжены вторыми - дополнительными входами-выходами, каждый j-ый контроллер обмена данными, где j = 1, 2, ... N/2, имеет трое входов-выходов, первые и вторые - соединены с дополнительными входами-выходами первого и второго устройства управления вводом-выводом j-ой пары таких устройств, а все третьи - с асинхронной оптоволоконной межпроцессорной магистралью, кроме того, входы-выходы первых и вторых устройств управления шинами межпроцессорного обмена введенных пар таких устройств соединены соответственно с первыми и вторыми шинами введенных пар шин межпроцессорного обмена.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU97114997A RU2139566C1 (ru) | 1997-09-04 | 1997-09-04 | Многопроцессорная система обработки данных |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU97114997A RU2139566C1 (ru) | 1997-09-04 | 1997-09-04 | Многопроцессорная система обработки данных |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU97114997A true RU97114997A (ru) | 1999-07-10 |
| RU2139566C1 RU2139566C1 (ru) | 1999-10-10 |
Family
ID=20196944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU97114997A RU2139566C1 (ru) | 1997-09-04 | 1997-09-04 | Многопроцессорная система обработки данных |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2139566C1 (ru) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU167666U1 (ru) * | 2016-06-02 | 2017-01-10 | Публичное акционерное общество "Институт электронных управляющих машин им. И.С. Брука" | Процессорный модуль (MBE2S-PC) |
-
1997
- 1997-09-04 RU RU97114997A patent/RU2139566C1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910010336A (ko) | 프로세서 및 메모리의 크로스바 링크를 갖는 멀티프로세서 시스템 및 이의 동작 방법 | |
| SE9202182D0 (sv) | Mirrored memory multi processor system | |
| SE8405456D0 (sv) | Mycket snabbt minnes- och minnesforvaltningssystem | |
| GB1520485A (en) | Data processing system | |
| US4691280A (en) | High performance multi-processor system | |
| CA2245633A1 (en) | Method and system for simultaneous variable-width bus access in a multiprocessor system | |
| CA2037491A1 (en) | System bus control system in a multi-processor system | |
| JPS56114063A (en) | Multiprocessor | |
| RU97114997A (ru) | Многопроцессорная система обработки данных | |
| JPS59218532A (ja) | バス接続方式 | |
| JPH0358163A (ja) | 疎結合型マルチプロセッサシステム | |
| SU1436714A1 (ru) | Многопроцессорна система обработки данных | |
| KR0145925B1 (ko) | 컴퓨터 분야의 인터럽트 제어 장치 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPS63236153A (ja) | 記憶装置 | |
| CA2228342A1 (en) | System bus control system in a multi-processor system | |
| JPH03125248A (ja) | データ処理システム | |
| KR920003849B1 (ko) | 다중처리기 시스템에서의 LSM(Line Selection Matrix) | |
| SU1606976A1 (ru) | Устройство дл сопр жени процессора с общей магистралью | |
| JPH01263858A (ja) | マルチプロセッサシステム | |
| SU964622A1 (ru) | Устройство дл сопр жени | |
| JPH01154272A (ja) | マルチプロセッサ装置 | |
| JPS63158660A (ja) | マルチプロセツサバス制御方式 | |
| Sharif et al. | Design and simulations of a serial-link interconnection network for a massively parallel computer system | |
| JPH03280150A (ja) | 切り換え型共有メモリ |