RU167666U1 - Процессорный модуль (MBE2S-PC) - Google Patents
Процессорный модуль (MBE2S-PC) Download PDFInfo
- Publication number
- RU167666U1 RU167666U1 RU2016121717U RU2016121717U RU167666U1 RU 167666 U1 RU167666 U1 RU 167666U1 RU 2016121717 U RU2016121717 U RU 2016121717U RU 2016121717 U RU2016121717 U RU 2016121717U RU 167666 U1 RU167666 U1 RU 167666U1
- Authority
- RU
- Russia
- Prior art keywords
- output
- controller
- way input
- way
- port
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
Landscapes
- Power Sources (AREA)
- Information Transfer Systems (AREA)
Abstract
Полезная модель относится к вычислительной технике и может быть использована для работы в составе средств вычислительной техники (СВТ) робототехнических комплексов (РТК).Техническим результатом является повышение быстродействия и расширение функциональных возможностей за счет использования в робототехнических комплексах.Процессорный модуль (MBE2S-PC) (фиг. 1) содержит интерфейс DVI 1, два порта USB 2 и 3, микрофон 4.1, динамик 4.2, порт 2×USB 5, три порта Ethernet+2 USB 6.1, 6.2 и 6.3, графический адаптер 7, трансмиттер сигнала DVI 8, два четырех портовых USB хаб 9 и 11, аудиокодек 10, микросхему физического уровня Ethernet 12, четыре шины ввода-вывода 13, 14, 15 и 17, порт JTAG 16, многофункциональный контроллер КПИ-2 18, порт RS-232 19, RS-232 трансмиттер 20, четыре порта SATA 21, 22, 23 24, порт IDE 25, часы реального времени с энергонезависимой памятью 26, элемент питания 27, ПЗУ начального загрузчика 28, порт ь для подключения к начальному загрузчику 29, датчик температуры 30, три порта модуля ОЗУ 31, 33 и 34 и микропроцессор 32. 2 илл.
Description
Полезная модель относится к вычислительной технике и может быть использована для работы в составе средств вычислительной техники (СВТ) робототехнических комплексов (РТК).
Известен ряд вычислительных систем с распределенной памятью, содержащих процессоры, объединенные некоторой коммуникационной средой. Наиболее известными среди них являются: Intel Paragon, IBM SP1/SP2, Cray T3D и многие другие, включая отечественные кластерные и массово-параллельные установки, например, МВС-1000М, СКИФ Syberia и т.д.
Недостатком таких вычислительных систем является низкая производительность при решении реальных задач.
Наиболее близким к заявляемому является вычислительный модуль многопроцессорной крейтовой системы и многопроцессорная система из этих модулей [РФ №151425 U1, G06F 15/16, 10.04.2015], включающий печатную плату и размещенные на ней: процессор с выводом межпроцессорных каналов, подключенный к оперативной памяти, а также к контроллеру периферийных интерфейсов посредством шины ввода-вывода, контроллер периферийных интерфейсов с подключением к нему шин периферийных интерфейсов, оперативную память, соединители для подключения к коммутационной панели, выполненные с возможностью подключения межпроцессорных каналов и шин периферийных интерфейсов к коммутационной панели, постоянное запоминающее устройство с записанной в нем программой начальной загрузки.
Недостатком данного устройства является то, что оно имеет низкое быстродействие и, в связи с этим, отсутствует возможность его использования робототехнических комплексах.
Техническим результатом является повышение быстродействия и расширение функциональных возможностей за счет использования в робототехнических комплексах.
Технический результат достигается тем, что в процессорный модуль (MBE2S-PC), содержащий процессор, подключенный к оперативной памяти, шины ввода-вывода, контроллер периферийных интерфейсов, ПЗУ начального загрузчика, в него дополнительно введено, то, что в качестве контроллера периферийных интерфейсов используется многофункциональный контроллер КПИ-2, а в качестве процессора используется микропроцессор, введено, интерфейс DVI, два порта USB, микрофон, динамик, порт 2×USB, три порта Ethernet+2 USB, графический адаптер, трансмиттер сигнала DVI, два четырех портовых USB хаб, аудиокодек, микросхему физического уровня Ethernet, порт JTAG, порт RS-232, RS-232 трансмиттер, четыре порта SATA, порт IDE, часы реального времени с энергонезависимой памятью, элемент питания, порт для подключения к начальному загрузчику, датчик температуры, три порта модуля ОЗУ и микропроцессор, первый двухсторонний вход выход третьего порта модуля ОЗУ соединен с объединенными вторым двухсторонним входом выходом второго порта модуля ОЗУ, первым двухсторонним входом выходом первого порта я модуля ОЗУ, двухсторонним входом выходом датчика температуры и десятым двухсторонним входом выходом многофункционального контроллера КПИ-2, девятый двухсторонний вход выход которого соединен с третьим двухсторонним входом выходом микропроцессора, второй двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом первого порта модуля ОЗУ, а первый и четвертый двухсторонние входы выходы микропроцессора соединены соответственно с первым
двухсторонним входом выходом второго порта модуля ОЗУ и вторым двухсторонним входом выходом третьего порта модуля ОЗУ, двухсторонний вход выход порта IDE, соединен с одиннадцатым двухсторонним входом выходом многофункционального контроллера КПИ-2, двенадцатый двухсторонний вход выход многофункционального контроллера КПИ-2 соединен с первым двухсторонним входом выходом часов реального времени с энергонезависимой памятью, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом ПЗУ начального загрузчика, второй двухсторонний вход выход которого соединен с двухсторонним входом выходом порта для подключения к начальному загрузчику, вход часов реального времени с энергонезависимой памятью, соединен с выходом элемент питания, двухсторонний вход выход четвертой шины ввода-вывода соединен с первым двухсторонним входом выходом многофункционального контроллера КПИ-2, второй двухсторонний вход которого соединен с двухсторонним входом выходом порта JTAG, третий двухсторонний вход выход многофункционального контроллера КПИ-2 соединен с объединенными двухсторонними входами выходами первой, второй и третьей шин ввода-вывода и с первым двухсторонним входом выходом графического адаптера, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом интерфейса DVI, второй двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом трансмиттера сигнала DVI, первый двухсторонний вход выход которого соединен с третьим двухсторонним входом выходом графического адаптера, двухсторонний вход выход первого порта USB соединен с двухсторонним входом выходом второго порта USB и первым двухсторонним входом выходом первого четырех портового USB хаба, второй двухсторонний вход выход которого соединен с пятым двухсторонним входом выходом многофункционального контроллера КПИ-2 и первым двухсторонним входом выходом второго четырех портового USB хаба, второй двухсторонний вход выход которого соединен с объединенными двухсторонними входами выходами порта 2×USB и первого и второго портов Ethernet+2 USB, выход микрофона соединен с входом аудиокодека, выход которого соединен с входом динамика, двухсторонний вход выход аудиокодека соединен с четвертым двухсторонним входом выходом многофункционального контроллера КПИ-2, шестой двухсторонний вход выход которого соединен с первым двухсторонним входом выходом микросхемы физического уровня Ethernet, второй двухсторонний вход выход которой соединен с двухсторонним входом выходом третьего порта Ethernet+2 USB, двухсторонний вход выход порта RS-232 соединен с вторым двухсторонним входом выходом RS-232 трансмиттера, первый двухсторонний вход выход которого соединен с седьмым двухсторонним входом выходом многофункционального контроллера КПИ-2, восьмой двухсторонний вход выход которого соединен с объединенными двухсторонними входами выходами с первого по четвертый портов, причем многофункциональный контроллер КПИ-2 содержит контроллер физического уровня канала ввода-вывода, в него дополнительно введены, контроллер канального уровня канала ввода-вывода 36, коммутатор первого уровня, коммутатор второго уровня, первый составной контроллер, первый контроллер линка PCIe, второй контроллер линка PCIe первый 4-х портовый контроллер интерфейса USB, второй 4-х портовый контроллер интерфейса USB, второй составной контроллер, контроллер двух устройств интерфейса IDE, третий составной контроллер, контроллер управления питанием и энергосбережением, контроллер интерфейса PCI, звуковой контроллер интерфейса HDA, первый 4-х портовый контроллер интерфейса SATA 3.0, второй 4-х портовый контроллер интерфейса SATA 3.0, первый контроллер интерфейса Ethernet, второй контроллер интерфейса Ethernet, третий контроллер интерфейса Ethernet и блок управления сигналами тактовой синхронизации, выход которого соединен с объединенными входами синхронизации всех блоков устройства, выход которого соединен с выходом контроллера физического уровня канала ввода-вывода, двухсторонний вход выход которого соединен с первым двухсторонним входом выходом контроллера канального уровня канала ввода-вывода, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом коммутатора первого уровня, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого составного контроллера, третий двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом первого контроллера линка PCIe, четвертый двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом второго контроллера линка PCIe, пятый двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом звукового контроллера интерфейса HDA, шестой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом первого 4-х портового контроллера интерфейса SATA 3.0, седьмой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом второго 4-х портового контроллера интерфейса SATA 3.0, восьмой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом коммутатора второго уровня, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого 4-х портового контроллера интерфейса USB, третий двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго 4-х портового контроллера интерфейса USB, четвертый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго составного контроллера, пятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом первого контроллера интерфейса Ethernet 52, шестой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго контроллера интерфейса Ethernet, седьмой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом третьего контроллера интерфейса Ethernet, восьмой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом контроллера двух устройств интерфейса IDE, девятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом третьего составного контроллера, десятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом контроллера управления питанием и энергосбережением, одиннадцатый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом, контроллер интерфейса PCI, вторые двухсторонние входы выходы контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, звукового контроллера интерфейса HDA, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet соединены с соответствующими двухсторонними входами выходами устройства, вторые и третьи двухсторонние входы выходы первого составного контроллера, первого контроллера линка PCIe и второго составного контроллера соединены с соответствующими двухсторонними входами выходами устройства, с второго по пятый двухсторонние входы выходы второго контроллера линка PCIe, первого 4-х портового контроллера интерфейса USB, второго 4-х портового контроллера интерфейса USB, первого 4-х портового контроллера интерфейса SATA 3.0, второго 4-х портового контроллера интерфейса SATA 3.0 соединены с соответствующими двухсторонними входами выходами устройства, причем соединение между двухсторонними входами выходами коммутатора первого уровня и контроллера канального уровня канала ввода-вывода, коммутатора второго уровня, первого составного контроллера, первого контроллера линка PCIe, второго контроллера линка PCIe, звукового контроллера интерфейса HDA, первого 4-х портового контроллера интерфейса SATA 3.0, второго 4-х портового контроллера интерфейса SATA 3.0 осуществляется интерфейсом типа «Slink», причем соединение между двухсторонними входами выходами коммутатора второго уровня и первого 4-х портового контроллера интерфейса USB, второго 4-х портового контроллера интерфейса USB, второго составного контроллера, контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet осуществляется интерфейсом типа «IOlink».
На фиг. 1 представлена блок-схема процессорный модуль (MBE2S-PC).
На фиг. 2 представлена блок-схема многофункциональный контроллер КПИ-2.
Процессорный модуль (фиг. 1) содержит интерфейс DVI 1, два порта USB 2 и 3, микрофон 4.1, динамик 4.2, порт 2×USB 5, три порта Ethernet+2 USB 6.1, 6.2 и 6.3, графический адаптер 7, трансмиттер сигнала DVI 8, два четырех портовых USB хаб 9 и 11, аудиокодек 10, микросхему физического уровня Ethernet 12, четыре шины ввода-вывода 13, 14, 15 и 17, порт JTAG 16, многофункциональный контроллер КПИ-2 18, порт RS-232 19, RS-232 трансмиттер 20, четыре порта SATA 21, 22, 23 24, порт IDE 25, часы реального времени с энергонезависимой памятью 26, элемент питания 27, ПЗУ начального загрузчика 28, порт ь для подключения к начальному загрузчику 29, датчик температуры 30, три порта модуля ОЗУ 31, 33 и 34 и микропроцессор 32.
Многофункциональный контроллер КПИ-2 18 (фиг. 2) содержит контроллер физического уровня канала ввода-вывода 35 (WLCC_PHY), контроллер канального уровня канала ввода-вывода 36 (WLCC_DLL), коммутатор первого уровня 37, коммутатор второго уровня 38, первый составной контроллер 39, первый контроллер линка PCIe 40, второй контроллер линка PCIe 41, первый 4-х портовый контроллер интерфейса USB 42, второй 4-х портовый контроллер интерфейса USB 43, второй составной контроллер 44, контроллер двух устройств интерфейса IDE 45, третий составной контроллер 46, контроллер управления питанием и энергосбережением 47, контроллер интерфейса PCI 32 48, звуковой контроллер интерфейса HDA 49, первый 4-портовый контроллер интерфейса SATA 3.0 50, второй 4-портовый контроллер интерфейса SATA 3.0 51, первый контроллер интерфейса Ethernet 52, второй контроллер интерфейса Ethernet 53, третий контроллер интерфейса Ethernet 54 и блок управления сигналами тактовой синхронизации 55.
Процессорный модуль (фиг. 1) содержит интерфейс DVI 1, два порта USB 2 и 3, микрофон 4.1, динамик 4.2, порт 2×USB 5, три порта Ethernet+2 USB 6.1, 6.2 и 6.3, графический адаптер 7, трансмиттер сигнала DVI 8, два четырех портовых USB хаб 9 и 11, аудиокодек 10, микросхему физического уровня Ethernet 12, четыре шины ввода-вывода 13, 14, 15 и 17, порт JTAG 16, многофункциональный контроллер КПИ-2 18, порт RS-232 19, RS-232 трансмиттер 20, четыре порта SATA 21, 22, 23, 24, порт IDE 25, часы реального времени с энергонезависимой памятью 26, элемент питания 27, ПЗУ начального загрузчика 28, порт для подключения к начальному загрузчику 29, датчик температуры 30, три порта модуля ОЗУ 31, 33 и 34 и микропроцессор 32, первый двухсторонний вход выход третьего порта модуля ОЗУ 34 соединен с объединенными вторым двухсторонним входом выходом второго порта модуля ОЗУ 33, первым двухсторонним входом выходом первого порта я модуля ОЗУ 31, двухсторонним входом выходом датчика температуры 30 и десятым двухсторонним входом выходом многофункционального контроллера КПИ-2 18, девятый двухсторонний вход выход которого соединен с третьим двухсторонним входом выходом микропроцессора 32, второй двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом первого порта модуля ОЗУ 31, а первый и четвертый двухсторонние входы выходы микропроцессора 32 соединены соответственно с первым двухсторонним входом выходом второго порта модуля ОЗУ 33 и вторым двухсторонним входом выходом третьего порта модуля ОЗУ 34, двухсторонний вход выход порта IDE 25, соединен с одиннадцатым двухсторонним входом выходом многофункционального контроллера КПИ-2 18, двенадцатый двухсторонний вход выход многофункционального контроллера КПИ-2 18 соединен с первым двухсторонним входом выходом часов реального времени с энергонезависимой памятью 26, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом ПЗУ начального загрузчика 28, второй двухсторонний вход выход которого соединен с двухсторонним входом выходом порта для подключения к начальному загрузчику 29, вход часов реального времени с энергонезависимой памятью 26, соединен с выходом элемент питания 27, двухсторонний вход выход четвертой шины ввода-вывода 17 соединен с первым двухсторонним входом выходом многофункционального контроллера КПИ-2 18, второй двухсторонний вход которого соединен с двухсторонним входом выходом порта JTAG 16, третий двухсторонний вход выход многофункционального контроллера КПИ-2 18 соединен с объединенными двухсторонними входами выходами первой 13, второй 14 и третьей 15 шин ввода-вывода и с первым двухсторонним входом выходом графического адаптера 7, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом интерфейса DVI 1, второй двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом трансмиттера сигнала DVI 8, первый двухсторонний вход выход которого соединен с третьим двухсторонним входом выходом графического адаптера 7, двухсторонний вход выход первого порта USB 2 соединен с двухсторонним входом выходом второго порта USB 3 и первым двухсторонним входом выходом левого четырех портового USB хаба 9, второй двухсторонний вход выход которого соединен с пятым двухсторонним входом выходом многофункционального контроллера КПИ-2 18 и первым двухсторонним входом выходом второго четырех портового USB хаба 11, второй двухсторонний вход выход которого соединен с объединенными двухсторонними входами выходами порта 2×USB 5 и первого и второго портов Ethernet+2 USB 6.1 и 6.2, выход микрофона 4.1 соединен с входом аудиокодека 10, выход которого соединен с входом динамика 4.2, двухсторонний вход выход аудиокодека 10 соединен с четвертым двухсторонним входом выходом
многофункционального контроллера КПИ-2 18, шестой двухсторонний вход выход которого соединен с первым двухсторонним входом выходом микросхемы физического уровня Ethernet 12, второй двухсторонний вход выход которой соединен с двухсторонним входом выходом третьего порта Ethernet+2 USB 6.3, двухсторонний вход выход порта RS-232 19 соединен с вторым двухсторонним входом выходом RS-232 трансмиттера 20, первый двухсторонний вход выход которого соединен с седьмым двухсторонним входом выходом многофункционального контроллера КПИ-2 18, восьмой двухсторонний вход выход которого соединен с объединенными двухсторонними входами выходами с первого по четвертый портов 21, 22, 23 и 24, причем многофункциональный контроллер КПИ-2 18 содержит контроллер физического уровня канала ввода-вывода 35, в него дополнительно введены, контроллер канального уровня канала ввода-вывода 36, коммутатор первого уровня 37, коммутатор второго уровня 38, первый составной контроллер 39, первый контроллер линка PCIe 40, второй контроллер линка PCIe 41 первый 4-х портовый контроллер интерфейса USB 42, второй 4-х портовый контроллер интерфейса USB 43, второй составной контроллер 44, контроллер двух устройств интерфейса IDE 45, третий составной контроллер 46, контроллер управления питанием и энергосбережением 47, контроллер интерфейса PCI 48, звуковой контроллер интерфейса HDA 49, первый 4-х портовый контроллер интерфейса SATA 3.0 50, второй 4-х портовый контроллер интерфейса SATA 3.0 51, первый контроллер интерфейса Ethernet 52, второй контроллер интерфейса Ethernet 53, третий контроллер интерфейса Ethernet 54 и блок управления сигналами тактовой синхронизации 55, выход которого соединен с объединенными входами синхронизации всех блоков устройства, выход которого соединен с выходом контроллера физического уровня канала ввода-вывода 35, двухсторонний вход выход которого соединен с первым двухсторонним входом выходом контроллера канального уровня канала ввода-вывода 36, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом коммутатора первого уровня 37, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого составного контроллера 39, третий двухсторонний вход выход коммутатора первого уровня 37 соединен с первым двухсторонним входом выходом первого контроллера линка PCIe 40, четвертый двухсторонний вход выход коммутатора первого уровня 37 соединен с первым двухсторонним входом выходом второго контроллера линка PCIe 41, пятый двухсторонний вход выход коммутатора первого уровня 37 соединен с первым двухсторонним входом выходом звукового контроллера интерфейса HDA 49, шестой двухсторонний вход выход коммутатора первого уровня 37 соединен с первым двухсторонним входом выходом первого 4-х портового контроллера интерфейса SATA 3.0 50, седьмой двухсторонний вход выход коммутатора первого уровня 37 соединен с первым двухсторонним входом выходом второго 4-х портового контроллера интерфейса SATA 3.0 51, восьмой двухсторонний вход выход коммутатора первого уровня 37 соединен с первым двухсторонним входом выходом коммутатора второго уровня 38, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого 4-х портового контроллера интерфейса USB 42, третий двухсторонний вход выход коммутатора второго уровня 38 соединен с первым двухсторонним входом выходом второго 4-х портового контроллера интерфейса USB 43, четвертый двухсторонний вход выход коммутатора второго уровня 38 соединен с первым двухсторонним входом выходом второго составного контроллера 44, пятый двухсторонний вход выход коммутатора второго уровня 38 соединен с первым двухсторонним входом выходом первого контроллера интерфейса Ethernet 52, шестой двухсторонний вход выход коммутатора второго уровня 38 соединен с первым двухсторонним входом выходом второго контроллера интерфейса Ethernet 53, седьмой двухсторонний вход выход коммутатора второго уровня 38 соединен с первым двухсторонним входом выходом третьего контроллера интерфейса Ethernet 54, восьмой двухсторонний вход выход коммутатора второго уровня 38 соединен с первым двухсторонним входом выходом контроллера двух устройств интерфейса IDE 45, девятый двухсторонний вход выход коммутатора второго уровня 38 соединен с первым двухсторонним входом выходом третьего составного контроллера 46, десятый двухсторонний вход выход коммутатора второго уровня 38 соединен с первым двухсторонним входом выходом контроллера управления питанием и энергосбережением 47, одиннадцатый двухсторонний вход выход коммутатора второго уровня 38 соединен с первым двухсторонним входом выходом, контроллер интерфейса PCI 48, вторые двухсторонние входы выходы контроллера двух устройств интерфейса IDE 45, третьего составного контроллера 46, контроллера управления питанием и энергосбережением 47, контроллера интерфейса PCI 48, звукового контроллера интерфейса HDA 49, первого контроллера интерфейса Ethernet 52, второго контроллера интерфейса Ethernet 53 и третьего контроллера интерфейса Ethernet 54 соединены с соответствующими двухсторонними входами выходами устройства, вторые и третьи двухсторонние входы выходы первого составного контроллера 39, первого контроллера линка PCIe 40 и второго составного контроллера 44 соединены с соответствующими двухсторонними входами выходами устройства, с второго по пятый двухсторонние входы выходы второго контроллера линка PCIe 41, первого 4-х портового контроллера интерфейса USB 42, второго 4-х портового контроллера интерфейса USB 43, первого 4-х портового контроллера интерфейса SATA 3.0 50, второго 4-х портового контроллера интерфейса SATA 3.0 51 соединены с соответствующими двухсторонними входами выходами устройства, причем соединение между двухсторонними входами выходами коммутатора первого уровня 37 и контроллера канального уровня канала ввода-вывода 36, коммутатора второго уровня 38, первого составного контроллера 39, первого контроллера линка PCIe 40, второго контроллера линка PCIe 41, звукового контроллера интерфейса HDA 49, первого 4-х портового контроллера интерфейса SATA 3.0 50, второго 4-х портового контроллера интерфейса SATA 3.0 51 осуществляется интерфейсом типа «Slink», причем соединение между двухсторонними входами выходами коммутатора второго уровня 38 и первого 4-х портового контроллера интерфейса USB 42, второго 4-х портового контроллера интерфейса USB 43, второго составного контроллера 44, контроллера двух устройств интерфейса IDE 45, третьего составного контроллера 46, контроллера управления питанием и энергосбережением 47, контроллера интерфейса PCI 48, первого контроллера интерфейса Ethernet 52, второго контроллера интерфейса Ethernet 53 и третьего контроллера интерфейса Ethernet 54 осуществляется интерфейсом типа «IOlink».
Процессорный модуль (MBE2S-PC) (фиг. 1) работает следующим образом.
Модуль MBE2S-PC предназначен для работы в составе средств вычислительной техники робототехнических комплексов и разработан на базе микропроцессора Эльбрус-4С и контроллера периферийных интерфейсов КПИ - 2.
При работе модуля его элементы выполняют следующие функции.
Интерфейс DVI 1 предназначен для передачи видеоизображения на цифровые устройства отображения, такие как жидкокристаллические мониторы, телевизоры и проекторы.
Порты USB 2 и 3 предназначены для подключения USB-устройств в порт USB модуля MBE2S-PC.
Микрофон 4.1 и динамик 4.2. предназначены для приема и передачи аудио информации.
Порт 2×USB 5 предназначен для подключения USB-устройств в порт USB модуля MBE2S-PC.
Три порта Ethernet+2 USB 6.1, 6.2 и 6.3 обеспечивают подключение сетевых или иных устройств в порт Ethernet через порт типа RJ45.
Графический адаптер 7, в качестве которого используется графический контроллер SM718 (Silicon Motion) представляет собой мультимедийный дисплейный контроллер с интерфейсом PCI, интегрированной видеопамятью (32-разряда, 16 Мбайт) и функциями 20-ускорения.
Трансмиттер сигнала DVI 8 обеспечивает прием и передачу данных DVI от устройств, подключенных к графическому адаптеру 7 и в обратную сторону.
Два четырех портовых USB хаб 9 и 11 предназначены для обеспечения подключения нескольких, например четырех, устройств в один USB порт,
Аудиокодек 10 выполняет преобразование аудио сигналов. Аудиокодек на аппаратном уровне представляет собой отдельную микросхему, которая кодирует и декодирует аналоговый звуковой сигнал в цифровой сигнал и наоборот при помощи аналогово-цифрового и цифро-аналогового преобразователей. Цифро-аналоговая конвертация происходит, когда компьютер посылает звук на внешние динамики, а аналого-цифровая конвертация происходит, когда звук подается на компьютер извне.
Микросхема физического уровня Ethernet 12 позволяет другим микросхемам канального уровня, так называемыми MAC, подключиться к физической среде передачи, такой как медный кабель, причем второй уровень сетевой модели OSI, предназначенный для передачи данных узлам, находится в том же сегменте локальной сети. Стандартная микросхема физического уровня включает в себя модули подуровня физического кодирования и подуровня среды передачи. Модуль подуровня физического кодирования выполняет функции кодирования и декодирования передаваемого и принимаемого потока данных. Целью кодирования является упрощение процесса восстановления потока данных приемником.
Четыре шины ввода-вывода 13, 14, 15 и 17 предназначены для подключения периферийных устройств.
Порт JTAG 16 предназначен для подключения средств диагностики и отладки к модулю MBE2S-PC,
Многофункциональный контроллер КПИ - 2 18 обеспечивает сопряжения многоядерных микропроцессоров с архитектурой "Эльбрус" с периферийными устройствами.
Порт RS-232 19 реализует подключение устройств к порту RS232.
RS-232 трансмиттер 20 является многоканальным драйвером RS232 (приемо-передатчиком) и осуществляет защиту от электростатического разряда.
Четыре порта SATA 21, 22, 23 и 24 являются высокоскоростными последовательными каналами и предназначены для подключения устройств по интерфейсу SATA.
Порт IDE 25 является параллельным интерфейсом и предназначен для подключения накопителей по интерфейсу IDE.
Элемент питания 27 предназначен для поддержки работы часов реального времени в отсутствие внешнего питания.
ПЗУ начального загрузчика 28 является энергонезависимой памятью и предназначена для хранения начального загрузчика.
Порт для подключения к начальному загрузчику 29 предназначен для подключения к начальному загрузчику (подключаются устройства загрузки программы начального загрузчика).
Три порта модуля ОЗУ 31, 33 и 34 предназначены для установки двухсторонних модулей памяти (DIMM) в порты.
Микропроцессор 32 - это программно-управляемое универсальное устройство для цифровой обработки дискретной и (или) аналоговой информации и управления процессом этой обработки, построенное на одной или нескольких. Больших интегральных схемах (БИС).
В процессорном модуле MBE2S-PC реализовано 3 канала оперативной памяти DDR3 31, 33 и 34 с возможностью работы на максимальной проектной частоте контроллеров памяти микропроцессора 800 МГц (эквивалентная частота передачи данных 1600 МГц). На каждом канале ОЗУ предусмотрено установка одного модуля оперативной памяти объемом 4 Гб. Таким образом, суммарный объем оперативной памяти макета СВТ составит 12 Гб.
Так же для возможности объединения двух процессорных модулей в единой вычислительной среде с когерентной памятью, обеспечивая тем самым масштабируемость вычислительной мощности. Под понятием масштабируемости подразумевается возможность изменения производительности, а как следствие, и потребляемой мощности, СВТ без существенных конструктивных изменений. Данное решение позволяет унифицировать типы применяемых СВТ в различных типах РТК в зависимости от сложности вычислительных задач, массогабаритных требований, мощности бортовой сети электропитания РТК, требований по продолжительности автономной работы, комплекса внешних воздействующих факторов и системы теплоотвода. При этом, один из каналов межпроцессорного обмена (IPLink), который выведен на внешний высокочастотный разъем и не показан на фиг. 1, осуществляет межпроцессорный обмен при совместной работе центральных процессоров двух разных модулей MBE2S-PC. В дальнейшем, это даст возможность объединить два процессорных модуля в единую вычислительную среду и удвоить производительность.
Для работы с периферией (внешними каналами обмена) модуля микропроцессор посредством канала IOLink соединен с контроллером периферийных интерфейсов КПИ - 2, при реализации которого используется микросхема (1991ВГ1Я), так называемый «южный мост» - контроллер-концентратор, связывающий периферийные устройства и шины с центральным процессором.
В заявляемом модуле также реализованы:
- Через порты USB 2, 3, 5, 9 и 11, работы с различными устройствами: с дисковыми и твердотельными накопителями, видеокамерами, сканирующими лазерными дальномерами (2D), инерциально-измерительными системами (ИНС) и спутниковыми навигационными системами (СНС);
- Порт RS-232 19, работа с исполнительными системами РТК;
- 3 слота PCI 13, 14 и 15 осуществляют возможность установки различных карт расширения;
- 1 слот PCIe ×8 17 осуществляют возможность установки высокопроизводительных карт расширения;
- Gigabit Ethernet высокоскоростной интерфейс осуществляет сбора данных и управления исполнительными системами РТК, а так же возможность формирования локальной вычислительной сети;
Таким образом, процессорный модуль MBE2S-PC, где MBE2S-PC его условное обозначение, обеспечивает повышение быстродействия и расширение функциональных возможностей за счет использования в робототехнических комплексах.
Claims (2)
1. Процессорный модуль (MBE2S-PC), содержащий процессор, подключенный к оперативной памяти, шины ввода-вывода, контроллер периферийных интерфейсов, ПЗУ начального загрузчика, отличающийся тем, что в качестве контроллера периферийных интерфейсов используется многофункциональный контроллер КПИ-2, а в качестве процессора используется микропроцессор, в него дополнительно введены, интерфейс DVI, два порта USB, микрофон, динамик, порт 2хUSB, три порта Ethernet+2 USB, графический адаптер, трансмиттер сигнала DVI, два четырехпортовых USB хаба, аудиокодек, микросхему физического уровня Ethernet, порт JTAG, порт RS-232, RS-232 трансмиттер, четыре порта SATA, порт IDE, часы реального времени с энергонезависимой памятью, элемент питания, порт для подключения к начальному загрузчику, датчик температуры, три порта модуля ОЗУ и микропроцессор, первый двухсторонний вход-выход третьего порта модуля ОЗУ соединен с объединеными вторым двухсторонним входом-выходом второго порта модуля ОЗУ, первым двухсторонним входом-выходом первого порта модуля ОЗУ, двухсторонним входом-выходом датчика температуры и десятым двухсторонним входом-выходом многофункционального контроллера КПИ-2, девятый двухсторонний вход-выход которого соединен с третьим двухсторонним входом-выходом микропроцессора, второй двухсторонний вход-выход которого соединен с вторым двухсторонним входом-выходом первого порта модуля ОЗУ, а первый и четвертый двухсторонние входы-выходы микропроцессора соединены соответственно с первым двухсторонним входом-выходом второго порта модуля ОЗУ и вторым двухсторонним входом-выходом третьего порта модуля ОЗУ, двухсторонний вход-выход порта IDE, соединен с одиннадцатым двухсторонним входом-выходом многофункционального контроллера КПИ-2, двенадцатый двухсторонний вход-выход многофункционального контроллера КПИ-2 соединен с первым двухсторонним входом-выходом часов реального времени с энергонезависимой памятью, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом ПЗУ начального загрузчика, второй двухсторонний вход-выход которого соединен с двухсторонним входом-выходом порта для подключения к начальному загрузчику, вход часов реального времени с энергонезависимой памятью соединен с выходом элемента питания, двухсторонний вход-выход четвертой шины ввода-вывода соединен с первым двухсторонним входом-выходом многофункционального контроллера КПИ-2, второй двухсторонний вход которого соединен с двухсторонним входом-выходом порта JTAG, третий двухсторонний вход-выход многофункционального контроллера КПИ-2 соединен с объединенными двухсторонними входами-выходами первой, второй и третьей шин ввода-вывода и с первым двухсторонним входом-выходом графического адаптера, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом интерфейса DVI, второй двухсторонний вход-выход которого соединен с вторым двухсторонним входом-выходом трансмиттера сигнала DVI, первый двухсторонний вход-выход которого соединен с третьим двухсторонним входом-выходом графического адаптера, двухсторонний вход-выход первого порта USB соединен с двухсторонним входом-выходом второго порта USB и первым двухсторонним входом-выходом первого четырехпортового USB хаба, второй двухсторонний вход-выход которого соединен с пятым двухсторонним входом-выходом многофункционального контроллера КПИ-2 и первым двухсторонним входом-выходом второго четырехпортового USB хаба, второй двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами порта 2хUSB и первого и второго портов Ethernet+2 USB, выход микрофона соединен с входом аудиокодека, выход которого соединен с входом динамика, двухсторонний вход-выход аудиокодека соединен с четвертым двухсторонним входом-выходом многофункционального контроллера КПИ-2, шестой двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом микросхемы физического уровня Ethernet, второй двухсторонний вход-выход которой соединен с двухсторонним входом-выходом третьего порта Ethernet+2 USB, двухсторонний вход-выход порта RS-232 соединен с вторым двухсторонним входом-выходом RS-232 трансмиттера, первый двухсторонний вход-выход которого соединен с седьмым двухсторонним входом-выходом многофункционального контроллера КПИ-2, восьмой двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами с первого по четвертый портов.
2. Процессорный модуль (MBE2S-PC) по п. 1, отличающийся тем, многофункциональный контроллер КПИ-2 содержит контроллер физического уровня канала ввода-вывода, в него дополнительно введены контроллер канального уровня канала ввода-вывода, коммутатор первого уровня, коммутатор второго уровня, первый составной контроллер, первый контроллер линка PCIe, второй контроллер линка PCIe, первый 4-портовый контроллер интерфейса USB, второй 4-портовый контроллер интерфейса USB, второй составной контроллер, контроллер двух устройств интерфейса IDE, третий составной контроллер, контроллер управления питанием и энергосбережением, контроллер интерфейса PCI, звуковой контроллер интерфейса HDA, первый 4-портовый контроллер интерфейса SATA 3.0, второй 4-портовый контроллер интерфейса SATA 3.0, первый контроллер интерфейса Ethernet, второй контроллер интерфейса Ethernet, третий контроллер интерфейса Ethernet и блок управления сигналами тактовой синхронизации, выход которого соединен с объединенными входами синхронизации всех блоков устройства, выход которого соединен с выходом контроллера физического уровня канала ввода-вывода, двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера канального уровня канала ввода-вывода, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом коммутатора первого уровня, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом первого составного контроллера, третий двухсторонний вход-выход коммутатора первого уровня соединен с первым двухсторонним входом-выходом первого контроллера линка PCIe, четвертый двухсторонний вход-выход коммутатора первого уровня соединен с первым двухсторонним входом-выходом второго контроллера линка PCIe, пятый двухсторонний вход-выход коммутатора первого уровня соединен с первым двухсторонним входом-выходом звукового контроллера интерфейса HDA, шестой двухсторонний вход-выход коммутатора первого уровня соединен с первым двухсторонним входом-выходом первого 4-портового контроллера интерфейса SATA 3.0, седьмой двухсторонний вход-выход коммутатора первого уровня соединен с первым двухсторонним входом-выходом второго 4-портового контроллера интерфейса SATA 3.0, восьмой двухсторонний вход-выход коммутатора первого уровня соединен с первым двухсторонним входом-выходом коммутатора второго уровня, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом первого 4-портового контроллера интерфейса USB, третий двухсторонний вход-выход коммутатора второго уровня соединен с первым двухсторонним входом-выходом второго 4-портового контроллера интерфейса USB, четвертый двухсторонний вход-выход коммутатора второго уровня соединен с первым двухсторонним входом-выходом второго составного контроллера, пятый двухсторонний вход-выход коммутатора второго уровня соединен с первым двухсторонним входом-выходом первого контроллера интерфейса Ethernet, шестой двухсторонний вход-выход коммутатора второго уровня соединен с первым двухсторонним входом-выходом второго контроллера интерфейса Ethernet, седьмой двухсторонний вход-выход коммутатора второго уровня соединен с первым двухсторонним входом-выходом третьего контроллера интерфейса Ethernet, восьмой двухсторонний вход-выход коммутатора второго уровня соединен с первым двухсторонним входом-выходом контроллера двух устройств интерфейса IDE, девятый двухсторонний вход-выход коммутатора второго уровня соединен с первым двухсторонним входом-выходом третьего составного контроллера, десятый двухсторонний вход-выход коммутатора второго уровня соединен с первым двухсторонним входом-выходом контроллера управления питанием и энергосбережением, одиннадцатый двухсторонний вход-выход коммутатора второго уровня соединен с первым двухсторонним входом-выходом, контроллер интерфейса PCI, вторые двухсторонние входы-выходы контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, звукового контроллера интерфейса HDA, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet соединены с соответствующими двухсторонними входами-выходами устройства, вторые и третьи двухсторонние входы-выходы первого составного контроллера, первого контроллера линка PCIe и второго составного контроллера соединены с соответствующими двухсторонними входами-выходами устройства, с второго по пятый двухсторонние входы-выходы второго контроллера линка PCIe, первого 4-портового контроллера интерфейса USB, второго 4-портового контроллера интерфейса USB, первого 4-портового контроллера интерфейса SATA 3.0, второго 4-портового контроллера интерфейса SATA 3.0 соединены с соответствующими двухсторонними входами-выходами устройства, причем соединение между двухсторонними входами-выходами коммутатора первого уровня и контроллера канального уровня канала ввода-вывода, коммутатора второго уровня, первого составного контроллера, первого контроллера линка PCIe, второго контроллера линка PCIe, звукового контроллера интерфейса HDA, первого 4-портового контроллера интерфейса SATA 3.0, второго 4-портового контроллера интерфейса SATA 3.0 осуществляется интерфейсом типа «Slink», причем соединение между двухсторонними входами-выходами коммутатора второго уровня и первого 4-портового контроллера интерфейса USB, второго 4-портового контроллера интерфейса USB, второго составного контроллера, контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet осуществляется интерфейсом типа «IOlink».
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016121717U RU167666U1 (ru) | 2016-06-02 | 2016-06-02 | Процессорный модуль (MBE2S-PC) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016121717U RU167666U1 (ru) | 2016-06-02 | 2016-06-02 | Процессорный модуль (MBE2S-PC) |
Publications (1)
Publication Number | Publication Date |
---|---|
RU167666U1 true RU167666U1 (ru) | 2017-01-10 |
Family
ID=58452001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2016121717U RU167666U1 (ru) | 2016-06-02 | 2016-06-02 | Процессорный модуль (MBE2S-PC) |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU167666U1 (ru) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU173335U1 (ru) * | 2017-05-04 | 2017-08-22 | Акционерное общество "МЦСТ" | Процессорный модуль (МВЕ8С-РС) |
RU175051U1 (ru) * | 2017-05-04 | 2017-11-16 | Акционерное общество "МЦСТ" | Процессорный модуль |
RU212474U1 (ru) * | 2021-10-14 | 2022-07-25 | Акционерное общество "МЦСТ" | Панель на базе двух шестнадцатиядерных микропроцессоров с микроархитектурой Эльбрус шестого поколения |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2139566C1 (ru) * | 1997-09-04 | 1999-10-10 | Экспериментальное научно-производственное объединение "Специализированные электронные системы" | Многопроцессорная система обработки данных |
US20090234936A1 (en) * | 2008-03-14 | 2009-09-17 | International Business Machines Corporation | Dual-Band Communication Of Management Traffic In A Blade Server System |
US7676625B2 (en) * | 2006-08-23 | 2010-03-09 | Sun Microsystems, Inc. | Cross-coupled peripheral component interconnect express switch |
RU2461055C1 (ru) * | 2011-07-13 | 2012-09-10 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Кластерная система с прямой коммутацией каналов |
RU151425U1 (ru) * | 2014-09-26 | 2015-04-10 | Российская Федерация в лице Министерства промышленности и торговли Российской Федерации | Вычислительный модуль многопроцессорной крейтовой системы и многопроцессорная система из этих модулей |
-
2016
- 2016-06-02 RU RU2016121717U patent/RU167666U1/ru active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2139566C1 (ru) * | 1997-09-04 | 1999-10-10 | Экспериментальное научно-производственное объединение "Специализированные электронные системы" | Многопроцессорная система обработки данных |
US7676625B2 (en) * | 2006-08-23 | 2010-03-09 | Sun Microsystems, Inc. | Cross-coupled peripheral component interconnect express switch |
US20090234936A1 (en) * | 2008-03-14 | 2009-09-17 | International Business Machines Corporation | Dual-Band Communication Of Management Traffic In A Blade Server System |
RU2461055C1 (ru) * | 2011-07-13 | 2012-09-10 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Кластерная система с прямой коммутацией каналов |
RU151425U1 (ru) * | 2014-09-26 | 2015-04-10 | Российская Федерация в лице Министерства промышленности и торговли Российской Федерации | Вычислительный модуль многопроцессорной крейтовой системы и многопроцессорная система из этих модулей |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU173335U1 (ru) * | 2017-05-04 | 2017-08-22 | Акционерное общество "МЦСТ" | Процессорный модуль (МВЕ8С-РС) |
RU175051U1 (ru) * | 2017-05-04 | 2017-11-16 | Акционерное общество "МЦСТ" | Процессорный модуль |
RU212474U1 (ru) * | 2021-10-14 | 2022-07-25 | Акционерное общество "МЦСТ" | Панель на базе двух шестнадцатиядерных микропроцессоров с микроархитектурой Эльбрус шестого поколения |
RU216236U1 (ru) * | 2022-07-06 | 2023-01-24 | Акционерное общество "МЦСТ" | Вычислительная панель 4Э8СВ-MSWTX |
RU224099U1 (ru) * | 2023-06-20 | 2024-03-18 | Акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" (АО НПЦ "ЭЛВИС") | Процессорный модуль "скиф-мсб" |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6064626A (en) | Peripheral buses for integrated circuit | |
US9654342B2 (en) | Bandwidth configurable IO connector | |
CN205193795U (zh) | 一种可扩展的多功能接口系统 | |
CN105279133A (zh) | 基于SoC在线重构的VPX并行DSP信号处理板卡 | |
KR20110126407A (ko) | 시스템 온 칩 및 그것의 동작 방법 | |
CN112540951A (zh) | 一种适用于电力系统控制保护装置的专用主控芯片 | |
CN211427336U (zh) | 一种嵌入式vpx计算模块 | |
CN213338710U (zh) | 一种基于多fpga板卡全连接的异构计算服务器 | |
CN103777716A (zh) | 一种基于vpx总线的fmc结构3u通用载板 | |
CN202383569U (zh) | 一种具有多功能、可扩展的pcie接口装置的主板 | |
RU167666U1 (ru) | Процессорный модуль (MBE2S-PC) | |
TW202005485A (zh) | 擴充快捷外設互聯標準兼容性的電路 | |
CN202522957U (zh) | 基于mil-std-1553b总线的cpci架构的接口板卡 | |
RU183879U1 (ru) | Процессорный модуль | |
RU173335U1 (ru) | Процессорный модуль (МВЕ8С-РС) | |
CN210627095U (zh) | 一种通用包含各种总线主板的加固计算机 | |
RU170883U1 (ru) | Процессорный модуль (МОНОКУБ) | |
CN209928413U (zh) | 一种COMe模块和计算机 | |
CN211149445U (zh) | 一种高速数据处理平台 | |
CN205656617U (zh) | 一种SoC的外设系统 | |
RU175051U1 (ru) | Процессорный модуль | |
CN216352292U (zh) | 服务器主板及服务器 | |
US20190286606A1 (en) | Network-on-chip and computer system including the same | |
US10366006B2 (en) | Computing apparatus, node device, and server | |
CN116401065A (zh) | 一种服务器、异构设备及其数据处理装置 |