RU170883U1 - Процессорный модуль (МОНОКУБ) - Google Patents

Процессорный модуль (МОНОКУБ) Download PDF

Info

Publication number
RU170883U1
RU170883U1 RU2017109453U RU2017109453U RU170883U1 RU 170883 U1 RU170883 U1 RU 170883U1 RU 2017109453 U RU2017109453 U RU 2017109453U RU 2017109453 U RU2017109453 U RU 2017109453U RU 170883 U1 RU170883 U1 RU 170883U1
Authority
RU
Russia
Prior art keywords
output
way input
input
way
controller
Prior art date
Application number
RU2017109453U
Other languages
English (en)
Inventor
Василий Владимирович Воробушков
Юлий Халитович Халиуллин
Original Assignee
Акционерное общество "МЦСТ"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Акционерное общество "МЦСТ" filed Critical Акционерное общество "МЦСТ"
Priority to RU2017109453U priority Critical patent/RU170883U1/ru
Application granted granted Critical
Publication of RU170883U1 publication Critical patent/RU170883U1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Abstract

Полезная модель относится к вычислительной технике и может быть использована для работы в составе средств вычислительной техники (СВТ) моноблоков, малогабаритных настольных компьютеров и во встраиваемых системах.Техническим результатом является расширение функциональных возможностей за счет обеспечения возможности собирать на его основе офисный компьютер, моноблок, мини-сервер или сетевое хранилище данных.Процессорный модуль (МОНОКУБ) (фиг. 1) содержит два четырехпортовых хаба универсальной последовательной шины (USB) 1 и 2, восемнадцать портов 1.1, 1.2, 2.1, 4, 5.1, 7, 8.1, 8.2, 8.3, 8.4, 9.2, 9.5, 10, 12.1, 12.2, 14.2, 16 и 17, микросхему физического уровня Ethernet 3, микросхему физического уровня RS232 5, аудиокодек 6, двойной порт для аудиовыхода и линейного входа 6.1, двойной порт для микрофонного входа и аудиовыхода 6.2, графический адаптер 9, графический трансмиттер 9.1, два шинных переключателя 9.3 и 14, два ПЗУ 9.4 и 14.1, термоконтроллер 11, энергонезависимую память NVRAM с контроллером часов реального времени 13, элемент питания 15, многофункциональный контроллер КПП 18, микропроцессор Эльбрус2С+ 19. 2 ил.

Description

Полезная модель относится к вычислительной технике и может быть использована для работы в составе средств вычислительной техники (СВТ) моноблоков, малогабаритных настольных компьютеров и во встраиваемых системах.
Известна «Вычислительная система для интервальных вычислений» [RU №772408 C1, G06F 15/16, 30.01.1994], содержащая три процессора, устройство ввода-вывода, три оперативных запоминающих устройства и блок микропрограммного управления, причем каждый из процессоров содержит арифметико-логический блок и блок локальной памяти, отличающаяся тем, что в систему введены шесть коммутаторов и блок постоянной памяти, причем информационные входы-выходы системы соединены соответственно с информационными входами-выходами первой группы устройства ввода-вывода, информационные входы-выходы второй, третьей и четвертой групп которого соединены соответственно с информационными входами-выходами первого, второго и третьего оперативных запоминающих устройств, вход кода операции системы соединен с информационным входом блока микропрограммного управления, выходы групп с первой по пятую блока микропрограммного управления соединены соответственно с управляющими входами первого оперативного запоминающего устройства, с входом кода микрокоманды первого процессора, с управляющими входами второго и третьего оперативных запоминающих устройств, с входами кода микрокоманды второго и третьего процессоров и с управляющими входами устройства ввода-вывода, первый, второй и третий выходы первого процессора соединены соответственно с первым и вторым адресными входами блока постоянной памяти и с информационным входом первого оперативного запоминающего устройства, выход которого соединен с информационным входом первого процессора, первые выходы второго и третьего процессоров соединены соответственно с информационными входами второго и третьего оперативных запоминающих устройств, выходы которых соединены соответственно с первыми и вторыми информационными входами коммутаторов с первого по четвертый, выходы первого и второго коммутаторов соединены соответственно с информационными входами пятого коммутатора, выход которого соединен с первым информационным входом второго процессора, выходы третьего и четвертого коммутаторов соединены соответственно с информационными входами шестого коммутатора, выход которого соединен с первым информационным входом третьего процессора, второй выход второго процессора соединен со вторым информационным входом третьего процессора, второй выход третьего процессора соединен со вторым информационным входом второго процессора, выход блока микропрограммного управления соединен с управляющими входами пятого и шестого коммутаторов и с первыми управляющими входами второго и третьего процессоров, первый выход блока постоянной памяти соединен с управляющим входом первого коммутатора и со вторым управляющим входом второго процессора, второй выход блока постоянной памяти соединен с управляющим входом третьего коммутатора и со вторым управляющим входом третьего процессора, третий выход блока постоянной памяти соединен с управляющим входом второго коммутатора и с третьим управляющим входом второго процессора, четвертый выход блока постоянной памяти соединен с управляющим входом четвертого коммутатора и с третьим управляющим входом третьего процессора, причем в первый процессор введены первый и второй сдвигающие регистры, при этом в первом процессоре вход кода микрокоманды соединен соответственно с входом кода операции арифметико-логического узла, с управляющими входами первого и второго сдвигающих регистров, с управляющим входом блока локальной памяти, выход которого соединен с первым информационным входом арифметико-логического узла, второй информационный вход которого соединен с информационным входом первого процессора, первый и второй выходы арифметико-логического узла соединены соответственно с информационными входами первого и второго сдвигающих регистров, выходы которых соединены соответственно с первым и вторым выходами первого процессора, третий выход арифметико-логического узла соединен с информационным входом локальной памяти и с третьим выходом первого процессора, при этом во второй и третий процессоры введены по три коммутатора, причем во втором и третьем процессорах входы кода микрокоманды соединены соответственно с входом кода операции арифметико-логического узла, с управляющим входом блока локальной памяти, выход арифметико-логического узла соединен с информационным входом блока локальной памяти и с первым выходом процессора, первый информационный вход которого соединен с первым информационным входом арифметико-логического узла, выход блока локальной памяти соединен со вторым выходом процессора и с первыми информационными входами первого и второго коммутаторов, выходы которых соединены соответственно с информационными входами третьего коммутатора, выход которого соединен со вторым информационным входом арифметико-логического узла, второй информационный вход процессора соединен со вторыми информационными входами первого и второго коммутаторов, первый, второй и третий управляющие входы процессора соединены соответственно с управляющими входами первого, второго и третьего коммутаторов.
Недостатком данной системы является отсутствие возможности осуществлять информационный обмен данными с внешними устройствами.
Наиболее близким к заявляемому является вычислительный модуль многопроцессорной крейтовой системы и многопроцессорная система из этих модулей [РФ №151425 U1, G06F 15/16, 10.04.2015], включающий печатную плату и размещенные на ней: процессор с выводом межпроцессорных каналов, подключенный к оперативной памяти, а также к контроллеру периферийных интерфейсов посредством шины ввода-вывода, контроллер периферийных интерфейсов с подключением к нему шин периферийных интерфейсов, оперативную память, соединители для подключения к коммутационной панели, выполненные с возможностью подключения межпроцессорных каналов и шин периферийных интерфейсов к коммутационной панели, постоянное запоминающее устройство с записанной в нем программой начальной загрузки.
Недостатком данного устройства является отсутствие возможности собирать на его основе офисный компьютер, моноблок, мини-сервер или сетевое хранилище данных.
Техническим результатом является расширение функциональных возможностей за счет обеспечения возможности собирать на его основе офисный компьютер, моноблок, мини-сервер или сетевое хранилище данных.
Технический результат достигается тем, что в процессорный модуль (МОНОКУБ), содержащий процессор, подключенный к оперативной памяти, шины ввода-вывода, контроллер периферийных интерфейсов (КПИ), ПЗУ и один порт, введено то, что в качестве процессора используется микропроцессор Эльбрус2С+, в него дополнительно введены восемнадцать портов, микросхема физического уровня Ethernet, микросхема физического уровня RS232, аудиокодек, двойной порт для аудиовыхода и линейного входа, двойной порт для микрофонного входа и аудиовыхода, графический адаптер, графический трансмиттер, два шинных переключателя, два ПЗУ, термоконтроллер, энергонезависимая память NVRAM с контроллером часов реального времени, элемент питания, микропроцессор Эльбрус2С+, первый двухсторонний вход-выход которого соединен с десятым двухсторонним входом-выходом многофункционального контроллера КПИ, первый двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами первого и второго четырехпортовых USB хаб, первый двухсторонний вход-выход первого четырехпортового USB хаб соединен с двухсторонним входом-выходом первого порта, второй двухсторонний вход-выход первого четырехпортового USB хаб соединен с двухсторонним входом-выходом второго порта, первый двухсторонний вход-выход второго четырехпортового USB хаб соединен с двухсторонним входом-выходом третьего порта, второй двухсторонний вход-выход второго четырехпортового USB хаб соединен с первым двухсторонним входом-выходом четвертого порта, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом микросхемы физического уровня Ethernet, второй двухсторонний вход-выход которой соединен со вторым двухсторонним входом-выходом многофункционального контроллера КПИ, третий двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом физического уровня RS232, второй двухсторонний вход-выход которого соединен с двухсторонним входом-выходом пятого порта, четвертый двухсторонний вход-выход многофункционального контроллера КПИ соединен с двухсторонним входом-выходом аудиокодека, первый выход которого соединен с двойным портом для аудиовыхода и линейного входа, выход которого соединен с первым входом аудиокодека, второй выход которого соединен с двойным портом для микрофонного входа и аудиовыхода, выход которого соединен со вторым входом аудиокодека, двухсторонний вход-выход шестого порта соединен с пятым двухсторонним входом-выходом многофункционального контроллера КПИ, шестой двухсторонний вход-выход которого соединен с двухсторонними входами-выходами с седьмого по десятый портами, седьмой двухсторонний вход-выход многофункционального контроллера КПИ соединен с двухсторонним входом-выходом графического адаптера, первый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом графического трансмиттера, двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом одиннадцатого порта, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом графического адаптера, третий двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом первого шинного переключателя, второй двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами ПЗУ и двенадцатого порта, восьмой двухсторонний вход-выход многофункционального контроллера КПИ соединен с первым двухсторонним входом-выходом тринадцатого порта, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом четырнадцатого порта, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом микропроцессора Эльбрус2С+, четвертый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом термоконтроллера, второй двухсторонний вход-выход которого соединен с девятым двухсторонним входом-выходом многофункционального контроллера КПИ, одиннадцатый двухсторонний вход-выход которого соединен с двухсторонним входом-выходом энергонезависимой памяти NVRAM с контроллером часов реального времени, вход которой соединен с выходом элемента питания и входом второго ПЗУ, двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами шестнадцатого порта и вторым двухсторонним входом-выходом второго шинного переключателя, первый двухсторонний вход-выход которого соединен с одиннадцатым двухсторонним входом-выходом многофункционального контроллера КПИ, двенадцатый двухсторонний вход-выход которого соединен с семнадцатым двухсторонним входом-выходом порта, двухсторонний вход-выход восемнадцатого порта соединен с пятым двухсторонним входом-выходом микропроцессора Эльбрус2С+, третий двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом пятнадцатого порта, первый двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом тринадцатого порта, причем многофункциональный контроллер КПИ содержит системный коммутатор, контроллер интерфейса обмена IOH с системой, модуль обработки потерянных пакетов, контроллер Ethernet, контроллер SATA, контроллер IDE, контроллеры SPI, I2C, I/O APIC, PIC, timer, контроллеры IEEE1284, RS232, контроллеры АС97, GPIO, контроллер USB, контроллер шины PCI, контроллер шины PCI-Express, блок регистров контроллера IOH, двухсторонний вход-выход которого соединен с двенадцатым двухсторонним входом-выходом системного коммутатора, первый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера интерфейса обмена IOH с системой, два первых двухсторонних входа-выхода которого соединены каждый отдельно с двухсторонними входами-выходами многофункционального контроллера КПИ, второй двухсторонний вход-выход системного коммутатора соединен с двухсторонним входом-выходом модуля обработки потерянных пакетов, третий двухсторонний вход-выход системного коммутатора соединен с первым двухсторонним входом-выходом контроллера Ethernet, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом многофункционального контроллера КПИ, четыре третьих двухсторонних входа-выхода которого соединены каждый отдельно со вторым, третьим, четвертым и пятым двухсторонними входами-выходами контроллера SATA, первый двухсторонний вход-выход которого соединен с четвертым двухсторонним входом-выходом системного коммутатора, пятый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера IDE, второй и третий двухсторонние входы-выходы которого соединены каждый отдельно с двумя четвертыми двухсторонними входами-выходами многофункционального контроллера КПИ, пятый и шестой двухсторонние входы-выходы которого соединены каждый отдельно со вторым и третьим двухсторонними входами-выходами контроллеров SPI, I2C, I/O APIC, PIC, timer, первый двухсторонний вход-выход которых соединен с шестым двухсторонним входом-выходом системного коммутатора, седьмой двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллеров IEEE1284, RS232, второй и третий двухсторонние входы-выходы которых соединены каждый отдельно с седьмым и восьмым двухсторонними входами-выходами многофункционального контроллера КПИ, девятый и десятый двухсторонние входы-выходы которого соединены каждый отдельно со вторым и третьим двухсторонними входами-выходами контроллеров АС97, GPIO, первый двухсторонний вход-выход которого соединен с восьмым двухсторонним входом-выходом системного коммутатора, девятый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера USB, второй и третий двухсторонние входы-выходы которого соединены каждый отдельно с двумя одиннадцатыми двухсторонними входами-выходами многофункционального контроллера КПИ, двенадцатый двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом контроллера шины PCI, первый двухсторонний вход-выход которого соединен с десятым двухсторонним входом-выходом системного коммутатора, одиннадцатый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера шины PCI-Express, второй двухсторонний вход-выход которого соединен с тринадцатым двухсторонним входом-выходом многофункционального контроллера КПИ.
Введение указанных дополнительных элементов и последовательности их соединения позволяет обеспечить возможность собирать на его основе офисный компьютер, моноблок, мини-сервер или сетевое хранилище данных.
На фиг. 1 представлена блок-схема процессорного модуля (МОНОКУБ).
На фиг. 2 представлена блок-схема многофункционального контроллера КПИ.
Процессорный модуль (МОНОКУБ) (фиг. 1) содержит два четырехпортовых хаба универсальной последовательной шины (USB) 1 и 2, восемнадцать портов 1.1, 1.2, 2.1, 4, 5.1, 7, 8.1, 8.2, 8.3, 8.4, 9.2, 9.5, 10, 12.1, 12.2, 14.2, 16 и 17, микросхему физического уровня Ethernet 3, микросхему физического уровня RS232 5, аудиокодек 6, двойной порт для аудиовыхода и линейного входа 6.1, двойной порт для микрофонного входа и аудиовыхода 6.2, графический адаптер 9, графический трансмиттер 9.1, два шинных переключателя 9.3 и 14, два ПЗУ 9.4 и 14.1, термоконтроллер 11, энергонезависимую память NVRAM с контроллером часов реального времени 13, элемент питания 15, многофункциональный контроллер КПИ 18, микропроцессор Эльбрус2С+ 19.
Многофункциональный контроллер КПИ 18 (фиг. 2) содержит системный коммутатор 20, контроллер интерфейса обмена IOH с системой 21, модуль обработки потерянных пакетов 22, контроллер Ethernet 23, контроллер SATA 24, контроллер IDE 25, контроллеры SPI, I2C, I/O APIC, PIC, timer 26, контроллеры IEEE 1284, RS232 27, контроллеры АС97, GPIO 28, контроллер USB 29, контроллер шины PCI 30, контроллер шины PCI-Express 31, блок регистров контроллера IOH 32.
Процессорный модуль (МОНОКУБ) (фиг. 1) содержит два четырехпортовых хаба универсальной последовательной шины (USB) 1 и 2, восемнадцать портов 1.1, 1.2, 2.1, 4, 5.1, 7, 8.1, 8.2, 8.3, 8.4, 9.2, 9.5, 10, 12.1, 12.2, 14.2, 16 и 17, микросхему физического уровня Ethernet 3, микросхему физического уровня RS232 5, аудиокодек 6, двойной порт для аудиовыхода и линейного входа 6.1, двойной порт для микрофонного входа и аудиовыхода 6.2, графический адаптер 9, графический трансмиттер 9.1, два шинных переключателя 9.3 и 14, два ПЗУ 9.4 и 14.1, термоконтроллер 11, энергонезависимую память NVRAM с контроллером часов реального времени 13, элемент питания 15, многофункциональный контроллер КПИ 18, микропроцессор Эльбрус2С+ 19, первый двухсторонний вход-выход которого соединен с десятым двухсторонним входом-выходом многофункционального контроллера КПИ 18, первый двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами первого и второго четырехпортовых USB хаб 1 и 2, первый двухсторонний вход-выход первого четырехпортового USB хаб 1 соединен с двухсторонним входом-выходом первого порта 1.1, второй двухсторонний вход-выход первого четырехпортового USB хаб 1 соединен с двухсторонним входом-выходом второго порта 1.2, первый двухсторонний вход-выход второго четырехпортового USB хаб 2 соединен с двухсторонним входом-выходом третьего порта 2.1, второй двухсторонний вход-выход второго четырехпортового USB хаб 2 соединен с первым двухсторонним входом-выходом четвертого порта 4, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом микросхемы физического уровня Ethernet 3, второй двухсторонний вход-выход которой соединен со вторым двухсторонним входом-выходом многофункционального контроллера КПИ 18, третий двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом физического уровня RS232 5, второй двухсторонний вход-выход которого соединен с двухсторонним входом-выходом пятого порта 5.1, четвертый двухсторонний вход-выход многофункционального контроллера КПИ 18 соединен с двухсторонним входом-выходом аудиокодека 6, первый выход которого соединен с двойным портом для аудиовыхода и линейного входа 6.1, выход которого соединен с первым входом аудиокодека 6, второй выход которого соединен с двойным портом для микрофонного входа и аудиовыхода 6.2, выход которого соединен со вторым входом аудиокодека 6, двухсторонний вход-выход шестого порта 7 соединен с пятым двухсторонним входом-выходом многофункционального контроллера КПИ 18, шестой двухсторонний вход-выход которого соединен с двухсторонними входами-выходами с седьмого по десятый портами 8.1, 8.2, 8.3 и 8.4, седьмой двухсторонний вход-выход многофункционального контроллера КПИ 18 соединен с двухсторонним входом-выходом графического адаптера 9, первый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом графического трансмиттера 9.1, двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом одиннадцатого порта 9.2, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом графического адаптера 9, третий двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом первого шинного переключателя 9.3, второй двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами ПЗУ 9.4 и двенадцатого порта 9.5, восьмой двухсторонний вход-выход многофункционального контроллера КПИ 18 соединен с первым двухсторонним входом-выходом тринадцатого порта 10, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом четырнадцатого порта 12.1, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом микропроцессора Эльбрус2С+ 19, четвертый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом термоконтроллера 11, второй двухсторонний вход-выход которого соединен с девятым двухсторонним входом-выходом многофункционального контроллера КПИ 18, одиннадцатый двухсторонний вход-выход которого соединен с двухсторонним входом-выходом энергонезависимой памяти NVRAM с контроллером часов реального времени 13, вход которой соединен с выходом элемента питания 15 и входом второго ПЗУ 14.1, двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами шестнадцатого порта 14.2 и вторым двухсторонним входом-выходом второго шинного переключателя 14, первый двухсторонний вход-выход которого соединен с одиннадцатым двухсторонним входом-выходом многофункционального контроллера КПИ 18, двенадцатый двухсторонний вход-выход которого соединен с семнадцатым двухсторонним входом-выходом порта 16, двухсторонний вход-выход восемнадцатого порта 17 соединен с пятым двухсторонним входом-выходом микропроцессора Эльбрус2С+ 19, третий двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом пятнадцатого порта 12.2, первый двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом тринадцатого порта 10, причем многофункциональный контроллер КПИ 18 содержит системный коммутатор 20, контроллер интерфейса обмена IOH с системой 21, модуль обработки потерянных пакетов 22, контроллер Ethernet 23, контроллер SATA 24, контроллер IDE 25, контроллеры SPI, I2C, I/O APIC, PIC, timer 26, контроллеры IEEE 1284, RS232 27, контроллеры АС97, GPIO 28, контроллер USB 29, контроллер шины PCI 30, контроллер шины PCI-Express 31, блок регистров контроллера IOH 32, двухсторонний вход-выход которого соединен с двенадцатым двухсторонним входом-выходом системного коммутатора 20, первый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера интерфейса обмена IOH с системой 21, два первых двухсторонних входа-выхода которого соединены каждый отдельно с двухсторонними входами-выходами многофункционального контроллера КПИ 18, второй двухсторонний вход-выход системного коммутатора 20 соединен с двухсторонним входом-выходом модуля обработки потерянных пакетов 22, третий двухсторонний вход-выход системного коммутатора 20 соединен с первым двухсторонним входом-выходом контроллера Ethernet 23, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом многофункционального контроллера КПИ 18, четыре третьих двухсторонних входа-выхода которого соединены каждый отдельно со вторым, третьим, четвертым и пятым двухсторонними входами-выходами контроллера SATA 24, первый двухсторонний вход-выход которого соединен с четвертым двухсторонним входом-выходом системного коммутатора 20, пятый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера IDE 25, второй и третий двухсторонние входы-выходы которого соединены каждый отдельно с двумя четвертыми двухсторонними входами-выходами многофункционального контроллера КПИ 18, пятый и шестой двухсторонние входы-выходы которого соединены каждый отдельно со вторым и третьим двухсторонними входами-выходами контроллеров SPI, I2C, I/O APIC, PIC, timer 26, первый двухсторонний вход-выход которых соединен с шестым двухсторонним входом-выходом системного коммутатора 20, седьмой двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллеров IEЕЕ 1284, RS232 27, второй и третий двухсторонние входы-выходы которых соединены каждый отдельно с седьмым и восьмым двухсторонними входами-выходами многофункционального контроллера КПИ 18, девятый и десятый двухсторонние входы-выходы которого соединены каждый отдельно со вторым и третьим двухсторонними входами-выходами контроллеров АС97, GPIO 28, первый двухсторонний вход-выход которого соединен с восьмым двухсторонним входом-выходом системного коммутатора 20, девятый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера USB 29, второй и третий двухсторонние входы-выходы которого соединены каждый отдельно с двумя одиннадцатыми двухсторонними входами-выходами многофункционального контроллера КПИ 18, двенадцатый двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом контроллера шины PCI 30, первый двухсторонний вход-выход которого соединен с десятым двухсторонним входом-выходом системного коммутатора 20, одиннадцатый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера шины PCI-Express 31, второй двухсторонний вход-выход которого соединен с тринадцатым двухсторонним входом-выходом многофункционального контроллера КПИ 18.
Процессорный модуль (МОНОКУБ) (фиг. 1) работает следующим образом.
Процессорный модуль (МОНОКУБ) является системной (материнской) платой, выполненной в форм-факторе mini-ITX. Благодаря стандартному конструктиву, небольшим размерам и большому количеству поддерживаемых интерфейсов, плата МОНОКУБ, устанавливаемая в различные типы корпусов, имеет широкий круг применений.
При работе модуля его элементы выполняют следующие функции.
Четыре порта SATA 8.1, 8.2, 8.3, 8.4 являются высокоскоростными последовательными каналами и предназначены для подключения устройств по интерфейсу SATA.
Порт IDE 7 является параллельным интерфейсом и предназначен для подключения накопителей по интерфейсу IDE.
Порты USB 2.1, 4, а также порты USB 1.1, 1.2 предназначены для подключения USB-устройств.
Порт RS232 5.1 реализуют подключение устройств по интерфейсу RS232.
Порт Ethernet 4 обеспечивает подключение сетевых или иных устройств по интерфейсу Ethernet через порт типа RJ45.
Двойные порты для аудиовыхода и линейного входа 6.1, а также двойные порты для микрофонного входа и аудиовыхода 6.2 через переходник предназначены для приема и передачи аудиоинформации.
Аудиокодек 6 выполняет преобразование аудиосигналов. Аудиокодек на аппаратном уровне представляет собой отдельную микросхему CS4299JQZ, которая кодирует и декодирует аналоговый звуковой сигнал в цифровой сигнал и наоборот при помощи аналогово-цифрового и цифроаналогового преобразователей. Цифроаналоговая конвертация происходит, когда компьютер посылает звук на внешние динамики, а аналого-цифровая конвертация происходит, когда звук подается на компьютер извне.
Микросхема физического уровня Ethernet (3) позволяет другим микросхемам канального уровня, так называемым MAC, подключиться к физической среде передачи, такой как медный кабель, причем второй уровень сетевой модели OSI, предназначенный для передачи данных узлам, находится в том же сегменте локальной сети. Стандартная микросхема физического уровня включает в себя модули подуровня физического кодирования и подуровня среды передачи. Модуль подуровня физического кодирования выполняет функции кодирования и декодирования передаваемого и принимаемого потока данных. Целью кодирования является упрощение процесса восстановления потока данных приемником.
Порт 10 предназначен для подключения на шину ввода-вывода PCI-Express х8 периферийных устройств.
Встроенный графический адаптер 9 предназначен для подключения видеомонитора по стандарту DVI. Встроенный графический трансмиттер 9.1 позволяет подключить видеомонитор по стандарту VGA через переходник.
Порт JTAG 16 предназначен для подключения средств диагностики и отладки контроллера КПИ.
Порт JTAG 17 предназначен для подключения средств диагностики и отладки процессора.
Физический уровень RS232 (5) является многоканальным драйвером (приемо-передатчиком) и предназначен для подключения устройств по стандарту RS232.
Элемент питания 15 предназначен для поддержки работы часов реального времени в отсутствие внешнего питания.
Второе ПЗУ 14.1 является энергонезависимой памятью и предназначено для хранения файла программы начального загрузчика.
Порт 9.5 предназначен для подключения устройства загрузки файл программы начального загрузчика в ПЗУ 14.1.
Два порта 12.1 и 12.2 являются портами модуля ОЗУ и предназначены для установки двухсторонних модулей памяти (DIMM).
Микропроцессор Эльбрус2С+ 19 представляет собой программно-управляемое универсальное устройство для цифровой обработки дискретной и (или) аналоговой информации и управления процессом этой обработки, построенное на одной или нескольких больших интегральных схемах (БИС).
В процессорном модуле МОНОКУБ реализовано 2 канала оперативной памяти DDR2 12.1, 12.2 с возможностью работы на максимальной проектной частоте контроллеров памяти микропроцессора 400 МГц. На каждом канале ОЗУ предусмотрено установка одного модуля оперативной памяти объемом до 4 Гб. Таким образом, суммарный объем оперативной памяти изделия может составить 8 Гб.
Для работы с периферией (внешними каналами обмена) модуля микропроцессор посредством канала IOLink соединен с контроллером периферийных интерфейсов КПИ, при реализации которого используется микросхема (1991ВГ1Я), так называемый «южный мост» - контроллер-концентратор, связывающий периферийные устройства и шины с центральным процессором. Микропроцессор «Эльбрус-2С+» (1891ВМ7Я) - гетерогенный многоядерный процессор компании с архитектурой «Эльбрус» на основе архитектуры широкого командного слова (VLIW). Представляет собой систему на кристалле. Работает на тактовой частоте 500 МГц при технологических нормах 90 нм. Содержит 2 ядра архитектуры «Эльбрус» и 4 ядра цифровых сигнальных процессоров (DSP) Микропроцессор декодирует и отправляет на исполнение до 23 операций за такт.
Таким образом, на основе процессорного модуля МОНОКУБ обеспечивается возможность собирать на его основе офисный компьютер, моноблок, мини-сервер или сетевое хранилище данных.

Claims (2)

1. Процессорный модуль (МОНОКУБ), содержащий процессор, подключенный к оперативной памяти, шины ввода-вывода, контроллер периферийных интерфейсов (КПИ), отличающийся тем, что в качестве процессора используется микропроцессор Эльбрус2С+, в него дополнительно введены восемнадцать портов, микросхема физического уровня Ethernet, микросхема физического уровня RS232, аудиокодек, двойной порт для аудиовыхода и линейного входа, двойной порт для микрофонного входа и аудиовыхода, графический адаптер, графический трансмиттер, два шинных переключателя, два ПЗУ, термоконтроллер, энергонезависимая память NVRAM с контроллером часов реального времени, элемент питания, микропроцессор Эльбрус2С+, первый двухсторонний вход-выход которого соединен с десятым двухсторонним входом-выходом многофункционального контроллера КПИ, первый двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами первого и второго четырехпортовых USB хаб, первый двухсторонний вход-выход первого четырехпортового USB хаб соединен с двухсторонним входом-выходом первого порта, второй двухсторонний вход-выход первого четырехпортового USB хаб соединен с двухсторонним входом-выходом второго порта, первый двухсторонний вход-выход второго четырехпортового USB хаб соединен с двухсторонним входом-выходом третьего порта, второй двухсторонний вход-выход второго четырех портового USB хаб соединен с первым двухсторонним входом-выходом четвертого порта, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом микросхемы физического уровня Ethernet, второй двухсторонний вход-выход которой соединен со вторым двухсторонним входом-выходом многофункционального контроллера КПИ, третий двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом физического уровня RS232, второй двухсторонний вход-выход которого соединен с двухсторонним входом-выходом пятого порта, четвертый двухсторонний вход-выход многофункционального контроллера КПИ соединен с двухсторонним входом-выходом аудиокодека, первый выход которого соединен с двойным портом для аудиовыхода и линейного входа, выход которого соединен с первым входом аудиокодека, второй выход которого соединен с двойным портом для микрофонного входа и аудиовыхода, выход которого соединен со вторым входом аудиокодека, двухсторонний вход-выход шестого порта соединен с пятым двухсторонним входом-выходом многофункционального контроллера КПИ, шестой двухсторонний вход-выход которого соединен с двухсторонними входами-выходами с седьмого по десятый портов, седьмой двухсторонний вход-выход многофункционального контроллера КПИ соединен с двухсторонним входом-выходом графического адаптера, первый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом графического трансмиттера, двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом одиннадцатого порта, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом графического адаптера, третий двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом первого шинного переключателя, второй двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами ПЗУ и двенадцатого порта, восьмой двухсторонний вход-выход многофункционального контроллера КПИ соединен с первым двухсторонним входом-выходом тринадцатого порта, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом четырнадцатого порта, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом микропроцессора Эльбрус2С+, четвертый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом термоконтроллера, второй двухсторонний вход-выход которого соединен с девятым двухсторонним входом-выходом многофункционального контроллера КПИ, одиннадцатый двухсторонний вход-выход которого соединен с двухсторонним входом-выходом энергонезависимой памяти NVRAM с контроллером часов реального времени, вход которой соединен с выходом элемента питания и входом второго ПЗУ, двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами шестнадцатого порта и вторым двухсторонним входом-выходом второго шинного переключателя, первый двухсторонний вход-выход которого соединен с одиннадцатым двухсторонним входом-выходом многофункционального контроллера КПИ, двенадцатый двухсторонний вход-выход которого соединен с семнадцатым двухсторонним входом-выходом порта, двухсторонний вход-выход восемнадцатого порта соединен с пятым двухсторонним входом-выходом микропроцессора Эльбрус2С+, третий двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом пятнадцатого порта, первый двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом тринадцатого порта.
2. Процессорный модуль (МОНОКУБ) по п. 1, отличающийся тем, что многофункциональный контроллер КПИ содержит системный коммутатор, контроллер интерфейса обмена IOH с системой, модуль обработки потерянных пакетов, контроллер Ethernet, контроллер SATA, контроллер IDE, контроллеры SPI, I2C, I/O APIC, PIC, timer, контроллеры IEEE1284, RS232, контроллеры АС97, GPIO, контроллер USB, контроллер шины PCI, контроллер шины PCI-Express, блок регистров контроллера IOH, двухсторонний вход-выход которого соединен с двенадцатым двухсторонним входом-выходом системного коммутатора, первый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера интерфейса обмена IOH с системой, два первых двухсторонних входа-выхода которого соединены каждый отдельно с двухсторонними входами-выходами многофункционального контроллера КПИ, второй двухсторонний вход-выход системного коммутатора соединен с двухсторонним входом-выходом модуля обработки потерянных пакетов, третий двухсторонний вход-выход системного коммутатора соединен с первым двухсторонним входом-выходом контроллера Ethernet, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом многофункционального контроллера КПИ, четыре третьих двухсторонних входа-выхода которого соединены каждый отдельно со вторым, третьим, четвертым и пятым двухсторонними входами-выходами контроллера SATA, первый двухсторонний вход-выход которого соединен с четвертым двухсторонним входом-выходом системного коммутатора, пятый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера IDE, второй и третий двухсторонние входы-выходы которого соединены каждый отдельно с двумя четвертыми двухсторонними входами-выходами многофункционального контроллера КПИ, пятый и шестой двухсторонние входы-выходы которого соединены каждый отдельно со вторым и третьим двухсторонними входами-выходами контроллеров SPI, I2C, I/O APIC, PIC, timer, первый двухсторонний вход-выход которых соединен с шестым двухсторонним входом-выходом системного коммутатора, седьмой двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллеров IEEE1284, RS232, второй и третий двухсторонние входы-выходы которых соединены каждый отдельно с седьмым и восьмым двухсторонними входами-выходами многофункционального контроллера КПИ, девятый и десятый двухсторонние входы-выходы которого соединены каждый отдельно со вторым и третьим двухсторонними входами-выходами контроллеров АС97, GPIO, первый двухсторонний вход-выход которого соединен с восьмым двухсторонним входом-выходом системного коммутатора, девятый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера USB, второй и третий двухсторонние входы-выходы которого соединены каждый отдельно с двумя одиннадцатыми двухсторонними входами-выходами многофункционального контроллера КПИ, двенадцатый двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом контроллера шины PCI, первый двухсторонний вход-выход которого соединен с десятым двухсторонним входом-выходом системного коммутатора, одиннадцатый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера шины PCI-Express, второй двухсторонний вход-выход которого соединен с тринадцатым двухсторонним входом-выходом многофункционального контроллера КПИ.
RU2017109453U 2017-03-22 2017-03-22 Процессорный модуль (МОНОКУБ) RU170883U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017109453U RU170883U1 (ru) 2017-03-22 2017-03-22 Процессорный модуль (МОНОКУБ)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017109453U RU170883U1 (ru) 2017-03-22 2017-03-22 Процессорный модуль (МОНОКУБ)

Publications (1)

Publication Number Publication Date
RU170883U1 true RU170883U1 (ru) 2017-05-12

Family

ID=58716199

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017109453U RU170883U1 (ru) 2017-03-22 2017-03-22 Процессорный модуль (МОНОКУБ)

Country Status (1)

Country Link
RU (1) RU170883U1 (ru)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU194084U1 (ru) * 2019-04-15 2019-11-28 Федеральное государственное учреждение "Федеральный научный центр Научно-исследовательский институт системных исследований Российской академии наук" (ФГУ ФНЦ НИИСИ РАН) Плата для построения цифровых систем
RU208501U1 (ru) * 2021-06-28 2021-12-22 Общество с ограниченной ответственностью "Форк" Системная плата
RU216236U1 (ru) * 2022-07-06 2023-01-24 Акционерное общество "МЦСТ" Вычислительная панель 4Э8СВ-MSWTX

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU139236U1 (ru) * 2013-10-24 2014-04-10 Открытое акционерное общество "Научно-конструкторское бюро вычислительных систем" Модуль процессорный
RU147576U1 (ru) * 2013-10-15 2014-11-10 Федеральное Государственное Унитарное Предприятие "Центральный научно-исследовательский институт экономики, информатики и систем управления" Мобильное персональное устройство криптографической защиты информации ("рупад")
RU151425U1 (ru) * 2014-09-26 2015-04-10 Российская Федерация в лице Министерства промышленности и торговли Российской Федерации Вычислительный модуль многопроцессорной крейтовой системы и многопроцессорная система из этих модулей
WO2016025095A1 (en) * 2014-08-15 2016-02-18 Intel Corporation Balanced control of processor temperature
WO2016099750A1 (en) * 2014-12-17 2016-06-23 Intel Corporation Method, apparatus and system for integrating devices in a root complex

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU147576U1 (ru) * 2013-10-15 2014-11-10 Федеральное Государственное Унитарное Предприятие "Центральный научно-исследовательский институт экономики, информатики и систем управления" Мобильное персональное устройство криптографической защиты информации ("рупад")
RU139236U1 (ru) * 2013-10-24 2014-04-10 Открытое акционерное общество "Научно-конструкторское бюро вычислительных систем" Модуль процессорный
WO2016025095A1 (en) * 2014-08-15 2016-02-18 Intel Corporation Balanced control of processor temperature
RU151425U1 (ru) * 2014-09-26 2015-04-10 Российская Федерация в лице Министерства промышленности и торговли Российской Федерации Вычислительный модуль многопроцессорной крейтовой системы и многопроцессорная система из этих модулей
WO2016099750A1 (en) * 2014-12-17 2016-06-23 Intel Corporation Method, apparatus and system for integrating devices in a root complex

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU194084U1 (ru) * 2019-04-15 2019-11-28 Федеральное государственное учреждение "Федеральный научный центр Научно-исследовательский институт системных исследований Российской академии наук" (ФГУ ФНЦ НИИСИ РАН) Плата для построения цифровых систем
RU208501U1 (ru) * 2021-06-28 2021-12-22 Общество с ограниченной ответственностью "Форк" Системная плата
RU216236U1 (ru) * 2022-07-06 2023-01-24 Акционерное общество "МЦСТ" Вычислительная панель 4Э8СВ-MSWTX
RU216240U1 (ru) * 2022-08-16 2023-01-24 Акционерное общество "МЦСТ" Вычислительная панель со встроенной системой мониторинга и управления

Similar Documents

Publication Publication Date Title
CN107278299B (zh) 经由可重配置的虚拟交换机实现次级总线功能性的方法、装置和系统
US7945721B1 (en) Flexible control and/or status register configuration
US7203785B2 (en) Apparatus and method for parallel and serial PCI hot plug signals
KR20180050728A (ko) 멀티-노드 네트워크에서의 입력/출력 신호 브릿징 및 가상화
US7752376B1 (en) Flexible configuration space
KR20110126407A (ko) 시스템 온 칩 및 그것의 동작 방법
TWI464596B (zh) 促進可攜式電子裝置中之組件間之通訊之系統及方法與可攜式電子裝置
US20070070042A1 (en) Control system and method for controlling a keyboard-video-mouse (KVM) switch
RU170883U1 (ru) Процессорный модуль (МОНОКУБ)
CN211123833U (zh) 一种计算机模块、主板和计算机设备
CN202383569U (zh) 一种具有多功能、可扩展的pcie接口装置的主板
CN112256615B (zh) Usb转换接口装置
RU183879U1 (ru) Процессорный модуль
US6622191B1 (en) Computer system
CN209928413U (zh) 一种COMe模块和计算机
RU167666U1 (ru) Процессорный модуль (MBE2S-PC)
RU173335U1 (ru) Процессорный модуль (МВЕ8С-РС)
CN211087065U (zh) 一种主板及计算机设备
CN202406141U (zh) 一种防火墙
RU175051U1 (ru) Процессорный модуль
CN207992995U (zh) 一种嵌入式计算模块
CN213581897U (zh) 一种新型显示控制计算模块
CN209132692U (zh) 基于申威421处理器和申威ich套片的安全主控板
RU158939U1 (ru) Контроллер периферийных интерфейсов (кпи-2)
CN217880296U (zh) 数据分布式处理装置及舞台灯光控制系统