JP2000122747A - ディジタル信号演算処理部の制御装置および方法 - Google Patents

ディジタル信号演算処理部の制御装置および方法

Info

Publication number
JP2000122747A
JP2000122747A JP28954298A JP28954298A JP2000122747A JP 2000122747 A JP2000122747 A JP 2000122747A JP 28954298 A JP28954298 A JP 28954298A JP 28954298 A JP28954298 A JP 28954298A JP 2000122747 A JP2000122747 A JP 2000122747A
Authority
JP
Japan
Prior art keywords
digital signal
arithmetic processing
processing unit
amount
estimating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28954298A
Other languages
English (en)
Inventor
Kazuo Ogoro
和夫 尾頃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28954298A priority Critical patent/JP2000122747A/ja
Priority to US09/412,537 priority patent/US6519706B1/en
Priority to GB9924159A priority patent/GB2345774B/en
Publication of JP2000122747A publication Critical patent/JP2000122747A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transceivers (AREA)

Abstract

(57)【要約】 【課題】 ディジタル信号演算処理部での消費電力を確
実に低減する。 【解決手段】 ＤＳＰ４にクロックを供給するクロック
発生部８を設け、このクロック発生部８からＤＳＰ４へ
供給するクロック周波数を、ＤＳＰ４での演算処理量に
基づいて制御する。特に、ＤＳＰ４での演算処理におけ
るアイドル状態の占有率すなわち演算マージンを推定
し、その演算マージンに基づいてクロック周波数を制御
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディジタル信号演
算処理部の制御装置および方法に関し、特にディジタル
信号演算処理部の消費電力を削減するディジタル信号演
算処理部の制御装置および方法に関するものである。
【０００２】
【従来の技術】一般に、情報機器や通信機器、例えばＣ
ＤＭＡ（Code Division Multiple Access ）無線端末で
は、ディジタル信号処理の高度化や高速化、あるいはデ
ィジタル信号処理量の増加に対応するため、機器全体を
制御する制御部（ＣＰＵ）とは別個に、ディジタル信号
演算処理部（以下、ＤＳＰという：Digital Signal Pro
cessor）を設け、各種信号処理を行うものとなってい
る。
【０００３】このようなＤＳＰは、通常、イベント・ド
リブンの処理に基づいて制御されている。すなわち、通
常、ＤＳＰはアイドル状態にあり、制御部からタスクが
発行されたときに割り込みで起動され、所望のディジタ
ル信号演算処理を行い、その演算処理が終わるとＤＳＰ
はアイドル状態に戻る。
【０００４】従来では、図１０に示すように、所定時間
長のフレーム内における当該システムの最大要求演算処
理量を予め予測し、フレームごとに行う演算処理量がそ
のフレーム内で必ず終了するように、その演算処理時間
ｔｓ１が不足せず、かつアイドル時間ｔｍ１だけマージ
ンを得られるクロックの周波数を固定的に設定するのが
一般的であった。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のディジタル信号演算処理部の制御装置では、
ＤＳＰが行う演算処理量が常に一定であれば問題ないも
のの、演算処理量が大きく変化するような場合、例え
ば、図１０の期間Ｔ１と期間Ｔ２のように演算処理量が
極めて小さくなった場合、演算処理速度Ｓが一定であれ
ば、演算処理時間ｔｓ２が短縮されてアイドル時間ｔｍ
２が長くなり、無駄な電力が消費されるという問題点が
あった。
【０００６】なお、アイドル状態にＤＳＰへのクロック
供給を停止することにより、ＤＳＰ内部での消費電流を
平均的に低減する方式が考えられる。しかし、外部の発
振回路をいったん止めてしまうと、再び発振を開始させ
るときに、発振が安定するまである程度の（無視できな
い長さの）時間を要し、イベントがドリブンされてＤＳ
Ｐに割り込みが入ったときに、速やかに演算処理に入る
ことができない。
【０００７】したがって、ＤＳＰ内部へクロックを供給
する外部の発振回路を動作させる必要がある。これによ
り、アイドル状態といえども外部の発信回路での消費電
力を０にはできず、例えばＤＳＰでの処理量が少なく単
位時間当たりのアイドル状態が多い場合は、処理量に比
例して消費電力を低減させることができないという問題
点があった。
【０００８】また、アイドル状態の割合を減らすため
に、ＤＳＰのクロックとしてある程度低いクロック周波
数を設定する方式も考えられるが、この場合は、ＤＳＰ
がフル稼動したときの演算処理可能量が低下してしま
う。本発明はこのような課題を解決するためのものであ
り、ディジタル信号演算処理部での消費電力を適正に低
減できるディジタル信号演算処理部の制御装置を提供す
ることを目的としている。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために、本発明による請求項１の発明は、上位制御部
からの演算処理要求に応じて、所定のディジタル信号演
算処理を行うディジタル信号演算処理部の制御装置にお
いて、ディジタル信号演算処理部での演算処理量を推定
する推定手段と、この推定手段からの推定値に基づき新
たなクロック周波数を算出するクロック周波数算出手段
と、このクロック周波数算出手段により算出された周波
数のクロックを発生させてディジタル信号演算処理部に
供給するクロック発生手段とを備えるものである。した
がって、推定されたディジタル信号演算処理部での演算
処理量に基づき新たなクロック周波数が算出され、その
周波数のクロックがディジタル信号演算処理部に供給さ
れる。
【００１０】また、請求項２の発明は、請求項１記載の
ディジタル信号演算処理部の制御装置において、推定手
段に、演算処理量の推移に基づいて新たな演算処理量を
推定する手段を有するものである。また、請求項３の発
明は、請求項１記載のディジタル信号演算処理部の制御
装置において、推定手段に、直前の演算処理量からの変
化方向に基づいて所定の単位演算処理量だけ増減するこ
とにより新たな演算処理量を推定する手段を有するもの
である。
【００１１】また、請求項４の発明は、請求項１記載の
ディジタル信号演算処理部の制御装置において、推定手
段に、上位制御部からのシステム動作情報に基づいてデ
ィジタル信号演算処理部での演算処理量を推定する手段
を有するものである。また、請求項５の発明は、請求項
１記載のディジタル信号演算処理部の制御装置におい
て、ディジタル信号演算処理部で並列的に実行されてい
るディジタル信号演算処理が一巡するのに要するタスク
周回時間の推移から演算処理量を推定する手段を有する
ものである。また、請求項６の発明は、請求項１記載の
ディジタル信号演算処理部の制御装置において、演算処
理量の代わりにディジタル信号演算処理部の処理動作に
含まれるアイドル状態の占有率を示す演算マージン量を
推定する手段を有するものである。
【００１２】また、請求項７の発明は、ＣＤＭＡ無線端
末の動作状態を示す動作情報に基づいてディジタル信号
演算処理部での演算処理量を推定する推定手段と、この
推定手段からの推定値に基づき新たなクロック周波数を
算出するクロック周波数算出手段と、このクロック周波
数算出手段により算出された周波数のクロックを発生さ
せてディジタル信号演算処理部に供給するクロック発生
手段とを備えるものである。
【００１３】また、請求項８の発明は、ディジタル信号
演算処理部での演算処理量を推定し、推定された演算処
理量に基づき新たなクロック周波数を算出し、算出され
た周波数のクロックを発生させてディジタル信号演算処
理部に供給するようにしたものである。また、請求項９
の発明は、請求項８記載のディジタル信号演算処理部の
制御方法において、演算処理量の推移に基づいて新たな
演算処理量を推定するようにしたものである。
【００１４】また、請求項１０の発明は、請求項８記載
のディジタル信号演算処理部の制御方法において、直前
の演算処理量からの変化方向に基づいて所定の単位演算
処理量だけ増減することにより新たな演算処理量を推定
するようにしたものである。また、請求項１１の発明
は、請求項８記載のディジタル信号演算処理部の制御方
法において、上位制御部からのシステム動作情報に基づ
いてディジタル信号演算処理部での演算処理量を推定す
るようにしたものである。
【００１５】また、請求項１２の発明は、請求項８記載
のディジタル信号演算処理部の制御方法において、ディ
ジタル信号演算処理部で並列的に実行されているディジ
タル信号演算処理が一巡するのに要するタスク周回時間
の推移から演算処理量を推定するようにしたものであ
る。また、請求項１３の発明は、請求項８記載のディジ
タル信号演算処理部の制御方法において、演算処理量の
代わりにディジタル信号演算処理部の処理動作に含まれ
るアイドル状態の占有率を示す演算マージン量を推定す
るようにしたものである。
【００１６】また、請求項１４の発明は、ＣＤＭＡ無線
端末に用いられ、上位制御部からの演算処理要求に応じ
て、所定のディジタル信号演算処理を行うディジタル信
号演算処理部の制御方法において、ＣＤＭＡ無線端末の
動作状態を示す動作情報に基づいてディジタル信号演算
処理部での演算処理量を推定し、推定された演算遅延量
に基づき新たなクロック周波数を算出し、算出された周
波数のクロックを発生させてディジタル信号演算処理部
に供給するようにしたものである。
【００１７】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明の一実施の形態であるディ
ジタル信号演算処理部の制御装置を示すブロック図であ
り、特に本発明をＣＤＭＡ（Code Division Multiple A
ccess）無線端末の受信系に適応した場合が例として示
されている。以下では、本発明をＣＤＭＡ無線端末の受
信系に適応した場合を例として説明するが、これに限定
されるものではなく、ディジタル信号演算処理部を用い
る装置であればいずれの装置にも適用可能である。
【００１８】本発明は、ディジタル信号演算処理部（以
下、ＤＳＰという）４に任意の周波数のクロックを供給
するクロック発生部８を設け、このクロック発生部８か
らＤＳＰ４へ供給するクロックの周波数を、ＤＳＰ４で
の演算処理量に基づいて制御するようにしたものであ
る。
【００１９】図１において、２はアンテナ１を介して電
波を受信する受信部、３は受信部２で得られた受信信号
のうち復号化すべき複数のパスを決定するチップ処理
部、４はＤＳＰ、５はＣＤＭＡ無線端末の各部を制御す
る制御部、９はＤＳＰにより得られた音声信号を増幅
し、スピーカ１０から出力する増幅器である。
【００２０】８はＤＳＰ４に対して任意の周波数のクロ
ックを供給するクロック発生部である。なお、クロック
発生部８としては、ＶＦ０（電圧−周波数発振器）のほ
か、ＰＬＬ（Phase-Locked Loop ）回路を用いてもよ
く、特にＰＬＬ回路の場合は、周波数の安定した良好な
クロックが得られる。
【００２１】また、６は制御部５からの情報に基づいて
ＤＳＰ４での演算処理量を推定する演算処理量推定部、
７はこの演算処理量推定部６で推定された演算処理量に
基づいてＤＳＰ４へ供給するクロックの新たな周波数を
算出してクロック発生部８に指示するクロック周波数算
出部７である。
【００２２】制御部５において、１１はＣＤＭＡ無線端
末の通信状態および動作を管理する通信処理部、１２は
通信処理部で必要となったＤＳＰ４でのタスク処理を管
理するタスク管理部である。ＤＳＰ４に対するタスク
は、イベント・ドリブン処理に基づき、タスク管理部１
２からＤＳＰ４に対して複数のタスクが並行して発行さ
れる。
【００２３】ＤＳＰ４に発行されるタスクの内容として
は、例えば時間的に連続する音声信号の復号化処理の他
に、チップ処理部３でのパス決定処理を支援するための
演算処理、さらには各パスごとに異なる遅延タイミング
を用いた逆拡散処理、位相ズレの検出補間処理および検
波処理などがあり、処理の所要時間が制限されるものが
多い。ここでは、ＤＳＰ４に発行されたタスクが所定時
間長のフレーム内に全て終了させることを条件とする。
【００２４】なお、一般に、ＤＳＰ４における演算処理
量は、演算処理速度を高くすることにより増加し、さら
に処理時間を長くすることにより増加することから、演
算処理量は、演算処理速度と処理時間との積に比例する
と考えられる。また、演算処理速度とは、単位時間当た
りのＤＳＰ４の演算処理量であり、ＤＳＰ４のクロック
周波数にほぼ比例するが、実際には、各タスクが多数の
命令（オペレーティング・シーケンス）により構成され
ており、１命令を実行するのに１以上のクロック時間長
が必要となることから、１命令当たりの平均クロック数
などを考慮する必要がある。
【００２５】次に、図２を参照して、本発明の動作につ
いて説明する。まず、電源を投入した場合などの初期状
態では、ＤＳＰ４の所定の演算処理量に対応した所定周
波数がクロック周波数算出部７からクロック発生部８に
設定され、その周波数のクロックがＤＳＰ４に供給され
る。ＤＳＰ４は、その後、タスク管理部１２から発行さ
れたタスクに応じて、その演算処理量に対応したクロッ
クに基づき演算処理を開始する。
【００２６】続いて、図２に示したクロック周波数更新
処理が、所定期間例えばフレームごとに繰り返し実行さ
れる。まず、演算処理量推定部６は、新たなＤＳＰ４で
の演算処理量を推定する（ステップ２１）。
【００２７】クロック周波数算出部７では、演算処理量
推定部６で推定された演算処理量がフレーム内ですべて
処理終了しうるクロック周波数を算出し（ステップ２
２）、クロック発生部８に対してこれを設定する（ステ
ップ２３）。これにより、新たな周波数のクロックがＤ
ＳＰ４に供給開始される。
【００２８】演算処理量推定部６での演算量推定方法と
しては、例えば図３に示すように、タスク管理部１２か
ら得られたＤＳＰ４における現在までの演算処理量の推
移から、新たな演算処理量を推定してもよい。例えば、
現在（時刻ｔ0 ）や過去（時刻ｔ-1，時刻ｔ-2）の演算
処理量Ｐ0 ，Ｐ-1，Ｐ-2などから、１次近似、２次近
似、線形予測などの手法により、新たな（時刻ｔ1 ）の
演算処理量Ｐ1 を推定するようにしてもよい。
【００２９】したがって、図３に示したように、ＤＳＰ
４での演算処理量の減少が演算処理量推定部６で推定さ
れた場合、クロック周波数算出部７は、図４の期間Ｔ１
から期間Ｔ２に示すように、演算処理速度を現在のＳ0
からＳ1 に減少させるべく、ＤＳＰ４のクロック周波数
を下げるようにクロック発生部８を制御する。一方、Ｄ
ＳＰ４の演算処理量の増加が推定された場合は、これと
逆のフィードバックを行い、クロック周波数を上げるよ
うに働く。
【００３０】この場合、クロック周波数算出部７におけ
る周波数算出方法は、当該システムによって最適な方法
によって行われる。例えば、各フレーム内での演算処理
時間ｔｓ１，ｔｓ２を一定時間長とし、推定された演算
処理量がその演算処理時間ｔｓ１，ｔｓ２内で終了する
ようなクロック周波数を算出してもよく、これにより各
フレーム内でのアイドル時間ｔｍ１，ｔｍ２すなわち演
算マージンを一定時間長だけ確保できる。
【００３１】また、演算マージンとして一定時間長では
なく一定処理量だけ確保するようにしてもよい。この場
合は、推定された演算処理量と演算マージン量との和
を、フレーム内で処理するために必要なクロック周波数
を算出すればよい。
【００３２】次に、図５〜図９を参照して、演算処理量
の推定方法について説明する。図５〜７は演算処理量の
他の推定方法を示す説明図である。前述では、演算処理
量推定部６において、ＤＳＰ４での新たな演算処理量を
今までの推移から推定するようにした場合について説明
したが、演算処理量の推定方法としてはこれに限定され
るものではなく、各種方法が考えられる。
【００３３】図５では、実演算処理量５１の変化方向に
応じて所定量だけ加減算することにより、推定演算処理
量５２を推定する方法が示されている。例えば、時刻Ｔ
11では、そのときの実演算処理量と直前の実演算処理量
との比較結果から、実演算処理量５１の増加がある程度
検出されるため、直前の推定演算処理量５２に一定処理
量ΔＰだけ加算して新たな推定演算処理量を得る。
【００３４】また、時刻Ｔ12では、実演算処理量５１の
変化がほとんどなくなるため、推定演算処理量５２も一
定とする。さらに、時刻Ｔ13では、実演算処理量５１の
減少がある程度検出されるため、直前の推定演算処理量
５２から一定処理量ΔＰだけ減算して新たな推定演算処
理量を得る。
【００３５】この方法によれば、比較的簡単な処理によ
り新たな演算処理量を推定でき、演算処理量推定部６で
の処理負担を大幅に軽減できる。なお、実演算処理量に
ついては、タスク管理部１２からの管理情報により演算
処理量推定部６で算出してもよく、タスク管理部１２で
算出した演算処理量を用いるようにしてもよい。
【００３６】また、図６では、当該システムの動作状
態、例えばＣＤＭＡ無線端末の動作状態に応じて、ＤＳ
Ｐ４での演算処理量を推定する方法が示されている。Ｄ
ＳＰ４での演算処理量は、当該システムの動作状態の切
り替わり時に大きく変化し、同一動作状態内ではあまり
変動することがない。これは、同一動作状態内では、Ｃ
ＤＭＡ無線端末の処理動作が安定し、ＤＳＰ４に発行さ
れるタスク量が大幅に変化しないからである。
【００３７】これに対して、例えばハンドオーバー時に
は、ＣＤＭＡ無線端末の処理動作が安定せず、ＤＳＰ４
に発行されるタスク量が大幅に変化する。図７はハンド
オーバー時における演算処理量の変化を示す説明図であ
り、特にＣＤＭＡ無線端末が通話状態にある場合が例と
して示されている。時刻Ｔ31以前において、通信（通
話）に用いている合成パス７１の受信電界強度（ＲＳＳ
Ｉ）が良好であり、この期間におけるＤＳＰ４の演算処
理量は、ほぼ通話中（定常）のＰ22（図６参照）に安定
している。
【００３８】ここで、時刻Ｔ31に合成パス７１の受信電
界強度が所定のしきい値Ｒthを下回った場合は、ハンド
オーバー状態となり、他の合成パスをサーチする処理が
開始される。ここでは、図８に示すように、各遅延量
（位相）ごとの受信電界強度の分布すなわち受信プロフ
ァイルが算出され、その受信電界強度の高いものから順
に新たな合成パス７２に用いる個々の候補パスの遅延量
が選択される。
【００３９】したがって、時刻Ｔ31の直後は、ＤＳＰ４
での演算処理量が、通話（ハンドオーバー開始時）のＰ
31まで大幅に増加する。その後の時刻Ｔ32において、合
成パス７２に用いる個々のパスの遅延量が選択された場
合は、新規に受信プロファイルを算出する必要がなくな
り、ＤＳＰ４では選択された候補パスに対する差分の算
出すなわち監視追従処理が実行される。これにより、時
刻Ｔ32からは、ＤＳＰ４での演算処理量が、通話（ハン
ドオーバー中）のＰ32まで低減する。
【００４０】その後、時刻Ｔ33において、合成パス７２
の受信電界強度がしきい値Ｒthを上回った場合は、通信
状態が安定したと判断されてハンドオーバー処理が終了
する。これにより、合成パス７２の各候補パスに対する
監視追従処理が不要となり、ＤＳＰ４での演算処理量
が、通話中（定常）のＰ22まで低減する。
【００４１】したがって、図６に示すように、各動作状
態ごとに当該システムにおけるおおよその推定演算処理
量Ｐ11〜Ｐ41を予め記憶しておき、動作状態の変化に応
じて対応する推定演算処理量を読み出すことにより、Ｄ
ＳＰ４の演算処理量が大幅に変化する場合でも、迅速か
つ適切に対応できる。
【００４２】なお、図６において、推定演算処理量の代
わりに、クロック周波数をそのまま記憶しておき、動作
状態の変化に応じて、新たなクロック周波数を読み出す
ようにしてもよい。この方法によれば、簡素な構成で極
めて容易に当該システムに最適な新たな演算処理量ある
いはクロック周波数を算出できる。
【００４３】また、図９では、ＤＳＰ４におけるタスク
周回時間に応じて演算処理量を推定する方法が示されて
いる。例えば、フレーム開始時において推定された演算
処理量から所定のクロック周波数が選択されて、５つの
タスクＴＳＫ１〜ＴＳＫ５の実行が開始されたとする。
各タスクは、マルチタスク処理に応じて短い期間ごとに
順に切替られて実行され、これがＴＳＫ１〜ＴＳＫ５ま
で一巡するように繰り返し実行される。
【００４４】時刻Ｔ21において、所定のクロック周波数
で５つのタスクＴＳＫ１〜ＴＳＫ５が実行されている場
合、各タスクを一巡する時間すなわちタスク周回時間は
ｔｒ１であったとする。その後、例えばフレーム時間長
の１／２に位置する時刻Ｔ22において、タスクＴＳＫ
２，ＴＳＫ３，ＴＳＫ５が終了し、これらタスクに対す
る処理がわずかとなるため、タスク周回時間ｔｒ２に短
縮されたとする。
【００４５】ここで、これらｔｒ１，ｔｒ２とそのフレ
ーム内での時間位置とから、時刻Ｔ22以降の期間におけ
るＤＳＰ演算処理量の演算マージンの有無が確認でき
る。例えば、時刻Ｔ22がフレーム長の１／２に位置する
ことから、この時点でｔｒ２が全タスク実行に要するｔ
ｒ１の１／２より小さい場合は、時刻Ｔ22までに処理が
平均より早く進んだことになり、フレーム終了時刻Ｔ24
より手前の時刻Ｔ23で全タスクの処理が終了する。
【００４６】したがって、このように演算マージンが確
認された場合は、時刻Ｔ22において、ｔｒ１，ｔｒ２の
比とそのフレーム内での時間位置とから、新たな演算処
理量を推定する。これにより、フレーム途中で今までよ
りも低い新たなクロック周波数が設定され、残りのタス
クがフレーム終了時点あるいはその直前で終了するもの
となり、クロック周波数の低減分だけ消費電流が削減さ
れる。
【００４７】このような動作によって、結果として常に
消費電流が少なく最適化されたＤＳＰの演算が可能とな
る。なお、タスク周回時間は、タスク管理部１２で測定
しもよく、タスク管理部１２からの情報に応じて演算処
理量推定部６で測定してもよい。
【００４８】なお、以上の説明において、演算処理量推
定部６およびクロック周波数算出部７での処理を制御部
５あるいはＤＳＰ４の内部で行うようにしてもよく、回
路規模の増大を抑制できる。また、演算処理量推定部６
では、フレーム内で実行される演算処理量を推定するよ
うにした場合について説明したが、フレーム内での全演
算処理量に含まれるアイドル状態の占有率、すなわち演
算マージン量を推定してもよく、前述と同様の作用効果
が得られる。
【００４９】また、前述した図３，５，６での演算処理
量の推定方法では、各フレームごとに演算処理量を推定
する場合を例に説明したが、これに限定されるものでは
なく、フレームより短い期間ごとに実行するようにして
もよい。
【００５０】
【発明の効果】以上説明したように、本発明は、ディジ
タル信号演算処理部での演算処理量を推定する推定手段
と、この推定手段からの推定値に基づき新たなクロック
周波数を算出するクロック周波数算出手段とを設けて、
このクロック周波数算出手段により算出された周波数の
クロックを発生させてディジタル信号演算処理部に供給
するようにしたものである。したがって、余分なアイド
ル状態の発生が抑制されて、ディジタル信号演算処理部
を必要最小限のクロック周波数で動作させることが可能
になり、ディジタル信号演算処理部での消費電力を確実
に低減できる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態によるディジタル信号
演算処理部の制御装置を示すブロック図である。
【図２】 本発明の動作を示すフローチャートである。
【図３】 演算処理量の推定方法を示す説明図である。
【図４】 本発明によるディジタル信号演算処理部の動
作を示すタイミングチャートである。
【図５】 演算処理量の他の推定方法を示す説明図であ
る。
【図６】 演算処理量の他の推定方法を示す説明図であ
る。
【図７】 ハンドオーバー時における演算処理量の変化
を示す説明図である。
【図８】 受信プロファイルを示す説明図である。
【図９】 演算処理量の他の推定方法を示す説明図であ
る。
【図１０】 従来のディジタル信号演算処理部の動作を
示すタイミングチャートである。
【符号の説明】
１…アンテナ、２…受信部、３…チップ処理部、４…デ
ィジタル信号演算処理部（ＤＳＰ）、５…制御部、６…
演算処理量推定部、７…クロック周波数算出部、８…ク
ロック発生部、９…増幅器、１０…スピーカ、１１…通
信処理部、１２…タスク管理部。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 上位制御部からの演算処理要求に応じ
    て、所定のディジタル信号演算処理を行うディジタル信
    号演算処理部の制御装置において、 ディジタル信号演算処理部での演算処理量を推定する推
    定手段と、 この推定手段からの推定値に基づき新たなクロック周波
    数を算出するクロック周波数算出手段と、 このクロック周波数算出手段により算出された周波数の
    クロックを発生させてディジタル信号演算処理部に供給
    するクロック発生手段とを備えることを特徴とするディ
    ジタル信号演算処理部の制御装置。
  2. 【請求項２】 請求項１記載のディジタル信号演算処理
    部の制御装置において、 推定手段は、演算処理量の推移に基づいて新たな演算処
    理量を推定する手段を有することを特徴とするディジタ
    ル信号演算処理部の制御装置。
  3. 【請求項３】 請求項１記載のディジタル信号演算処理
    部の制御装置において、 推定手段は、直前の演算処理量からの変化方向に基づい
    て所定の単位演算処理量だけ増減することにより新たな
    演算処理量を推定する手段を有することを特徴とするデ
    ィジタル信号演算処理部の制御装置。
  4. 【請求項４】 請求項１記載のディジタル信号演算処理
    部の制御装置において、 推定手段は、上位制御部からのシステム動作情報に基づ
    いてディジタル信号演算処理部での演算処理量を推定す
    る手段を有することを特徴とするディジタル信号演算処
    理部の制御装置。
  5. 【請求項５】 請求項１記載のディジタル信号演算処理
    部の制御装置において、 推定手段は、ディジタル信号演算処理部で並列的に実行
    されているディジタル信号演算処理が一巡するのに要す
    るタスク周回時間の推移から演算処理量を推定する手段
    を有することを特徴とするディジタル信号演算処理部の
    制御装置。
  6. 【請求項６】 請求項１記載のディジタル信号演算処理
    部の制御装置において、 推定手段は、演算処理量の代わりにディジタル信号演算
    処理部の処理動作に含まれるアイドル状態の占有率を示
    す演算マージン量を推定する手段を有することを特徴と
    するディジタル信号演算処理部の制御装置。
  7. 【請求項７】 ＣＤＭＡ無線端末に用いられ、上位制御
    部からの演算処理要求に応じて、所定のディジタル信号
    演算処理を行うディジタル信号演算処理部の制御装置に
    おいて、 ＣＤＭＡ無線端末の動作状態を示す動作情報に基づいて
    ディジタル信号演算処理部での演算処理量を推定する推
    定手段と、 この推定手段からの推定値に基づき新たなクロック周波
    数を算出するクロック周波数算出手段と、 このクロック周波数算出手段により算出された周波数の
    クロックを発生させてディジタル信号演算処理部に供給
    するクロック発生手段とを備えることを特徴とするディ
    ジタル信号演算処理部の制御装置。
  8. 【請求項８】 上位制御部からの演算処理要求に応じ
    て、所定のディジタル信号演算処理を行うディジタル信
    号演算処理部の制御方法において、 ディジタル信号演算処理部での演算処理量を推定し、 推定された演算処理量に基づき新たなクロック周波数を
    算出し、 算出された周波数のクロックを発生させてディジタル信
    号演算処理部に供給することを特徴とするディジタル信
    号演算処理部の制御方法。
  9. 【請求項９】 請求項８記載のディジタル信号演算処理
    部の制御方法において、 演算処理量の推移に基づいて新たな演算処理量を推定す
    ることを特徴とするディジタル信号演算処理部の制御方
    法。
  10. 【請求項１０】 請求項８記載のディジタル信号演算処
    理部の制御方法において、 直前の演算処理量からの変化方向に基づいて所定の単位
    演算処理量だけ増減することにより新たな演算処理量を
    推定することを特徴とするディジタル信号演算処理部の
    制御方法。
  11. 【請求項１１】 請求項８記載のディジタル信号演算処
    理部の制御方法において、 上位制御部からのシステム動作情報に基づいてディジタ
    ル信号演算処理部での演算処理量を推定することを特徴
    とするディジタル信号演算処理部の制御方法。
  12. 【請求項１２】 請求項８記載のディジタル信号演算処
    理部の制御方法において、 ディジタル信号演算処理部で並列的に実行されているデ
    ィジタル信号演算処理が一巡するのに要するタスク周回
    時間の推移から演算処理量を推定することを特徴とする
    ディジタル信号演算処理部の制御方法。
  13. 【請求項１３】 請求項８記載のディジタル信号演算処
    理部の制御方法において、 演算処理量の代わりにディジタル信号演算処理部の処理
    動作に含まれるアイドル状態の占有率を示す演算マージ
    ン量を推定することを特徴とするディジタル信号演算処
    理部の制御方法。
  14. 【請求項１４】 ＣＤＭＡ無線端末に用いられ、上位制
    御部からの演算処理要求に応じて、所定のディジタル信
    号演算処理を行うディジタル信号演算処理部の制御方法
    において、 ＣＤＭＡ無線端末の動作状態を示す動作情報に基づいて
    ディジタル信号演算処理部での演算処理量を推定し、 推定された演算遅延量に基づき新たなクロック周波数を
    算出し、 算出された周波数のクロックを発生させてディジタル信
    号演算処理部に供給することを特徴とするディジタル信
    号演算処理部の制御方法。
JP28954298A 1998-10-12 1998-10-12 ディジタル信号演算処理部の制御装置および方法 Pending JP2000122747A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP28954298A JP2000122747A (ja) 1998-10-12 1998-10-12 ディジタル信号演算処理部の制御装置および方法
US09/412,537 US6519706B1 (en) 1998-10-12 1999-10-05 DSP control apparatus and method for reducing power consumption
GB9924159A GB2345774B (en) 1998-10-12 1999-10-12 DSP control apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28954298A JP2000122747A (ja) 1998-10-12 1998-10-12 ディジタル信号演算処理部の制御装置および方法

Publications (1)

Publication Number Publication Date
JP2000122747A true JP2000122747A (ja) 2000-04-28

Family

ID=17744602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28954298A Pending JP2000122747A (ja) 1998-10-12 1998-10-12 ディジタル信号演算処理部の制御装置および方法

Country Status (3)

Country Link
US (1) US6519706B1 (ja)
JP (1) JP2000122747A (ja)
GB (1) GB2345774B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006673A1 (fr) * 1999-07-21 2001-01-25 Nec Corporation Procede et dispositif de determination de chemin
WO2002021245A1 (fr) * 2000-09-08 2002-03-14 Fujitsu Limited Procede, dispositif et environnement de commande d'horloge
JP2002312056A (ja) * 2001-04-16 2002-10-25 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム
US6986068B2 (en) * 2000-09-22 2006-01-10 Sony Corporation Arithmetic processing system and arithmetic processing control method, task management system and task management method
JP2007141020A (ja) * 2005-11-21 2007-06-07 Seiko Epson Corp データ処理装置及び電子機器
JP2008503822A (ja) * 2004-06-21 2008-02-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電力管理
JP2008107944A (ja) * 2006-10-24 2008-05-08 Nec Electronics Corp データ処理装置
WO2008139685A1 (ja) * 2007-05-09 2008-11-20 Panasonic Corporation 信号処理装置及び信号処理システム
US7464379B2 (en) 2003-08-14 2008-12-09 Kabushiki Kaisha Toshiba Method and system for performing real-time operation
US7500124B2 (en) 2004-06-11 2009-03-03 Samsung Electronics Co., Ltd. Electronic devices and operational methods that change clock frequencies that are applied to a central processing unit and a main system bus
JP2012503434A (ja) * 2008-09-17 2012-02-02 クゥアルコム・インコーポレイテッド ワイマックス状態駆動の電力節約のための方法及びシステム
JP2015225389A (ja) * 2014-05-26 2015-12-14 富士通株式会社 情報処理装置、クロック制御プログラムおよびクロック制御方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
JP2002108490A (ja) * 2000-07-26 2002-04-10 Sony Corp クロック供給回路
EP1182552A3 (en) * 2000-08-21 2003-10-01 Texas Instruments France Dynamic hardware configuration for energy management systems using task attributes
EP1182548A3 (en) * 2000-08-21 2003-10-15 Texas Instruments France Dynamic hardware control for energy management systems using task attributes
US7260731B1 (en) 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US6715089B2 (en) * 2001-01-22 2004-03-30 Ati International Srl Reducing power consumption by estimating engine load and reducing engine clock speed
US20020166075A1 (en) * 2001-05-04 2002-11-07 Sanjay Agarwal Low power interface between a control processor and a digital signal processing coprocessor
US6859886B1 (en) * 2001-10-02 2005-02-22 Lsi Logic Corporation IO based embedded processor clock speed control
US7941675B2 (en) 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7336090B1 (en) 2002-04-16 2008-02-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7205758B1 (en) * 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7642835B1 (en) 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
GB2406184B (en) * 2003-09-17 2006-03-15 Advanced Risc Mach Ltd Data processing system
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7816742B1 (en) * 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7698575B2 (en) * 2004-03-30 2010-04-13 Intel Corporation Managing power consumption by requesting an adjustment to an operating point of a processor
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7343502B2 (en) 2004-07-26 2008-03-11 Intel Corporation Method and apparatus for dynamic DLL powerdown and memory self-refresh
CN101539802A (zh) * 2005-04-27 2009-09-23 松下电器产业株式会社 信息处理装置中的功率控制装置
TWI317468B (en) * 2006-02-20 2009-11-21 Ite Tech Inc Method for controlling power consumption and multi-processor system using the same
US8099164B2 (en) * 2006-04-28 2012-01-17 Medtronic, Inc. Selectively implementable digital signal processing circuit for an implantable medical device
US20080062892A1 (en) * 2006-09-07 2008-03-13 Honeywell International Inc. High speed bus protocol with programmable scheduler
US8010814B2 (en) * 2006-12-04 2011-08-30 Electronics And Telecommunications Research Institute Apparatus for controlling power management of digital signal processor and power management system and method using the same
US8116314B2 (en) * 2007-03-29 2012-02-14 Nec Corporation Apparatus for processing packets and method of doing the same
JP5578811B2 (ja) * 2009-06-30 2014-08-27 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム
WO2015075499A1 (en) 2013-11-22 2015-05-28 Freescale Semiconductor, Inc. In-band beating removal for a mems gyroscope
IN201841014667A (ja) * 2018-04-18 2018-04-27
CN112596599A (zh) * 2020-12-21 2021-04-02 上海商米科技集团股份有限公司 一种应用于嵌入式系统降低功耗的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5647843A (en) 1979-09-25 1981-04-30 Mitsubishi Electric Corp Variable clock frequency computer
GB2194082A (en) 1986-08-18 1988-02-24 Philips Nv Data processing apparatus with energy saving clocking device
JPH01120610A (ja) 1987-11-05 1989-05-12 Mitsubishi Electric Corp マイクロプロセッサのクロック入力装置
JPH0351902A (ja) 1989-07-20 1991-03-06 Tokyo Electric Co Ltd データ処理装置
JPH03217916A (ja) 1990-01-23 1991-09-25 Oki Electric Ind Co Ltd 演算処理装置のクロック制御装置
GB2246455A (en) 1990-07-23 1992-01-29 Philips Electronic Associated Altering the rate at which digital circuitry operates
JPH04235618A (ja) 1991-01-10 1992-08-24 Nec Ic Microcomput Syst Ltd マイクロコンピュータシステム
JPH05113884A (ja) 1991-10-24 1993-05-07 Nec Ibaraki Ltd 性能調整回路
JPH06232797A (ja) 1993-01-29 1994-08-19 Murata Mach Ltd 携帯電話機
JPH0746171A (ja) 1993-06-29 1995-02-14 Oki Electric Ind Co Ltd デジタルボイススイッチ内蔵型信号処理プロセッサおよびこれを用いた無線携帯電話機
GB2287555A (en) 1994-02-25 1995-09-20 Motorola Gmbh An adjustable clock generator system.
JP3866781B2 (ja) * 1994-05-26 2007-01-10 セイコーエプソン株式会社 消費電力を効率化した情報処理装置
TW282525B (ja) 1994-06-17 1996-08-01 Intel Corp
US5996083A (en) * 1995-08-11 1999-11-30 Hewlett-Packard Company Microprocessor having software controllable power consumption
JPH09114540A (ja) 1995-10-18 1997-05-02 Sony Corp クロック発生装置
US5815693A (en) 1995-12-15 1998-09-29 National Semiconductor Corporation Processor having a frequency modulated core clock based on the criticality of program activity
JPH09297688A (ja) 1996-03-06 1997-11-18 Mitsubishi Electric Corp システムクロック決定装置
US5774704A (en) 1996-07-29 1998-06-30 Silicon Graphics, Inc. Apparatus and method for dynamic central processing unit clock adjustment
JPH10187300A (ja) 1996-12-20 1998-07-14 Sony Corp 電源制御回路および電源制御方法
JPH10313264A (ja) 1997-05-12 1998-11-24 Mitsubishi Electric Corp 移動体通信端末
US6049882A (en) * 1997-12-23 2000-04-11 Lg Semicon Co., Ltd. Apparatus and method for reducing power consumption in a self-timed system
US6141762A (en) * 1998-08-03 2000-10-31 Nicol; Christopher J. Power reduction in a multiprocessor digital signal processor based on processor load

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042862B1 (en) 1999-07-21 2006-05-09 Nec Corporation Path searching method and device
WO2001006673A1 (fr) * 1999-07-21 2001-01-25 Nec Corporation Procede et dispositif de determination de chemin
WO2002021245A1 (fr) * 2000-09-08 2002-03-14 Fujitsu Limited Procede, dispositif et environnement de commande d'horloge
US7028211B2 (en) 2000-09-08 2006-04-11 Fujitsu Limited Method and apparatus for determining a system clock frequency by summing calculated CPU usage rates for each of a plurality applications
US6986068B2 (en) * 2000-09-22 2006-01-10 Sony Corporation Arithmetic processing system and arithmetic processing control method, task management system and task management method
JP4655182B2 (ja) * 2001-04-16 2011-03-23 ソニー株式会社 情報処理装置および方法、記録媒体、並びにプログラム
JP2002312056A (ja) * 2001-04-16 2002-10-25 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム
US7464379B2 (en) 2003-08-14 2008-12-09 Kabushiki Kaisha Toshiba Method and system for performing real-time operation
US8087020B2 (en) 2003-08-14 2011-12-27 Kabushiki Kaisha Toshiba Method and system for performing real-time operation
US7500124B2 (en) 2004-06-11 2009-03-03 Samsung Electronics Co., Ltd. Electronic devices and operational methods that change clock frequencies that are applied to a central processing unit and a main system bus
JP2008503822A (ja) * 2004-06-21 2008-02-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電力管理
JP2007141020A (ja) * 2005-11-21 2007-06-07 Seiko Epson Corp データ処理装置及び電子機器
JP2008107944A (ja) * 2006-10-24 2008-05-08 Nec Electronics Corp データ処理装置
JP4697805B2 (ja) * 2006-10-24 2011-06-08 ルネサスエレクトロニクス株式会社 データ処理装置
WO2008139685A1 (ja) * 2007-05-09 2008-11-20 Panasonic Corporation 信号処理装置及び信号処理システム
JP2012503434A (ja) * 2008-09-17 2012-02-02 クゥアルコム・インコーポレイテッド ワイマックス状態駆動の電力節約のための方法及びシステム
JP2015225389A (ja) * 2014-05-26 2015-12-14 富士通株式会社 情報処理装置、クロック制御プログラムおよびクロック制御方法

Also Published As

Publication number Publication date
GB2345774A (en) 2000-07-19
GB9924159D0 (en) 1999-12-15
US6519706B1 (en) 2003-02-11
GB2345774B (en) 2003-04-30

Similar Documents

Publication Publication Date Title
JP2000122747A (ja) ディジタル信号演算処理部の制御装置および方法
JP6169547B2 (ja) チップ上のマルチコアシステムの全域チップ電力を管理する方法およびその装置
US6157247A (en) Methods and circuits for dynamically adjusting a supply voltage and/or a frequency of a clock signal in a digital circuit
JP4490298B2 (ja) プロセッサ電力制御装置及びプロセッサ電力制御方法
US20090049314A1 (en) Method and System for Dynamic Voltage and Frequency Scaling (DVFS)
US8909961B2 (en) Method and apparatus for adjusting power consumption level of an integrated circuit
JP2006185407A (ja) ピーク電力制御方法および装置
US8589718B2 (en) Performance scaling device, processor having the same, and performance scaling method thereof
TWI492041B (zh) 作動電源管理技術
US8006113B2 (en) System and method for controlling voltage level and clock frequency supplied to a system
WO2007073632A1 (fr) Procede de reduction de la consommation d'energie de processeurs
JP4206151B2 (ja) クロック発生方法およびシステム
US20120053734A1 (en) Fan control method and medium storing fan control program
JP2008282150A (ja) 信号処理装置及び信号処理システム
US7246181B2 (en) Device and method for identifying a communication interface that performs an operating parameter closer to a desired performance level than another communication interface performs the operating parameter
US20030184271A1 (en) Eletronic circuit of low power consumption, and power consumption reducing method
CN111342937B (zh) 一种动态调整编解码处理器电压和/或频率的方法和装置
CN112631414A (zh) 一种风扇的控制方法、系统及介质
KR100722314B1 (ko) Ｄｖｓ를 이용한 멀티미디어 신호처리 장치
EP2730133B1 (en) Technique for maintaining a radio time base
Huang et al. An optimal speed control scheme supported by media servers for low-power multimedia applications
CN115580298A (zh) 时钟切换方法、装置、电子设备和可读存储介质
Koedam et al. Exploiting inter and intra application dynamism to save energy
US20210063973A1 (en) Semiconductor device and prediction method for resource usage in semiconductor device
JP2011232937A (ja) 割り込み制御装置、及び割り込み制御方法