JPH01120610A - マイクロプロセッサのクロック入力装置 - Google Patents

マイクロプロセッサのクロック入力装置

Info

Publication number
JPH01120610A
JPH01120610A JP62278188A JP27818887A JPH01120610A JP H01120610 A JPH01120610 A JP H01120610A JP 62278188 A JP62278188 A JP 62278188A JP 27818887 A JP27818887 A JP 27818887A JP H01120610 A JPH01120610 A JP H01120610A
Authority
JP
Japan
Prior art keywords
microprocessor
clock signal
clock
frequency
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62278188A
Other languages
English (en)
Inventor
Hironori Taniguchi
谷口 裕則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62278188A priority Critical patent/JPH01120610A/ja
Publication of JPH01120610A publication Critical patent/JPH01120610A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロプロセッサにその処理の負荷状況
に応じた内部クロック信号を入力するマイクロプロセッ
サのクロック入力装置に関するものである。
〔従来の技術〕
第2図は従来のマイクロプロセッサのクロック入力装置
を示すブロック図であり、図において、■は内部クロッ
ク信号11が入力されるマイクロプロセッサ、2は所定
周波数の基本クロック信号■2を発生させるクロック発
振器、3はマイクロプロセッサlの処理/休止の状況に
対応した制御信号13によって制御され、前記基本クロ
ック信号12と直流信号とを切り換え、内部クロック信
号11として前記マイクロプロセッサ■へ入力するクロ
ック制御回路である。
次に動作について説明する。通常の処理動作を行ってい
る場合、マイクロプロセッサ1はクロツり制御回路3に
基本クロック信号12を選択させる制御信号13を送出
する。クロック制御回路3はこの制御信号13に応動し
て、クロック発振器2の発生する基本クロック信号12
を内部クロック信号11としてマイクロプロセッサ!へ
入力する。また、マイクロプロセッサlは休止状態にな
ると、制御信号13を直流信号を選択させるものに変更
する。クロック制御回路3はこの制御信号I3に応動し
て、内部クロック信号IIとして直流信号をマイクロプ
ロセッサlへ入力スル。
ここで、マイクロプロセッサ1はバイポーラ、MOSな
どの半導体によって形成されており、その消費電力は、
一般に内部クロック信号11の周波数と正比例関係にあ
り、前記マイクロプロセッサのクロック入力装置は休止
状態において、内部クロック信号を直流とすることによ
ってその消費電力を少なくしている。
〔発明が解決しようとする問題点〕
従来のマイクロプロセッサのクロック入力装置は以上の
ように構成されているので、比較的小さ゛ な負荷状態
で処理動作を行う場合であっても、内部クロック信号1
1の周波数が基準クロック信号12の周波数となるため
、最大の消費電力を必要とするばかりか、休止時には内
部クロック信号11の周波数は0、即ち直流となるため
、マイクロプロセッサ1内の全ての記憶素子はスタティ
ック動作の可能なもが必要となり、ダイナミック記憶素
子に比べてはるかに素子数の多いスタティック記憶素子
を用いなければならなくなるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、マイクロプロセッサに、その時の負荷の状況
に適した処理速度と消費電力での動作をさせるための内
部り20ツク信号を供給するマイクロプロセッサのクロ
ック入力装置を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係るマイクロプロセッサのクロック入力装置
は、クロック発振器からの基本クロック信号を分周して
複数種類の分周クロック信号を生成する分周器と、マイ
クロプロセッサの負荷状況及び要求される処理速度に応
じて、基本クロック信号及び複数種類の分周クロック信
号の中の1つを選択し、それを内部クロック信号として
マイクロプロセッサへ送出するマルチプレクサとを設け
たものである。
〔作用〕
この発明におけるマイクロプロセッサのクロック入力装
置は、クロック発振器より所定周波数の基本クロック信
号を発生させ、分周器にて前記基本クロック信号を複数
種類の分周クロック信号に分周し、これら基本クロック
信号と分周クロック信号をマルチプレクサに入力して、
当該マルチプレクサをマイクロプロセッサがその処理の
負荷状況及び要求される処理速度に応じて生成する選択
信号によって制御し、マイクロプロセッサの負荷状況に
適合した周波数のものを選択して、それを内部クロック
信号としてマイクロプロセッサへ入力する。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、lはマイクロプロセッサ、2はクロック発
振器、11は内部クロック信号、12は基本クロック信
号であり、これらは第2図に同一符号を付した従来のも
のと同一、あるいは相当部分であるため詳細な説明は省
略する。また、4は前記クロック発振器2の発生する基
本クロック信号12を分周して、複数種類の分周クロッ
ク信号14a、14b、14cを生成する分周器、5は
前記基本クロック信号12と分周クロック信号14a、
14b、14cが入力され、マイクロプロセッサlが処
理の負荷状況及び要求される処理速度に対応させて発生
する選択信号15によって制御され、入力された基本ク
ロック信号12と分周クロック信号14a、14b、1
4cの中の1−)を選択し、それを前記内部クロック信
号11としてマイクロプロセッサ!へ送出するマルチプ
レクサである。
次に動作について説明する。クロック発振器2より発生
される所定の周波数の基準クロック信号I2は、マルチ
プレクサ5へ直接入力されるとともに、分周器4へも入
力される。この分周器4は入力された基準クロック信号
12を分周して、その周波数が、基準クロック信号12
の周波数より低い分周クロック信号14a1それよりさ
らに低周波の分周クロック信号14b、及びダイナミッ
ク記憶保持動作が保証できる最低周波数による分周クロ
ック信号+4cを生成し、マルチプレクサ5に入力する
ここで、最大負荷状態で処理動作を行っている場合、マ
イクロプロセッサlはマルチプレクサ4に基本クロック
信号12を選択させる選択信号15を送出する。マルチ
プレクサ5はこの選択信号15に応動して、クロック発
振器2より直接入力された基本クロック信号I2を選択
し、それを内部クロック信号11としてマイクロプロセ
ッサ!へ入力する。また、マイクロプロセッサ1は処理
の負荷が軽くなると、選択信号15をその負荷状況と要
求される処理速度に応じて、適切な分周クロック信号1
4aもしくは14bのいずれかを選択させるものに変更
する。マルチプレクサ5からはこの選択信号15に従っ
て、マイクロプロセッサ!の処理の負荷状況、及び要求
される処理速度に対応した周波数の内部クロック信号1
1がマイクロプロセッサlに入力される。さらに、マイ
クロプロセッサ!は休止状態になると、選択信号15を
分周クロック信号14cを選択させるものに変更する。
マルチプレクサ5はこの選択信号15に応動して、内部
クロック信号11として分周クロック信号14cをマイ
クロプロセッサ1へ入力し、マイクロプロセッサlはこ
の内部クロック信号11によって最少の消費電力で処理
動作を行い、ダイナミック記憶素子の動作は保持される
〔発明の効果〕
以上のように、この発明によればクロック発振器の発生
する基本クロック信号を、分周器にて複数種類の分周ク
ロック信号に分周して、それらをマルチプレクサに入力
し、マイクロプロセッサの処理の負荷状況及び要求され
る処理速度によってその内の1つを選択して、内部クロ
ック信号としてマイクロプロセッサへ入力するように構
成したので、マイクロプロセッサは処理の負荷状況とそ
の時に要求される処理速度に応じた最適な内部クロック
信号で動作でき、消費電力も最適化することができるな
どの効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるマイクロプロセッサ
のクロック入力装置を示すブロック図、第2図は従来の
マイクロプロセッサのクロック入力装置を示すブロック
図である。 lはマイクロプロセッサ、2はクロック発振器、4は分
周器、5はマルチプレクサ、11は内部クロック信号、
12は基本クロック信号、14a〜+4cは分周クロッ
ク信号、15は選択信号。 なお、図中、同一符号は同一、又は相当部分を示す。 第1図 1zマイクロプロ1−、プ 2:クロー7りyl:凋名ト 4−e局番 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)所定周波数の基本クロック信号を発生させるクロ
    ック発振器と、前記基本クロック信号を分周して複数種
    類の分周クロック信号を生成する分周器と、前記基本ク
    ロック信号と前記複数種類の分周クロック信号が入力さ
    れ、マイクロプロセッサの処理の負荷状況及び要求され
    る処理速度に対応した選択信号によって、前記基本クロ
    ック信号と前記複数種類の分周クロック信号の1つを選
    択し、内部クロック信号として前記マイクロプロセッサ
    へ送出するマルチプレクサとを備えたマイクロプロセッ
    サのクロック入力装置。
  2. (2)前記分周器が生成する分周クロック信号中で最も
    周波数の低いものの周波数を、前記マイクロ、プロセッ
    サのダイナミック記憶保持動作を保証できる範囲内に設
    定したことを特徴とする特許請求の範囲第1項記載のマ
    イクロプロセッサのクロック入力装置。
JP62278188A 1987-11-05 1987-11-05 マイクロプロセッサのクロック入力装置 Pending JPH01120610A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62278188A JPH01120610A (ja) 1987-11-05 1987-11-05 マイクロプロセッサのクロック入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62278188A JPH01120610A (ja) 1987-11-05 1987-11-05 マイクロプロセッサのクロック入力装置

Publications (1)

Publication Number Publication Date
JPH01120610A true JPH01120610A (ja) 1989-05-12

Family

ID=17593816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62278188A Pending JPH01120610A (ja) 1987-11-05 1987-11-05 マイクロプロセッサのクロック入力装置

Country Status (1)

Country Link
JP (1) JPH01120610A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6519706B1 (en) 1998-10-12 2003-02-11 Nec Corporation DSP control apparatus and method for reducing power consumption
KR100385156B1 (ko) * 1994-12-12 2003-08-21 아드밴스트 마이크로 디이바이시스 인코포레이티드 배수클럭옵션을갖는마이크로프로세서에서의자기구성속도경로
US7203855B2 (en) 2003-10-31 2007-04-10 Via Technolgoies, Inc. Power-saving control circuitry of electronic device and operating method thereof
JP2008306699A (ja) * 2007-06-11 2008-12-18 Hynix Semiconductor Inc 周波数調整装置及びそれを含むdll回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385156B1 (ko) * 1994-12-12 2003-08-21 아드밴스트 마이크로 디이바이시스 인코포레이티드 배수클럭옵션을갖는마이크로프로세서에서의자기구성속도경로
US6519706B1 (en) 1998-10-12 2003-02-11 Nec Corporation DSP control apparatus and method for reducing power consumption
US7203855B2 (en) 2003-10-31 2007-04-10 Via Technolgoies, Inc. Power-saving control circuitry of electronic device and operating method thereof
JP2008306699A (ja) * 2007-06-11 2008-12-18 Hynix Semiconductor Inc 周波数調整装置及びそれを含むdll回路

Similar Documents

Publication Publication Date Title
US4137563A (en) Circuitry for reducing power dissipation in equipment which operates in synchronism with clock pulses
US5418969A (en) Low power consumption microprocessor
US5745774A (en) Integrated circuit having software controllable internal clock generator and switch connecting batteries in series or parallel for power conservation
JPH06318123A (ja) 半導体集積回路
JPH01120610A (ja) マイクロプロセッサのクロック入力装置
JPH10149237A (ja) 半導体回路
EP0499178A1 (en) System clock switching mechanism for microprocessor
JPH08272478A (ja) クロック制御装置
JP2812114B2 (ja) Scsiコントローラ
GB2287555A (en) An adjustable clock generator system.
JPH0581447A (ja) マイクロコンピユータ
US6826659B2 (en) Digital data processing system
JPS6326892A (ja) メモリ装置
JPS5922148A (ja) 診断方式
JPH02280210A (ja) マイクロコンピュータ
JPH02121019A (ja) 論理回路装置
JPS63184857A (ja) デ−タ処理装置
JPH04235618A (ja) マイクロコンピュータシステム
JP2867480B2 (ja) メモリ切替回路
JPS63195717A (ja) クロツク切換回路
JPS61160896A (ja) ダイナミツクramのメモリリフレツシユ動作制御方式
JPH025133A (ja) 動作速度可変形コンピュータシステム
JPS63181018A (ja) マイクロプロセツサ
JPH09270690A (ja) 駆動電圧制御回路
JPH0635696A (ja) 制御装置