JPS5922148A - 診断方式 - Google Patents
診断方式Info
- Publication number
- JPS5922148A JPS5922148A JP57132567A JP13256782A JPS5922148A JP S5922148 A JPS5922148 A JP S5922148A JP 57132567 A JP57132567 A JP 57132567A JP 13256782 A JP13256782 A JP 13256782A JP S5922148 A JPS5922148 A JP S5922148A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- clock
- processor
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は同一のクロック信号ζこ同期して動作する論理
回路やメモリ等の集合体により構成される悄φｄ処理装
置に係り、特に電源投入時等の診断動作時に於て、クロ
ック信号を切替えること１こより前記集合体のクロック
に対するマージン低下を検知するようにした診断方式に
関する。
回路やメモリ等の集合体により構成される悄φｄ処理装
置に係り、特に電源投入時等の診断動作時に於て、クロ
ック信号を切替えること１こより前記集合体のクロック
に対するマージン低下を検知するようにした診断方式に
関する。
（ｂ） 従来技術と問題点
同一のクロック信号に同期して動作する論理回路やメモ
リ等のディジタル回路の集合体は単一のクロック信号源
を具備し、これを位相スキューに配慮しつつ分配して各
論理回路等に供給している。
リ等のディジタル回路の集合体は単一のクロック信号源
を具備し、これを位相スキューに配慮しつつ分配して各
論理回路等に供給している。
この場合分配されるクロック信号の周波数、パルス幅９
位相等に対して各論理回路等は十分なマージンを持って
設計されている。少くともこれ等のマージン量は論理回
路等のスピード、遅延量等のバラツキ、経年変化、電源
電圧の変化、温度等の環境条件の変化等の予測される変
動をカバーしている必要がある。このようにして定めら
れたクロック信号は通常大きなマージンを持っているた
め返って前記集合体のマージン低下自体は通常の診断動
作上からは検知され得ぬ欠点がある。
位相等に対して各論理回路等は十分なマージンを持って
設計されている。少くともこれ等のマージン量は論理回
路等のスピード、遅延量等のバラツキ、経年変化、電源
電圧の変化、温度等の環境条件の変化等の予測される変
動をカバーしている必要がある。このようにして定めら
れたクロック信号は通常大きなマージンを持っているた
め返って前記集合体のマージン低下自体は通常の診断動
作上からは検知され得ぬ欠点がある。
（ｃ） 発明の目的
本発明の目的は上記欠点を除くためクロック信号に対す
る論理回路やメモリ等のマージン低下を検知し得るよう
にするため、複数のクロック信号供給回路を設は通常動
作時に用いるクロック信号以外のクロック信号ｌこはマ
ージンの無いクロック信号全発生せしめ、診断時ζこは
該マージンの無いクロック信号を供給することで該当論
理回路やメモリ等のマージンを検知する診断方式全提供
することにある。
る論理回路やメモリ等のマージン低下を検知し得るよう
にするため、複数のクロック信号供給回路を設は通常動
作時に用いるクロック信号以外のクロック信号ｌこはマ
ージンの無いクロック信号全発生せしめ、診断時ζこは
該マージンの無いクロック信号を供給することで該当論
理回路やメモリ等のマージンを検知する診断方式全提供
することにある。
（ｄ） 発明の構成
本発明の構成は同一のクロック信号ζこ同期して動作す
る論理回路、メモリ等の集合体ζこより構成される情報
処理装置に於て、複数のクロック信号を供給するクロッ
ク信号供給回路と、骸クロック信号の１つを選択して前
記集合体に供給する切替回路と、制御回路の指示により
該切替回路の切替動作を制御する切替制御回路とを設け
、診断動作時には通常動作時のクロック信号とは異なる
クロック信号を逐次選択して前記集合体に供給し動作ゼ
レめるようにしたものである。
る論理回路、メモリ等の集合体ζこより構成される情報
処理装置に於て、複数のクロック信号を供給するクロッ
ク信号供給回路と、骸クロック信号の１つを選択して前
記集合体に供給する切替回路と、制御回路の指示により
該切替回路の切替動作を制御する切替制御回路とを設け
、診断動作時には通常動作時のクロック信号とは異なる
クロック信号を逐次選択して前記集合体に供給し動作ゼ
レめるようにしたものである。
（ｅ） 発明の実施例
図は本発明の一実施例を示す回路のブロック図である。
電源投入時には端子Ａより電源投入リセット信号が入り
プロセッサ７と切替制御回路８をリセットする。プロセ
ッサ７は制御プログラムの格納すれているコントロール
ストレイジ（Ｃ８）５より電源投入診断プログラムを読
出して実行開始する。切替制御回路８は切替回路４を制
御し、マージンの無いクロック信号を発生するクロック
信号供給回路ｌを選択しプロセッサ７、Ｃ８５、ランダ
ムアクセスメモリ（ＲＡＭ）６、被制御回路９、切替制
御回路８に、核マージンの無いクロック信号全供給する
。マージンの無いクロック信号を用いた診断プログラム
の実行が正常に終了するとプロセッサ７は切替制御回路
８に次のクロック信号選択を要求する。切替制御回路８
は切替回路４を制御してマージンの無いクロック信号を
発生するクロック信号供給回路２を選択し、前記同様プ
ロセッサ７、Ｃ８５、ＲＡＭ６、被制御回路９、切替制
御回路８ヘマージンの無いり四ツク信号を送出する。プ
ロセッサ７は診断プログラム全実行し正常に終了すると
切替制御回路８に診断完了信号を送出する。切替制御回
路８は切替回路４を制御して通常動作用のクロック信号
を発生するクロック信号供給回路３を選択し、前記同様
プロセッサ７、Ｃ８５、ＲＡＭ６、被制御１＠１路９、
切替制御回路８にマージンの有る通常動作用のクロック
信号を供給すると共に、プロセッサ７にリスタートのた
めのリセット信号全送出し、プロセッサ７は通常動作に
復帰する。このよう（こして電源投入時にマージンの無
いクロ、り信号音用いて論理回路やメモリ等のマージン
をチェックする。
プロセッサ７と切替制御回路８をリセットする。プロセ
ッサ７は制御プログラムの格納すれているコントロール
ストレイジ（Ｃ８）５より電源投入診断プログラムを読
出して実行開始する。切替制御回路８は切替回路４を制
御し、マージンの無いクロック信号を発生するクロック
信号供給回路ｌを選択しプロセッサ７、Ｃ８５、ランダ
ムアクセスメモリ（ＲＡＭ）６、被制御回路９、切替制
御回路８に、核マージンの無いクロック信号全供給する
。マージンの無いクロック信号を用いた診断プログラム
の実行が正常に終了するとプロセッサ７は切替制御回路
８に次のクロック信号選択を要求する。切替制御回路８
は切替回路４を制御してマージンの無いクロック信号を
発生するクロック信号供給回路２を選択し、前記同様プ
ロセッサ７、Ｃ８５、ＲＡＭ６、被制御回路９、切替制
御回路８ヘマージンの無いり四ツク信号を送出する。プ
ロセッサ７は診断プログラム全実行し正常に終了すると
切替制御回路８に診断完了信号を送出する。切替制御回
路８は切替回路４を制御して通常動作用のクロック信号
を発生するクロック信号供給回路３を選択し、前記同様
プロセッサ７、Ｃ８５、ＲＡＭ６、被制御１＠１路９、
切替制御回路８にマージンの有る通常動作用のクロック
信号を供給すると共に、プロセッサ７にリスタートのた
めのリセット信号全送出し、プロセッサ７は通常動作に
復帰する。このよう（こして電源投入時にマージンの無
いクロ、り信号音用いて論理回路やメモリ等のマージン
をチェックする。
本実施例ではマージンの無いクロック信号全２鍾類とし
たがマージンチェックｌこはクロック信号の周波数、パ
ルス幅、位相、パルスの立上り、立下りの傾斜等マージ
ンｔこ対するチェック項目が多いが、どれか重点項目を
選択するか、全部を実施するかでクロック信号供給回路
の数は増減する。
たがマージンチェックｌこはクロック信号の周波数、パ
ルス幅、位相、パルスの立上り、立下りの傾斜等マージ
ンｔこ対するチェック項目が多いが、どれか重点項目を
選択するか、全部を実施するかでクロック信号供給回路
の数は増減する。
又診断実施時期を電源投入時としたが、オペレータによ
る指令で実施する等の方法もある。
る指令で実施する等の方法もある。
（ｆ） 発明の効果
一般に論理回路やメモリ等の回路素子の劣化は除々に進
行する場合が多い。従って本発明ｆこよる診断方式によ
れば情報処理システムがダウンする以前に事前にこれを
検知することが出来る。この結果常に一定以上の動作マ
ージン金持たせることが容易となり予防保守の有力な手
段となり得るものである。メモリの高集積化、回路動作
の高速化ｄ 等ｌこ伴い本発明〆より効果的な手段である。
行する場合が多い。従って本発明ｆこよる診断方式によ
れば情報処理システムがダウンする以前に事前にこれを
検知することが出来る。この結果常に一定以上の動作マ
ージン金持たせることが容易となり予防保守の有力な手
段となり得るものである。メモリの高集積化、回路動作
の高速化ｄ 等ｌこ伴い本発明〆より効果的な手段である。
図は本発明の一実施例を示す回路のプ四ツク図である。
１．２．３はクロック信号供給回路、４は切替回路、５
はコントロールストレイジ、６はランダムアクセスメモ
リ、７はプロセッサ、８は切替制御回路、９は被ｔｔｔ
ｊ制御回路である。
はコントロールストレイジ、６はランダムアクセスメモ
リ、７はプロセッサ、８は切替制御回路、９は被ｔｔｔ
ｊ制御回路である。
Claims (1)
- 同一のクロ・り信号に同期して動作する論理回路、メモ
リ等の集合体ｌこより構成される情報処理装置、又は情
報処理装置を構成する回路部分ｌこ於て、複数のクロッ
ク信号全供給するり四ツク信号供給回路と、該クロック
信号の１つを選択して前記集合体に供給する切替回路と
、制御回路の指示により該切替回路の切替動作音制御す
る切替制御回路とを設け、診断動作時には通常動作時の
クロック信号と（・マ異なるクロック信号を逐次選択し
て前記集合体に供給し、動作せしめるようにすること全
特徴とする診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132567A JPS5922148A (ja) | 1982-07-29 | 1982-07-29 | 診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132567A JPS5922148A (ja) | 1982-07-29 | 1982-07-29 | 診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5922148A true JPS5922148A (ja) | 1984-02-04 |
Family
ID=15084320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57132567A Pending JPS5922148A (ja) | 1982-07-29 | 1982-07-29 | 診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922148A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6124225A (ja) * | 1984-07-13 | 1986-02-01 | 九州耐火煉瓦株式会社 | 電子部品焼成用治具の製造方法 |
| JPS625445A (ja) * | 1985-07-01 | 1987-01-12 | Nec Corp | 情報処理装置 |
| JPS62219036A (ja) * | 1986-03-19 | 1987-09-26 | Nec Corp | 情報処理装置 |
-
1982
- 1982-07-29 JP JP57132567A patent/JPS5922148A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6124225A (ja) * | 1984-07-13 | 1986-02-01 | 九州耐火煉瓦株式会社 | 電子部品焼成用治具の製造方法 |
| JPH04586B2 (ja) * | 1984-07-13 | 1992-01-08 | Kyushu Refractories | |
| JPS625445A (ja) * | 1985-07-01 | 1987-01-12 | Nec Corp | 情報処理装置 |
| JPS62219036A (ja) * | 1986-03-19 | 1987-09-26 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3594656A (en) | Automatic clock frequency-switching system | |
| JPS5922148A (ja) | 診断方式 | |
| JP2908407B1 (ja) | マルチプロセッサ装置 | |
| JPS59200357A (ja) | ウオツチドツグタイマ回路 | |
| JP2710682B2 (ja) | クロック切替回路 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JP2648017B2 (ja) | マイクロコンピュータ | |
| JP3132012B2 (ja) | データバス制御回路 | |
| JP2647962B2 (ja) | 表示制御装置 | |
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| KR850002621A (ko) | 메모리 제어장치 | |
| JPS6120077B2 (ja) | ||
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JP3736123B2 (ja) | パワー制御回路 | |
| JPH0142010B2 (ja) | ||
| JP2867480B2 (ja) | メモリ切替回路 | |
| JP2770502B2 (ja) | 電子ディスク装置制御方式 | |
| JP2580673B2 (ja) | 電源制御装置 | |
| JP2841405B2 (ja) | マイクロコンピュータの制御回路 | |
| JPH0520253A (ja) | データ処理装置 | |
| JPS58114384A (ja) | 記憶装置制御方式 | |
| JPS63198110A (ja) | 電子機器の動作速度制御方式 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPS60157636A (ja) | マシンクロツク選択方式 | |
| JPH0267655A (ja) | メモリ制御回路 |