JP2908407B1 - マルチプロセッサ装置 - Google Patents
マルチプロセッサ装置Info
- Publication number
- JP2908407B1 JP2908407B1 JP10031842A JP3184298A JP2908407B1 JP 2908407 B1 JP2908407 B1 JP 2908407B1 JP 10031842 A JP10031842 A JP 10031842A JP 3184298 A JP3184298 A JP 3184298A JP 2908407 B1 JP2908407 B1 JP 2908407B1
- Authority
- JP
- Japan
- Prior art keywords
- reset
- group
- processor
- signal
- completion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Abstract
【要約】
【課題】 コールドリセット時における電流変動が抑制
されたマルチプロセッサ装置を提供する。 【解決手段】 コールドリセットの対象となるプロセッ
サ１０１〜１０３、２０１〜２０３および３０１は、３
個のリセットグループ１〜３に分割されている。リセッ
トグループでは、リセット信号に応じて当該リセットグ
ループ内の全プロセッサのリセット動作を行い、全ての
リセット動作が終了したときにリセット完了信号を出力
するグループ内リセット完了報告手段１５０、２５０を
具備している。そして、各リセットグループが出力する
グループ内リセット完了信号が他のリセットグループに
リセット信号として供給され、各リセットグループ１〜
３でのリセット動作が連鎖的に行われる。
されたマルチプロセッサ装置を提供する。 【解決手段】 コールドリセットの対象となるプロセッ
サ１０１〜１０３、２０１〜２０３および３０１は、３
個のリセットグループ１〜３に分割されている。リセッ
トグループでは、リセット信号に応じて当該リセットグ
ループ内の全プロセッサのリセット動作を行い、全ての
リセット動作が終了したときにリセット完了信号を出力
するグループ内リセット完了報告手段１５０、２５０を
具備している。そして、各リセットグループが出力する
グループ内リセット完了信号が他のリセットグループに
リセット信号として供給され、各リセットグループ１〜
３でのリセット動作が連鎖的に行われる。
Description
【０００１】
【発明の属する技術分野】この発明は、いわゆるコール
ドリセット機能を有するマルチプロセッサ装置に係り、
特にＣＭＯＳテクノロジを使用したシステムとして好適
なマルチプロセッサ装置に関する。
ドリセット機能を有するマルチプロセッサ装置に係り、
特にＣＭＯＳテクノロジを使用したシステムとして好適
なマルチプロセッサ装置に関する。
【０００２】
【従来の技術】周知の通り、ＣＭＯＳ回路は、信号レベ
ルが変化するときにしか電源電流が流れない。従って、
ＣＭＯＳテクノロジを使用したマルチプロセッサ装置で
は、消費電力を極めて低く抑えることができる。しかし
ながら、マルチプロセッサ装置を構成する各プロセッサ
は、例えばユーザによって何等の指令も与えられないよ
うな場合等であっても、クロックに同期して常時動作す
ることとなり、定常的に電源電流を消費することとな
る。そこで、このような無駄な電流消費を抑えるべく、
一定期間以上に亙って何等の指令も与えられないような
場合に全てのプロセッサをリセットするコールドリセッ
ト機能をマルチプロセッサ装置に設け、無駄な消費電力
を抑えることが一般的に行われている。
ルが変化するときにしか電源電流が流れない。従って、
ＣＭＯＳテクノロジを使用したマルチプロセッサ装置で
は、消費電力を極めて低く抑えることができる。しかし
ながら、マルチプロセッサ装置を構成する各プロセッサ
は、例えばユーザによって何等の指令も与えられないよ
うな場合等であっても、クロックに同期して常時動作す
ることとなり、定常的に電源電流を消費することとな
る。そこで、このような無駄な電流消費を抑えるべく、
一定期間以上に亙って何等の指令も与えられないような
場合に全てのプロセッサをリセットするコールドリセッ
ト機能をマルチプロセッサ装置に設け、無駄な消費電力
を抑えることが一般的に行われている。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来のＣＭＯＳ回路によるマルチプロセッサ装置は、その
内部のＣＭＯＳ回路において信号レベルの変化があった
ときにのみ電源電流が流れるが、リセット動作時には回
路内部において同時に多数の信号変化が生じるので、通
常動作時によりも極めて大きな電流変動が瞬間的に生じ
ることとなる。従って、何等対策を講じないとすると、
リセット動作時に生じる大きな電源電圧変動により、回
路の誤動作を招く等を不具合が起こり得る。そこで、こ
のような不具合を防止する観点から、このリセット動作
時に必要とされる最大電力供給能力を十分に発揮し得る
電源装置を使用し、十分な静電容量をもったコンデンサ
を電源装置に接続する必要があった。
来のＣＭＯＳ回路によるマルチプロセッサ装置は、その
内部のＣＭＯＳ回路において信号レベルの変化があった
ときにのみ電源電流が流れるが、リセット動作時には回
路内部において同時に多数の信号変化が生じるので、通
常動作時によりも極めて大きな電流変動が瞬間的に生じ
ることとなる。従って、何等対策を講じないとすると、
リセット動作時に生じる大きな電源電圧変動により、回
路の誤動作を招く等を不具合が起こり得る。そこで、こ
のような不具合を防止する観点から、このリセット動作
時に必要とされる最大電力供給能力を十分に発揮し得る
電源装置を使用し、十分な静電容量をもったコンデンサ
を電源装置に接続する必要があった。
【０００４】この発明は以上説明した事情に鑑みてなさ
れたものであり、コールドリセット時における電流変動
が抑制されたマルチプロセッサ装置を提供することを目
的としている。
れたものであり、コールドリセット時における電流変動
が抑制されたマルチプロセッサ装置を提供することを目
的としている。
【０００５】
【課題を解決するための手段】請求項１に係る発明は、
コールドリセットの対象となるプロセッサを複数のリセ
ットグループに分割してなり、各リセットグループが、
リセット信号に応じて当該リセットグループ内の全プロ
セッサのリセット動作を行い、全てのリセット動作が終
了したときにリセット完了信号を出力するグループ内リ
セット完了報告手段を具備し、各リセットグループが出
力するグループ内リセット完了信号を他のリセットグル
ープにリセット信号として供給することにより各リセッ
トグループでのリセット動作を連鎖的に行わせるように
したことを特徴とするマルチプロセッサ装置を要旨とす
る。
コールドリセットの対象となるプロセッサを複数のリセ
ットグループに分割してなり、各リセットグループが、
リセット信号に応じて当該リセットグループ内の全プロ
セッサのリセット動作を行い、全てのリセット動作が終
了したときにリセット完了信号を出力するグループ内リ
セット完了報告手段を具備し、各リセットグループが出
力するグループ内リセット完了信号を他のリセットグル
ープにリセット信号として供給することにより各リセッ
トグループでのリセット動作を連鎖的に行わせるように
したことを特徴とするマルチプロセッサ装置を要旨とす
る。
【０００６】
【０００７】請求項２に係る発明は、各リセットグルー
プにおける各プロセッサは、リセット動作が行われた時
にプロセッサ内リセット完了信号を出力するプロセッサ
内リセット完了報告手段を具備し、前記グループ内リセ
ット完了報告手段は、当該リセットグループに属する全
てのプロセッサのプロセッサ内リセット完了報告手段か
ら前記プロセッサ内リセット完了信号が出力されたとき
に前記リセット完了信号を出力することを特徴とする請
求項１に記載のマルチプロセッサ装置を要旨とする。
プにおける各プロセッサは、リセット動作が行われた時
にプロセッサ内リセット完了信号を出力するプロセッサ
内リセット完了報告手段を具備し、前記グループ内リセ
ット完了報告手段は、当該リセットグループに属する全
てのプロセッサのプロセッサ内リセット完了報告手段か
ら前記プロセッサ内リセット完了信号が出力されたとき
に前記リセット完了信号を出力することを特徴とする請
求項１に記載のマルチプロセッサ装置を要旨とする。
【０００８】以上の各発明によれば、コールドリセット
の対象となるプロセッサをリセットグループごとに分割
し、各リセットグループごとに順番にリセット動作を行
うことにより、同時に変化する信号数を少なくできるた
め、リセット動作時の電流変動を小さくすることができ
る。
の対象となるプロセッサをリセットグループごとに分割
し、各リセットグループごとに順番にリセット動作を行
うことにより、同時に変化する信号数を少なくできるた
め、リセット動作時の電流変動を小さくすることができ
る。
【０００９】
【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。図１は、この発明の一実施
形態であるマルチプロセッサ装置１００の構成を示すブ
ロック図である。このマルチプロセッサ装置１００は、
７個のプロセッサ１０１〜１０３、２０１〜２０３およ
び３０１からなる。そして、本実施形態では、この７個
のプロセッサをプロセッサ１０１〜１０３からなるリセ
ットグループ１と、プロセッサ２０１〜２０３からなる
リセットグループ２と、プロセッサ３０１で構成される
リセットグループ３とからなる３つのりセットグループ
に分割し、外部コールドリセット信号Ｒが与えられた場
合にリセットグループ１→２→３の順番でリセット動作
を行うものである。
施の形態について説明する。図１は、この発明の一実施
形態であるマルチプロセッサ装置１００の構成を示すブ
ロック図である。このマルチプロセッサ装置１００は、
７個のプロセッサ１０１〜１０３、２０１〜２０３およ
び３０１からなる。そして、本実施形態では、この７個
のプロセッサをプロセッサ１０１〜１０３からなるリセ
ットグループ１と、プロセッサ２０１〜２０３からなる
リセットグループ２と、プロセッサ３０１で構成される
リセットグループ３とからなる３つのりセットグループ
に分割し、外部コールドリセット信号Ｒが与えられた場
合にリセットグループ１→２→３の順番でリセット動作
を行うものである。
【００１０】さらに詳述すると、外部コールドリセット
信号Ｒは、リセットグループ１に入力され、リセットグ
ループ１を構成するプロセッサ１０１〜１０３のリセッ
ト入力端子に分配される。
信号Ｒは、リセットグループ１に入力され、リセットグ
ループ１を構成するプロセッサ１０１〜１０３のリセッ
ト入力端子に分配される。
【００１１】コールドリセット信号Ｒを受け取ったプロ
セッサ１０１、１０２および１０３内のリセット制御手
段１１１、１１２および１１３は、各プロセッサのリセ
ット動作を開始するともに、信号線１２１、１２２およ
び１２３を通じてリセット制御情報を、プロセッサ内リ
セット完了報告手段１３１、１３２および１３３に送出
する。
セッサ１０１、１０２および１０３内のリセット制御手
段１１１、１１２および１１３は、各プロセッサのリセ
ット動作を開始するともに、信号線１２１、１２２およ
び１２３を通じてリセット制御情報を、プロセッサ内リ
セット完了報告手段１３１、１３２および１３３に送出
する。
【００１２】プロセッサ内リセット完了報告手段１３
１、１ ３２および１３３は、リセット情報からリセッ
ト動作完了と判断すると、プロセッサ内リセット完了信
号を、信号線１４１、１４２および１４３を通じてグル
ープ内リセット完了報告手段１５０に出力する。
１、１ ３２および１３３は、リセット情報からリセッ
ト動作完了と判断すると、プロセッサ内リセット完了信
号を、信号線１４１、１４２および１４３を通じてグル
ープ内リセット完了報告手段１５０に出力する。
【００１３】グループ内リセット完了報告手段１５０
は、リセットグループ内に存在するすべてのプロセッサ
内リセット完了報告手段１３１、１３２および１３３か
らプロセッサ内リセット完了信号を受け取ると、リセッ
ト完了信号１１を出力する。
は、リセットグループ内に存在するすべてのプロセッサ
内リセット完了報告手段１３１、１３２および１３３か
らプロセッサ内リセット完了信号を受け取ると、リセッ
ト完了信号１１を出力する。
【００１４】リセット完了信号１ｌは、リセットグルー
プ２に入力され、リセットグルーブ２を構成するプロセ
ッサ２０１、２０２および２０３のリセット入力端子に
リセット信号として分配される。
プ２に入力され、リセットグルーブ２を構成するプロセ
ッサ２０１、２０２および２０３のリセット入力端子に
リセット信号として分配される。
【００１５】リセット完了信号１１を受け取ったプロセ
ッサ２０１、２０２および２０３内のリセット制御手段
２１１、２１２および２１３は、各プロセッサのリセッ
ト動作を開始するとともに、信号線２２１、２２２およ
び２２３を通じてリセット制御情報を、プロセッサ内リ
セット完了報告手段２３１、２３２および２３３に送出
する。
ッサ２０１、２０２および２０３内のリセット制御手段
２１１、２１２および２１３は、各プロセッサのリセッ
ト動作を開始するとともに、信号線２２１、２２２およ
び２２３を通じてリセット制御情報を、プロセッサ内リ
セット完了報告手段２３１、２３２および２３３に送出
する。
【００１６】プロセッサ内リセット完了報告手段２３
１、２３２および２３３は、リセット制御情報からリセ
ット動作完了と判断すると、プロセッサ内リセット完了
信号を信号線２４１、２４２および２４３を通じて、グ
ループ内リセット完了報告手段２５０に出力する。
１、２３２および２３３は、リセット制御情報からリセ
ット動作完了と判断すると、プロセッサ内リセット完了
信号を信号線２４１、２４２および２４３を通じて、グ
ループ内リセット完了報告手段２５０に出力する。
【００１７】グループ内リセット完了報告手段２５０
は、グループ内に存在するすべてのプロセッサ内リセッ
ト完了報告手段２３１、２３２および２３３からプロセ
ッサ内リセット完了信号を受け取ると、リセット完了信
号２１を出力する。
は、グループ内に存在するすべてのプロセッサ内リセッ
ト完了報告手段２３１、２３２および２３３からプロセ
ッサ内リセット完了信号を受け取ると、リセット完了信
号２１を出力する。
【００１８】リセット完了信号２１は、リセットグルー
プ３に入力され、リセットグループ３を構成するプロセ
ッサ３０１のリセット入力端子に入力される。リセット
完了信号２１を受け取ったプロセッサ３０１内のリセッ
ト制御手段３１１は、プロセッサ３０１のリセット動作
を開始するとともに、信号線３２１を通じてリセット制
御情報を、プロセッサ内リセット完了報告手段３３１に
送出する。
プ３に入力され、リセットグループ３を構成するプロセ
ッサ３０１のリセット入力端子に入力される。リセット
完了信号２１を受け取ったプロセッサ３０１内のリセッ
ト制御手段３１１は、プロセッサ３０１のリセット動作
を開始するとともに、信号線３２１を通じてリセット制
御情報を、プロセッサ内リセット完了報告手段３３１に
送出する。
【００１９】プロセッサ内リセット完了報告手段３３１
は、リセット制御情報からリセット動作完了と判断する
と、プロセッサ内リセット完了信号を出力するが、リセ
ットグループ３はリセット順番としては最後のリセット
グループなので、プロセッサ内リセット完了報告手段３
３１が出力するリセット完了信号は、出力オープン状態
とする。
は、リセット制御情報からリセット動作完了と判断する
と、プロセッサ内リセット完了信号を出力するが、リセ
ットグループ３はリセット順番としては最後のリセット
グループなので、プロセッサ内リセット完了報告手段３
３１が出力するリセット完了信号は、出力オープン状態
とする。
【００２０】
【発明の効果】以上説明したように、この発明によれ
ば、リセット動作時の電流変動を少なくすることができ
るため、マルチプロセッサ装置が要求する電源装置の最
大電力供給能力を抑え、電源装置を小型化することがで
き、かつ、電源雑音除去のための搭載コンデンサ数を削
減することができるという効果がある。
ば、リセット動作時の電流変動を少なくすることができ
るため、マルチプロセッサ装置が要求する電源装置の最
大電力供給能力を抑え、電源装置を小型化することがで
き、かつ、電源雑音除去のための搭載コンデンサ数を削
減することができるという効果がある。
【図１】 この発明の一実施形態であるマルチプロセッ
サ装置の構成を示すブロック図である。
サ装置の構成を示すブロック図である。
Ｒ 外部コールドリセット信号 １、２、３ リセットグループ １１、２１ リセット完了信号 １００ マルチプロセッサ装置 １０１〜１０３、２０１〜２０３、３０１ プロセッサ １１１〜１１３、２１１〜２１３、３１１ リセット制
御手段 １３１〜１３３、２３１〜２３３、３３１ プロセッサ
内リセット完了報告手段 １５０、２５０ グループ内リセット完了報告手段
御手段 １３１〜１３３、２３１〜２３３、３３１ プロセッサ
内リセット完了報告手段 １５０、２５０ グループ内リセット完了報告手段
Claims (2)
- 【請求項１】 コールドリセットの対象となるプロセッ
サを複数のリセットグループに分割してなり、 各リセットグループが、リセット信号に応じて当該リセ
ットグループ内の全プロセッサのリセット動作を行い、
全てのリセット動作が終了したときにリセット完了信号
を出力するグループ内リセット完了報告手段を具備し、 各リセットグループが出力するグループ内リセット完了
信号を他のリセットグループにリセット信号として供給
することにより各リセットグループでのリセット動作を
連鎖的に行わせるようにしたことを特徴とするマルチプ
ロセッサ装置。 - 【請求項２】 各リセットグループにおける各プロセッ
サは、リセット動作が行われた時にプロセッサ内リセッ
ト完了信号を出力するプロセッサ内リセット完了報告手
段を具備し、 前記グループ内リセット完了報告手段は、当該リセット
グループに属する全てのプロセッサのプロセッサ内リセ
ット完了報告手段から前記プロセッサ内リセット完了信
号が出力されたときに前記リセット完了信号を出力する
ことを特徴とする請求項１に記載のマルチプロセッサ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10031842A JP2908407B1 (ja) | 1998-02-13 | 1998-02-13 | マルチプロセッサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10031842A JP2908407B1 (ja) | 1998-02-13 | 1998-02-13 | マルチプロセッサ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2908407B1 true JP2908407B1 (ja) | 1999-06-21 |
| JPH11232229A JPH11232229A (ja) | 1999-08-27 |
Family
ID=12342317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10031842A Expired - Lifetime JP2908407B1 (ja) | 1998-02-13 | 1998-02-13 | マルチプロセッサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908407B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3640613B2 (ja) * | 2001-01-09 | 2005-04-20 | 株式会社三共 | 遊技機 |
| CA2489506A1 (en) | 2002-06-19 | 2003-12-31 | Palomar Medical Technologies, Inc. | Method and apparatus for treatment of cutaneous and subcutaneous conditions |
| US7856985B2 (en) | 2005-04-22 | 2010-12-28 | Cynosure, Inc. | Method of treatment body tissue using a non-uniform laser beam |
| US7586957B2 (en) | 2006-08-02 | 2009-09-08 | Cynosure, Inc | Picosecond laser apparatus and methods for its operation and use |
| KR102342629B1 (ko) | 2012-04-18 | 2021-12-22 | 싸이노슈어, 엘엘씨 | 피코초 레이저 장치 및 그를 사용한 표적 조직의 치료 방법 |
| EP2973894A2 (en) | 2013-03-15 | 2016-01-20 | Cynosure, Inc. | Picosecond optical radiation systems and methods of use |
| KR102627248B1 (ko) | 2018-02-26 | 2024-01-19 | 싸이노슈어, 엘엘씨 | Q-스위치드 캐비티 덤핑 서브 나노초 레이저 |
-
1998
- 1998-02-13 JP JP10031842A patent/JP2908407B1/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11232229A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0186006B1 (en) | Multiprocessor system | |
| KR890007157A (ko) | 데이타 프로세서 | |
| JP2908407B1 (ja) | マルチプロセッサ装置 | |
| KR100852885B1 (ko) | 슬레이브 장치의 소모 전류 제어 회로 및 그 방법, 및아이투씨 인터페이스 회로 | |
| US10763829B2 (en) | Counter circuitry and method | |
| CN110543224B (zh) | 一种主从mcu内外多重监视定时器协同复位的系统及方法 | |
| US8307126B2 (en) | Output pin expansion using shift register receiving data bit each software counted clock for parallel output strobe | |
| US6715091B1 (en) | System for rearranging plurality of memory storage elements in a computer process to different configuration upon entry into a low power mode of operation | |
| JP2006018665A (ja) | 電源安定化制御装置 | |
| CN114527829B (zh) | 时钟门控电路、芯片和电子设备 | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| JP2005267255A (ja) | クロックオートストップ制御装置およびこの制御装置を有する電子機器又は画像処理装置 | |
| US6873332B2 (en) | Microcomputer having OSD circuit, and bus control device and method | |
| JP2970707B2 (ja) | 時間スイッチメモリ監視方式 | |
| JP3218152B2 (ja) | パワーダウン制御方式 | |
| US20020004869A1 (en) | Interruption signal generating apparatus | |
| SU1275455A2 (ru) | Устройство дл управлени выводом данных в старт-стопном режиме | |
| JP2000215661A (ja) | メモリ制御装置 | |
| JPS5922148A (ja) | 診断方式 | |
| JPH11282788A (ja) | バスシステムにおける種々のユニットを特徴付けるためのデ―タの生成装置および方法 | |
| CN116524981A (zh) | 测试系统以及测试方法 | |
| TW202329140A (zh) | 測試系統以及測試方法 | |
| JPH0132136Y2 (ja) | ||
| JPS6061816A (ja) | 電源制御回路方式 | |
| JPH0743930B2 (ja) | リフレツシユ制御回路 |