TW202329140A - 測試系統以及測試方法 - Google Patents

測試系統以及測試方法 Download PDF

Info

Publication number
TW202329140A
TW202329140A TW111101719A TW111101719A TW202329140A TW 202329140 A TW202329140 A TW 202329140A TW 111101719 A TW111101719 A TW 111101719A TW 111101719 A TW111101719 A TW 111101719A TW 202329140 A TW202329140 A TW 202329140A
Authority
TW
Taiwan
Prior art keywords
circuit
read
memory
offset
time point
Prior art date
Application number
TW111101719A
Other languages
English (en)
Other versions
TWI792864B (zh
Inventor
林士傑
林盛霖
鄧力瑋
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111101719A priority Critical patent/TWI792864B/zh
Priority to US17/814,232 priority patent/US20230230652A1/en
Application granted granted Critical
Publication of TWI792864B publication Critical patent/TWI792864B/zh
Publication of TW202329140A publication Critical patent/TW202329140A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Abstract

一種測試系統包含複數記憶體電路以及一測試電路。測試電路耦接該些記憶體電路。測試電路用以對該些記憶體電路執行一讀寫操作，且該些記憶體電路的各者具有對應於讀寫操作的一讀寫起始時間點。測試電路更用以控制該些記憶體電路的該些讀寫起始時間點為彼此相異。

Description

測試系統以及測試方法
本揭示中是有關於一種測試技術。特別關於一種用以測試記憶體電路的測試系統以及測試方法。
隨著科技的發展，電子裝置中記憶體數量越來越多。然而，基於製程或其他因素，記憶體可能會存在缺陷。在一些相關技術中，可利用測試電路對記憶體進行測試以確認記憶體是否存在缺陷。
本揭示之一些實施方式是關於一種測試系統。測試系統包含複數記憶體電路以及一測試電路。測試電路耦接該些記憶體電路。測試電路用以對該些記憶體電路執行一讀寫操作，且該些記憶體電路的各者具有對應於讀寫操作的一讀寫起始時間點。測試電路更用以控制該些記憶體電路的該些讀寫起始時間點為彼此相異。
本揭示之一些實施方式是關於一種測試方法。測試方法包含以下操作：藉由一測試電路對複數記憶體電路執行一讀寫操作，其中該些記憶體電路的各者具有對應於讀寫操作的一讀寫起始時間點；以及藉由測試電路控制該些記憶體電路的該些讀寫起始時間點為彼此相異。
綜上所述，在本揭示中，是利用單一個測試電路對多個記憶體電路進行測試，且測試電路可錯開該些記憶體電路的讀寫起始時間點。據此，本揭示可在不(或少量)增加測試電路所占據的電路面積且不增加測試時間的情況下，避免瞬間壓降過大，以確保電路可正常運作。
在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的測試系統100的示意圖。
以第1圖示例而言，測試系統100包含記憶體電路M1-M3以及測試電路120。測試電路120耦接至記憶體電路M1-M3。在一些實施例中，測試電路120是利用記憶體自我測試(Memory Built-in Self Test，MBIST)電路實現，且與記憶體電路M1-M3整合於單一個晶片上。
在一些實施例中，該些記憶體電路M1-M3的儲存容量為彼此相異。在一些其他的實施例中，該些記憶體電路M1-M3的儲存容量並非彼此相異。
為了易於理解，以下將以該些記憶體電路M1-M3的儲存容量是彼此相異為例進行說明，但本揭示不以此為限。以第1圖示例而言，記憶體電路M1具有Q個條目(entry)，記憶體電路M2具有P個條目，且記憶體電路M2具有N個條目，其中Q、P、N為正整數，Q大於P且P大於N。換句話說，記憶體電路M1的儲存容量大於記憶體電路M2的儲存容量，且記憶體電路M2的儲存容量大於記憶體電路M3的儲存容量。
於此特別說明的是，第1圖中記憶體電路的數量僅為示例，各種適用的數量皆在本揭示的範圍中。
測試電路120可理解為一種記憶體存取控制器，用以對記憶體電路M1-M3執行一讀寫操作，以對記憶體電路M1-M3進行測試。而針對此同一個讀寫操作，各記憶體電路M1-M3中所有條目皆會被讀取或被寫入。也就是說，針對同一個讀寫操作，具有最多條目的記憶體電路M1(儲存容量最大)的總工作時間區間會最長，而具有最少條目的記憶體電路M3(儲存容量最小)的總工作時間區間會最短。
一併參考第1圖以及第2圖。第2圖是依照本揭示一些實施例所繪示的第1圖中的測試系統100的時序圖。測試電路120可基於時脈訊號CLK控制記憶體電路M1-M3的讀寫起始時間點ST1-ST3為彼此相異。以第2圖示例而言，針對同一個讀寫操作，測試電路120可基於時脈訊號CLK控制記憶體電路M1於讀寫起始時間點ST1執行讀寫操作，基於時脈訊號CLK控制記憶體電路M2於讀寫起始時間點ST2執行讀寫操作，且基於時脈訊號CLK控制記憶體電路M3於讀寫起始時間點ST3執行讀寫操作。
以第1圖示例而言，測試電路120可包含致能訊號產生電路121、位址產生電路122、偏移電路123以及偏移電路124。
致能訊號產生電路121用以產生且輸出致能訊號EN1-EN3。致能訊號EN1-EN3主要用以致能或禁能記憶體電路M1-M3。位址產生電路122則用以產生且輸出位址訊號AD。位址訊號AD主要用以決定要對記憶體電路M1-M3中的哪個條目執行讀寫操作。
在第1圖中，致能訊號產生電路121以及位址產生電路122耦接記憶體電路M1。記憶體電路M1可接收來自致能訊號產生電路121的致能訊號EN1以及來自位址產生電路122的位址訊號AD。據此，若致能訊號EN1於讀寫起始時間點ST1具有致能位準，記憶體電路M1可依據致能訊號EN1以及位址訊號AD於讀寫起始時間點ST1被執行讀寫操作。
另一方面，致能訊號產生電路121以及位址產生電路122耦接偏移電路123，且偏移電路123耦接記憶體電路M2。偏移電路123可接收來自致能訊號產生電路121的致能訊號EN2以及來自位址產生電路122的位址訊號AD。接著，偏移電路123可依據致能訊號EN2以及位址訊號AD產生偏移訊號DS1。而記憶體電路M2可依據偏移訊號DS1於讀寫起始時間點ST2被執行讀寫操作。
在一些實施例中，偏移電路123可包含一比較器。此比較器可對位址訊號AD所攜帶的位址值與第一偏移值 (例如：256)進行比較。位址訊號AD所攜帶的位址值可從初始位址值(例如：0)開始往下計數。當位址訊號AD所攜帶的當前位址值(例如：256)等於第一偏移值時(例如：時間點ST2)，致能訊號EN2具有致能位準。此時，偏移電路123可產生偏移訊號DS1以於讀寫起始時間點ST2致能記憶體電路M2且依據當前位址值與第一偏移值的差值(例如：256-256=0)決定要對記憶體電路M2中的哪個條目(例如：條目0)執行讀寫操作。
相似地，致能訊號產生電路121以及位址產生電路122耦接偏移電路124，且偏移電路124耦接記憶體電路M3。偏移電路124可接收來自致能訊號產生電路121的致能訊號EN3以及來自位址產生電路122的位址訊號AD。接著，偏移電路124可依據致能訊號EN3以及位址訊號AD產生偏移訊號DS2。而記憶體電路M3可依據偏移訊號DS2於讀寫起始時間點ST3被執行讀寫操作。
相似地，在一些實施例中，偏移電路124可包含一比較器。此比較器可對位址訊號AD所攜帶的位址值與第二偏移值(例如：128)進行比較。如前所述，位址訊號AD所攜帶的位址值可從初始位址值(例如：0)開始往下計數。當位址訊號AD所攜帶的當前位址值(例如：128)等於第二偏移值時(例如：時間點ST3)，致能訊號EN3具有致能位準。此時，偏移電路124可產生偏移訊號DS2以於讀寫起始時間點ST3致能記憶體電路M3且依據當前位址值與第二偏移值的差值(例如：128-128=0)決定要對記憶體電路M3中的哪個條目(例如：條目0)執行讀寫操作。
以第2圖示例而言，讀寫起始時間點ST1早於讀寫起始時間點ST3，且讀寫起始時間點ST3早於讀寫起始時間點ST2。也就是說，具有最大儲存容量的記憶體電路M1的讀寫起始時間點ST1為最早。而讀寫起始時間點ST3與讀寫起始時間點ST1之間具有第一延遲時間區間(以網點標記)，且讀寫起始時間點ST2與讀寫起始時間點ST1之間具有第二延遲時間區間(亦以網點標記)，且第二延遲時間區間長於第一延遲時間區間。於此特別說明的是，雖然在第2圖中讀寫起始時間點ST3早於讀寫起始時間點ST2，但本揭示不以此為限。在一些其他的實施例中，讀寫起始時間點ST3亦可晚於讀寫起始時間點ST2。
一記憶體電路的讀寫起始時間點與其讀寫結束時間點之間的時間區間(工作時間區間)正相關於該記憶體電路的儲存容量。以第2圖示例而言，由於記憶體電路M1的儲存容量最大，因此記憶體電路M1的讀寫起始時間點ST1與其讀寫結束時間點ET1之間所涵蓋的時間區間最長。由於記憶體電路M3的儲存容量最小，因此記憶體電路M3的讀寫起始時間點ST3與其讀寫結束時間點ET3之間所涵蓋的時間區間最短。
在一些實施例中，測試電路120可控制記憶體電路M2的讀寫結束時間點ET2以及記憶體電路M3的讀寫結束時間點ET3不晚於(相同於或早於)具有最大儲存容量的記憶體電路M1的讀寫結束時間點ET1。據此，可避免花費額外的測試時間。在第2圖的例子中，測試電路120控制記憶體電路M1的讀寫結束時間點ET1、記憶體電路M2的讀寫結束時間點ET2以及記憶體電路M3的讀寫結束時間點ET3為彼此相異。
在一些實施例中，一記憶體電路的禁能時間點為該記憶體電路的讀寫結束時間點。以第1圖以及第2圖示例而言，致能訊號EN1可於讀寫結束時間點ET1具有禁能位準以禁能記憶體電路M1。致能訊號EN2可於讀寫結束時間點ET2具有禁能位準以使對應產生出來的偏移訊號DS1可用以禁能記憶體電路M2。致能訊號EN3可於讀寫結束時間點ET3具有禁能位準以使對應產生出來的偏移訊號DS2可用以禁能記憶體電路M3。據此，可達到省電的功效。
在一些其他的實施例中，所有記憶體電路M1-M3的禁能時間點為具有最大儲存容量的記憶體電路M1的讀寫結束時間點。也就是說，致能訊號EN1-EN3皆於讀寫結束時間點ET1才具有禁能位準以禁能記憶體電路M1-M3。而記憶體電路M2的讀寫結束時間點ET2與記憶體電路M1的讀寫結束時間點ET1之間為記憶體電路M2的閒置期間，且記憶體電路M3的讀寫結束時間點ET3與記憶體電路M1的讀寫結束時間點ET1之間為記憶體電路M3的閒置期間。
在一些相關技術中，為了節省記憶體測試電路所占據的電路面積，會利用單一個測試電路對多個記憶體電路進行測試。在這個情況下，當測試開始(自閒置狀態轉為測試狀態的過程)，將會產生極大的電流。此極大的電流會造成供電不足，使得瞬間壓降過大進而造成電路失效。
在一些相關技術中，為了避免瞬間壓降過大，會利用多個測試電路分別對多個記憶體電路進行測試。然而，這會提高測試電路所占據的電路面積進而增大整個晶片的尺寸。在另外一些相關技術中，為了避免瞬間壓降過大，會將該些記憶體電路分為多組以分時進行測試。然而，這會使得測試時間增加。
相較於上述該些相關技術，在本揭示中，是利用單一個測試電路120對多個記憶體電路M1-M3進行測試，且測試電路120可錯開記憶體電路M1-M3的讀寫起始時間點ST1-ST3。據此，本揭示可在不增加測試電路所占據的電路面積且不增加測試時間的情況下，避免極大電流所造成的過大瞬間壓降，進而確保電路可正常運作。當記憶體電路M1-M3的工作時間區間重疊越少，避免極大電流的效果越佳。
參考第3圖。第3圖是依照本揭示一些實施例所繪示的偏移值產生電路300的示意圖。在一些實施例中，第1圖的延遲電路123或124可更包含偏移值產生電路300，而偏移值產生電路300可用以產生前述的第一偏移值(第3圖中以OF1標示)或第二偏移值(第3圖中以OF2標示)。
以第3圖示例而言，偏移電路300包含多工器310以及暫存器320。多工器310包含多個輸入端。多工器310的其中一個輸入端耦接暫存器320，且多工器310的其他輸入端分別用以接收候選偏移值OFFSET1、候選偏移值OFFSET2以及候選偏移值OFFSET3。暫存器320可基於系統需求或應用場景且依據一使用者操作或來自一控制電路的一命令產生候選偏移值OFFSET4。
而多工器310可依據選擇訊號SS自候選偏移值OFFSET1、候選偏移值OFFSET2、候選偏移值OFFSET3以及候選偏移值OFFSET4中輸出其中一者以產生前述的第一偏移值OF1或第二偏移值OF2。選擇訊號SS可基於系統需求或應用場景且依據一使用者操作或來自一控制電路的一命令而產生。接著，如前所述，延遲電路123或124可進一步依據第一偏移值OF1或第二偏移值OF2產生偏移訊號DS1或DS2。
由於候選偏移值OFFSET4或選擇訊號SS可基於系統需求或應用場景調整，因此此架構具有更大的應用彈性且可適用於更多的使用環境。
於此特別說明的是，第3圖中候選偏移值或暫存器的數量僅為示例，各種適用的數量皆在本揭示的範圍中。
參考第4圖。第4圖是依照本揭示一些實施例所繪示的測試方法400的流程圖。以第4圖示例而言，測試方法400包含操作S410以及操作S420。
在一些實施例中，測試方法400可應用於第1圖中的測試系統100，但本揭示不以此為限。然而，為了易於瞭解的目的，測試方法400將搭配第1圖中的測試系統100進行描述。
在操作S410中，藉由測試電路120對記憶體電路M1-M3執行一讀寫操作。記憶體電路M1-M3的各者具有對應於此讀寫操作的一讀寫起始時間點。以第2圖示例而言，記憶體電路M1對應讀寫起始時間點ST1，記憶體電路M2對應讀寫起始時間點ST2，且記憶體電路M3對應讀寫起始時間點ST3。
在操作S420中，藉由測試電路120控制記憶體電路M1-M3的讀寫起始時間點ST1-ST3為彼此相異。在一些實施例中，具有最大儲存容量的記憶體電路M1的讀寫起始時間點ST1為最早，而其他記憶體電路M2-M3的讀寫起始時間點ST2-ST3則晚於讀寫起始時間點ST1。
綜上所述，在本揭示中，是利用單一個測試電路對多個記憶體電路進行測試，且測試電路可錯開該些記憶體電路的讀寫起始時間點。據此，本揭示可在不(或少量)增加測試電路所占據的電路面積且不增加測試時間的情況下，避免瞬間壓降過大，以確保電路可正常運作。
雖然本揭示已以實施方式揭示如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100:測試系統 120:測試電路 121:致能訊號產生電路 122:位址產生電路 123,124:偏移電路 300:偏移電路 310:多工器 320:暫存器 400:測試方法 M1,M2,M3:記憶體電路 ST1,ST2,ST3:讀寫起始時間點 ET1,ET2,ET3:讀寫結束時間點 CLK:時脈訊號 EN1,EN2,EN3:致能訊號 AD:位址訊號 DS1,DS2:偏移訊號 OFFSET1, OFFSET2, OFFSET3, OFFSET4:候選偏移值 OF1,OF2:偏移值 SS:選擇訊號 S410,S420:操作
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下： 第1圖是依照本揭示一些實施例所繪示的一測試系統的示意圖； 第2圖是依照本揭示一些實施例所繪示的第1圖中的測試系統的時序圖； 第3圖是依照本揭示一些實施例所繪示的一偏移電路的示意圖；以及 第4圖是依照本揭示一些實施例所繪示的測試方法的流程圖。
100:測試系統
120:測試電路
121:致能訊號產生電路
122:位址產生電路
123,124:偏移電路
M1,M2,M3:記憶體電路
EN1,EN2,EN3:致能訊號
AD:位址訊號
DS1,DS2:偏移訊號

Claims (10)

  1. 一種測試系統，包含： 複數記憶體電路；以及 一測試電路，耦接該些記憶體電路，其中該測試電路用以對該些記憶體電路執行一讀寫操作，且該些記憶體電路的各者具有對應於該讀寫操作的一讀寫起始時間點， 其中該測試電路更用以控制該些記憶體電路的該些讀寫起始時間點為彼此相異。
  2. 如請求項1所述的測試系統，其中該些記憶體電路包含一第一記憶體電路以及一第二記憶體電路，其中該第一記憶體電路的一儲存容量大於該第二記憶體電路的一儲存容量，且該第一記憶體電路的該讀寫起始時間點早於該第二記憶體電路的該讀寫起始時間點。
  3. 如請求項2所述的測試系統，其中該第二記憶體電路對應於該讀寫操作的一讀寫結束時間點相同於或早於該第一記憶體電路對應於該讀寫操作的一讀寫結束時間點。
  4. 如請求項2所述的測試系統，其中該測試電路包含： 一致能訊號產生電路，用以產生一第一致能訊號以及一第二致能訊號； 一位址產生電路，用以產生一位址訊號；以及 一第一偏移電路，用以依據該第二致能訊號以及該位址訊號產生一第一偏移訊號， 其中該第一記憶體電路依據該第一致能訊號以及該位址訊號被執行該讀寫操作， 其中該第二記憶體電路依據該第一偏移訊號被執行該讀寫操作。
  5. 如請求項4所述的測試系統，其中該第一偏移電路用以比較該位址訊號所攜帶的一位址值與一偏移值，其中當該位址值等於該偏移值時，該第一偏移電路依據該第二致能訊號以及該位址訊號產生該第一偏移訊號以對該第二記憶體電路執行該讀寫操作。
  6. 如請求項5所述的測試系統，其中該第一偏移電路包含： 一多工器，用以接收複數候選偏移值，且依據一選擇訊號自該些候選偏移值中輸出其中一者，以作為該偏移值；以及 一暫存器，耦接該多工器，其中該暫存器用以產生該些候選偏移值中的一者。
  7. 如請求項4所述的測試系統，其中該第二記憶體電路具有對應於該讀寫操作的一讀寫結束時間點，且該第二致能訊號於該第二記憶體電路的該讀寫結束時間點具有一禁能位準。
  8. 如請求項4所述的測試系統，其中該第一記憶體電路具有對應於該讀寫操作的一讀寫結束時間點，且該第二致能訊號於該第一記憶體電路的該讀寫結束時間點具有一禁能位準。
  9. 如請求項4所述的測試系統，其中該些記憶體電路更包含一第三記憶體電路，其中該致能訊號產生電路更用以產生一第三致能訊號，其中該測試電路更包含： 一第二偏移電路，用以依據該第三致能訊號以及該位址訊號產生一第二偏移訊號， 其中該第三記憶體電路依據該第二偏移訊號被執行該讀寫操作。
  10. 一種測試方法，包含： 藉由一測試電路對複數記憶體電路執行一讀寫操作，其中該些記憶體電路的各者具有對應於該讀寫操作的一讀寫起始時間點；以及 藉由該測試電路控制該些記憶體電路的該些讀寫起始時間點為彼此相異。
TW111101719A 2022-01-14 2022-01-14 測試系統以及測試方法 TWI792864B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111101719A TWI792864B (zh) 2022-01-14 2022-01-14 測試系統以及測試方法
US17/814,232 US20230230652A1 (en) 2022-01-14 2022-07-22 Testing system and testing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111101719A TWI792864B (zh) 2022-01-14 2022-01-14 測試系統以及測試方法

Publications (2)

Publication Number Publication Date
TWI792864B TWI792864B (zh) 2023-02-11
TW202329140A true TW202329140A (zh) 2023-07-16

Family

ID=86689109

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111101719A TWI792864B (zh) 2022-01-14 2022-01-14 測試系統以及測試方法

Country Status (2)

Country Link
US (1) US20230230652A1 (zh)
TW (1) TWI792864B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069337A (ko) * 1998-02-06 1999-09-06 윤종용 복합 반도체 메모리장치의자기 테스트 회로 및 이를 이용한 자기 테스트 방법
JP3883092B2 (ja) * 1999-07-06 2007-02-21 富士通株式会社 記録媒体及び情報記憶装置
JP3783152B2 (ja) * 1999-08-16 2006-06-07 Ｎｅｃエレクトロニクス株式会社 多値不揮発性半導体メモリ
KR100501779B1 (ko) * 2000-12-08 2005-07-20 후지쯔 가부시끼가이샤 메모리 회로 시험 시스템, 반도체 장치 및 메모리 시험 방법
US20050080581A1 (en) * 2003-09-22 2005-04-14 David Zimmerman Built-in self test for memory interconnect testing
US7222274B2 (en) * 2004-02-25 2007-05-22 International Business Machines Corporation Testing and repair methodology for memories having redundancy
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US20070115960A1 (en) * 2005-11-04 2007-05-24 Mediatek Inc. De-interleaver for data decoding
JP2007294015A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路、及びｂｉｓｔ回路設計方法
TWI301270B (en) * 2006-06-30 2008-09-21 Winbond Electronics Corp Semiconductor memory and circuit and method of decoding address for the same
JP4328796B2 (ja) * 2006-10-31 2009-09-09 エルピーダメモリ株式会社 半導体記憶装置及びその書き込み制御方法
US11495281B2 (en) * 2020-03-30 2022-11-08 Micron Technology, Inc. Write interamble counter

Also Published As

Publication number Publication date
US20230230652A1 (en) 2023-07-20
TWI792864B (zh) 2023-02-11

Similar Documents

Publication Publication Date Title
TWI805543B (zh) 泛用型串列匯流排電力傳輸裝置以及包含該裝置的行動裝置及裝置
JP2020017133A (ja) ストレージ装置及び制御方法
US20070038795A1 (en) Asynchronous bus interface and processing method thereof
CN114417758B (zh) 基于数据比较进行时钟门控的触发单元
TWI740757B (zh) 半導體裝置
US7533275B2 (en) Data processing apparatus and memory card using the same
US9557787B2 (en) Data processor and data processing system
JP2019160238A (ja) メモリインタフェース及びメモリシステム
US7007181B2 (en) Microcontroller
TWI792864B (zh) 測試系統以及測試方法
US8751694B2 (en) Data transfer operation completion detection circuit and semiconductor memory device provided therewith
KR20090103611A (ko) 전력 조절 집적 회로를 포함하는 반도체 장치
US7876641B2 (en) Semiconductor integrated circuit
US9479151B2 (en) Apparatuses and methods for controlling delay circuits during an idle state to reduce degradation of an electrical characteristic
TWI747688B (zh) 半導體裝置
US11404134B2 (en) Memory device test circuit and memory device test method
JP2005234935A (ja) 情報記憶装置
CN116524981A (zh) 测试系统以及测试方法
KR19990023975A (ko) 버스트 모드형 반도체 메모리장치
US6411564B2 (en) Semiconductor memory device and synchronous memory
JP2001243797A (ja) 半導体装置及びその試験方法
US6194926B1 (en) Operation timing controllable system
JP2004294117A (ja) 温度検出回路および記憶装置
KR100665905B1 (ko) 데이터 입력/출력 라인을 충전 또는 방전하는 래치를구비하는 메모리 장치
CN114360613A (zh) 一种控制电路电压的方法及装置