KR20090103611A - 전력 조절 집적 회로를 포함하는 반도체 장치 - Google Patents

전력 조절 집적 회로를 포함하는 반도체 장치

Info

Publication number
KR20090103611A
KR20090103611A KR1020080029328A KR20080029328A KR20090103611A KR 20090103611 A KR20090103611 A KR 20090103611A KR 1020080029328 A KR1020080029328 A KR 1020080029328A KR 20080029328 A KR20080029328 A KR 20080029328A KR 20090103611 A KR20090103611 A KR 20090103611A
Authority
KR
South Korea
Prior art keywords
voltage
integrated circuit
clock
signal
application processor
Prior art date
Application number
KR1020080029328A
Other languages
English (en)
Other versions
KR101452958B1 (ko
Inventor
김동준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080029328A priority Critical patent/KR101452958B1/ko
Priority to US12/408,201 priority patent/US8135968B2/en
Publication of KR20090103611A publication Critical patent/KR20090103611A/ko
Application granted granted Critical
Publication of KR101452958B1 publication Critical patent/KR101452958B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Abstract

본 발명의 일 실시예에 따른 반도체 장치는 응용 프로세서 및 전압 조절 집적 회로를 구비한다. 응용 프로세서는 동작 클럭 신호에 대한 정보인 클럭 정보를 출력한다. 전압 조절 집적 회로는 상기 클럭 정보를 전송받고, 그에 응답하여 상기 정보에 대응되는 전압 레벨 값을 갖는 코어 전압을 생성 및 출력한다. 상기 동작 클럭 신호는 상기 응용 프로세서의 내부적에 구비되는 코어 회로의 동작을 위해 공급되는 클럭 신호로, 변화하는 주파수 값을 갖는 신호이다. 본 발명의 일 실시예에 따른 전력 조절 집적 회로를 포함하는 반도체 장치는 동작 클럭 신호의 주파수 변화에 따라서 즉각적이고 유연하게 코어 전압을 변경시킬 수 있다.

Description

전력 조절 집적 회로를 포함하는 반도체 장치{Semiconductor apparatus having a Power Management Integrated Circuit}
본 발명은 전력 조절 집적 회로를 포함하는 반도체 장치에 관한 것으로, 특히 동작 클럭 신호의 주파수 변화에 따라서 즉각적이고 유연하게 코어 전압을 변경시킬 수 있는 전력 조절 집적 회로를 포함하는 반도체 장치에 관한 것이다.
도 1은 응용 프로세서에 있어서, 클럭 주파수 변화에 따른 공급 전압의 변화를 나타내는 그래프이다.
핸드폰, 네비게이션, PMP(Portable Multimedia Player) 등을 포함하는 모바일 시스템(mobile)은, 내부적으로 여러 개의 전력 조절 집적 회로(PMIC: Power Management Integrated Circuit)를 구비한다.
전력 조절 집적 회로(PMIC)는 모바일 시스템에 전력(power)을 인가하는 역할을 한다. 모바일 시스템은 코어 회로를 포함할 수 있으며, 코어 회로에서 필요한 전력은 전력 조절 집적 회로(PMIC)가 공급하게 된다.
코어 회로의 동작 주파수(operation frequency)가 변화하게 되면, 상기 동작 주파수 변화에 따라서 공급 전압도 바꾸어야할 필요가 있다. 코어 회로의 동작 주파수가 변화하는데도 불구하고, 동작 전압을 변화시키지 않으면 전력 소모를 줄일 수 없기 때문이다. 예를 들어, 동작 주파수가 감소하면, 그에 따라서 감소된 동작 전압을 인가시키면 된다. 동작 주파수가 감소하였는데도 불구하고, 동작 전압을 감소시키지 않으면, 전류 소모(또는, 전력 소모)를 줄일 수 없는 것이다.
도 1을 참조하면, 코어 클럭 레벨의 변화가 도시되어 있다. 여기서, '코어 클럭 레벨'이란, 응용 프로세서(AP: Application Processor) 내에 구비되는 코어 회로(또는 코어 블록(core block))의 동작을 위하여 공급되는 클럭 신호의 동작 주파수 레벨을 뜻한다. 120 곡선은 응용 프로세서 내에 구비되는 코어 회로에 공급되는 동작 전압(Operation Voltage)을 나타낸다.
코어 클럭 레벨이 0부터 t1 시점까지의 제1 구간(112) 동안에는 600MHz이고, t1 시점부터 t2 시점까지의 제2 구간(114) 동안에는 200MHz가 된다. 그리고, t2 시점 이후부터의 제3 구간(116) 동안에 코어 클럭 레벨은 600MHz 이다. 즉, 코어 클럭 레벨은, t1 시점을 기준으로 600MHz에서 200MHz로 변화되고, t2 시점을 기준으로 200MHz에서 600MHz로 변화된다.
클럭 신호의 동작 주파수 레벨(코어 클럭 레벨)이 600MHz일 때 필요한 동작 전압은 1.1 V이고, 200MHz 일 때 필요한 동작 전압은 0.9V라고 하자.
모바일 시스템이 전력 소모 절약을 위하여 이상적으로 동작하는 경우를 고려하면, 동작 전압(Operation Voltage)(120)은 t1 시점을 기준으로 1.1V에서 0.9V로 변화하여야 한다. 그리고, t2 시점을 기준으로, 동작 전압(120)은 0.9V에서 1.1V로 변화하여야 한다.
코어 클럭 레벨이 200MHz인 구간(t1~t2)이 1ms인 경우, 동작 전압 또한 t1 시점부터 t2 시점까지의 1ms 동안에만 0.9V 값이 되어야 하는 것이다.
도 2a는 종래의 응용 프로세서 및 전압 조절 집적 회로를 구비하는 반도체 장치를 나타내는 도면이다.
도 2a를 참조하면, 반도체 장치(200)는 응용 프로세서(210) 및 전압 조절 집적 회로(220)를 구비한다. 그리고, 응용 프로세서(210)는 내부적으로 인터페이스(interface)(212)를 구비한다.
도시된 응용 프로세서(210)는 모바일 시스템에서 필요로 하는 모든 응용 프로세서들이 될 수 있다. 응용 프로세서의 정의 및 종류 등은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어서 자명한 것이므로, 상세한 설명은 생략하도록 한다.
응용 프로세서(210)의 내부에 구비되는 인터페이스(212)의 종류로는 IIC(Inter Integrated Circuit)(또는 I2C라고도 함), SPI(Serial Peripheral Interface), GPIO(General Purpose Input/Output) 등이 있다.
응용 프로세서(210)는 IIC, SPI, 또는 GPIO 등으로 이루어지는 인터페이스(212)를 통하여 전압 조절 집적 회로(220)의 전압 레벨 값을 제어(control)한다. 여기서, IIC, SPI, 또는 GPIO 등으로 이루어지는 인터페이스는 특정 동작(예를 들어, 전압 레벨 값을 변경하여 설정하는 동작)을 수행하는데 있어서, 소프트웨어적인 제어(software control)를 추가로 필요로 한다.
전압 조절 집적 회로(220)는 응용 프로세서(210)의 제어에 응답하여, 코어 클럭 레벨의 변화에 상응하여 변경된 전압 레벨 값을 갖는 전압을 발생시킨다.
응용 프로세서(210)의 동작 주파수가 변화하게 되면, 인터페이스(212)는 동작 주파수 변화에 맞춰서 동작 전압 값을 새로이 설정한다. 그리고, 새로이 설정된 동작 전압 값을 전압 조절 집적 회로(220)로 전송한다. 여기서, 새로이 설정된 동작 전압 값의 전송은 214 신호선을 통하여 이루어진다. 214 신호선은 인터페이스(212)와 전압 조절 집적 회로(220)를 연결하는 신호선으로, 동작 전압의 전압 레벨 값을 전송하기 위한 신호선이 되다.
전압 조절 집적 회로(220)는 인터페이스(212)로부터 전송받은 동작 전압의 전압 레벨 값에 응답하여, 상기 전압 레벨 값을 갖는 동작 전압을 생성 및 출력한다. 216 신호선은, 전압 조절 집적 회로(220)에서 생성된 동작 전압을 응용 프로세서(210)로 전송하는데 필요한 전압 공급 신호선이 된다.
여기서, 인터페이스(212)가 동작 전압의 전압 레벨 값을 변경하여 설정하는데 에는 일정 시간이 소요되게 된다. 이하에서는, (인터페이스가 동작 전압의 전압 레벨을 변경 설정하는데 일정 시간이 소요됨에 따라서), 클럭 주파수 변화에 따른 공급 전압의 변화를 도 2b를 참조하여 설명하도록 한다.
도 2b는 도 2a의 응용 프로세서에 있어서, 클럭 주파수 변화에 따른 공급 전압의 변화를 나타내는 그래프이다.
도 2b를 참조하면, 252, 254, 및 256 구간은 각각 코어 클럭 레벨이 600MHz, 200MHz, 및 600MHz 인 구간을 나타낸다.
도 1에서 설명하였던 바와 같이 모바일 시스템이 전력 소모 절약을 위하여 이상적으로 동작하는 경우, 동작 전압은 260 곡선에서와 같이 변화한다.
그러나, 종래의 반도체 장치는 전술한 인터페이스(212)의 소프트웨어적 제어 동작으로 인하여, 코어 클럭 레벨이 변화하여도 동작 전압을 즉각적으로 변화시키지 못한다. 즉, 인터페이스 장치의 소프트웨어적 제어 동작(코어 클럭 레벨 변화에 따라서, 새롭게 동작 전압의 전압 레벨 값을 설정하고, 설정된 값을 전압 조절 집적 회로(220)로 전송하는 동작)에는 소정 시간이 소요되게 된다.
도 2b를 참조하면, t11 시점에서 코어 클럭 레벨(250)이 600MHz에서 200MHz로 변화하였다. 그러나, 동작 전압은 t11 시점을 기준으로 200us가 지난 후인 t11 시점에서 변화하게 된다. 따라서, t11 시점에서 t13 시점 구간동안에는 0.9V의 동작 전압만이 공급되면 족하나, 종래의 반도체 장치에서는 1.1V의 동작 전압이 공급되게 되어 t11 시점부터 t13시점 동안에 불필요한 전력 소모가 발생하게 된다.
또한, 종래의 반도체 장치에서는 코어 클럭 레벨이 200MHz에서 600MHz로 변화하는 시점(t12) 이전에, 동작 전압(260)을 0.9V에서 다시 1.1V로 변화시켜야 한다. 종래의 반도체 장치에서는, t12 시점 이후에(코어 클럭 레벨이 600MHz가 되는 시점 이전에) 0.9V의 전압이 공급되는 것을 방지하기 위하여, t12 시점 이전에 공급 전압 값을 0.9V에서 1.1V로 승압하게 된다. 즉, t12 시점에 앞서서 t14 시점에서 공급 전압 값이 0.9V에서 1.1V로 변화되는 것이다. 그에 따라서, t14 시점부터 t12시점 동안에 불필요한 전력 소모가 발생하게 된다.
본 발명이 이루고자 하는 기술적 과제는 동작 클럭 신호의 주파수 변화에 따라서 즉각적이고 유연하게 코어 전압을 변경시킬 수 있는 전력 조절 집적 회로를 포함하는 반도체 장치를 제공하는데 있다.
본 발명의 일 실시예에 따른 반도체 장치는 응용 프로세서 및 전압 조절 집적 회로를 구비한다.
응용 프로세서는 동작 클럭 신호에 대한 정보인 클럭 정보를 출력한다.
전압 조절 집적 회로는 상기 클럭 정보를 전송받고, 그에 응답하여 상기 정보에 대응되는 전압 레벨 값을 갖는 코어 전압을 생성 및 출력한다.
상기 동작 클럭 신호는 상기 응용 프로세서의 내부적에 구비되는 코어 회로의 동작을 위해 공급되는 클럭 신호로, 변화하는 주파수 값을 갖는 신호이다.
바람직하게, 상기 클럭 정보는 상기 동작 클럭 신호 자체, 또는 상기 동작 클럭 신호의 주파수 또는 주기 값을 포함 정보 신호일 수 있다.
바람직하게, 상기 전력 조절 집적 회로는 상기 클럭 정보를 전송받고, 그에 응답하여 먹스 선택 신호를 발생시키는 클럭 정보 감지 회로, 및 상기 먹스 선택 신호에 응답해, 상기 응용 프로세서에서 이용하는 다수개의 전압 레벨 값들 중 어느 하나를 선택하여 상기 코어 전압으로써 생성하는 전압 생성 장치를 구비할 수 있다.
바람직하게, 상기 클럭 정보 감지 회로는 상기 클럭 정보를 이용해 상기 동작 클럭 신호의 주파수 값을 감지하고, 상기 감지된 주파수 값에 상응하는 먹스 선택 신호를 출력한다.
바람직하게, 상기 전압 생성 장치는 선택부 및 전압 발생기를 구비할 수 있다. 선택기는 상기 다수개의 전압 레벨 값들을 저장하고, 상기 먹스 선택 신호에 응답하여 상기 다수개의 전압 레벨 값들 중 어느 하나를 선택하여 출력한다. 전압 발생기는 상기 선택된 전압 레벨 값을 갖는 전압을 생성하여 출력한다.
바람직하게, 상기 선택부는 다수개의 저장 소자들을 포함하며, 상기 다수개의 저장 소자들 각각에 상기 다수개의 전압 레벨 값들을 저장하하는 저장 소자 어레이, 및 상기 먹스 선택 신호에 응답하여, 상기 저장 소자 어레이에 저장되어 있는 다수개의 전압 레벨 값들 중 어느 하나를 선택하여 출력하는 선택 소자를 구비할 수 있다.
바람직하게, 상기 저장 소자들 각각은 레지스터로 이루어질 수 있다.
바람직하게, 상기 선택 소자는 먹스로 이루어질 수 있다.
바람직하게, 상기 응용 프로세서는 상기 다수개의 전압 레벨 값들을 설정하고, 상기 설정된 값들을 상기 저장 소자 어레이로 전송하여 저장시키는 인터페이스 회로를 더 구비할 수 있다.
바람직하게, 상기 응용 프로세서는 상기 동작 클럭 신호를 생성하는 클럭 발생부를 구비할 수 있다.
바람직하게, 상기 클럭 발생부는 위상 동기 루프 회로로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 전력 조절 집적 회로를 포함하는 반도체 장치는 응용 프로세서 및 전압 조절 집적 회로를 구비한다.
응용 프로세서는 동작 클럭 신호에 대한 정보인 클럭 정보를 출력한다.
전압 조절 집적 회로는 상기 클럭 정보에 응답하여 상기 클럭 정보에 대응되는 전압 레벨 값을 갖는 코어 전압을 생성 및 출력한다.
전압 조절 집적 회로는 상기 클럭 정보를 전송 받고, 그에 응답하여 먹스 선택 신호를 발생시키는 클럭 정보 감지 회로, 상기 응용 프로세서에서 이용되는 다수개의 전압 레벨 값들을 저장하고, 상기 먹스 선택 신호에 응답하여 상기 다수개의 전압 레벨 값들 중 어느 하나를 선택하여 출력하는 선택부, 및 상기 선택된 전압 레벨 값에 해당하는 전압을 생성하여 상기 응용 프로세서로 출력하는 전압 생성기를 구비한다.
바람직하게, 상기 동작 클럭 신호는 상기 응용 프로세서의 내부적에 구비되는 코어 회로의 동작을 위해 공급되는 클럭 신호로, 변화하는 주파수 값을 갖는 신호이다.
본 발명의 일 실시예에 따른 전력 조절 집적 회로를 포함하는 반도체 장치는 동작 클럭 신호의 주파수 변화에 따라서 즉각적이고 유연하게 코어 전압을 변경시킬 수 있다. 그에 따라서, 본 발명의 일 실시예에 따른 반도체 장치는 전력 소비를 감소시킬 수 있는 효과가 있다.
도 1은 응용 프로세서에 있어서, 클럭 주파수 변화에 따른 공급 전압의 변화를 나타내는 그래프이다.
도 2a는 종래의 응용 프로세서 및 전압 조절 집적 회로를 구비하는 반도체 장치를 나타내는 도면이다.
도 2b는 도 2a의 응용 프로세서에 있어서, 클럭 주파수 변화에 따른 공급 전압의 변화를 나타내는 그래프이다.
도 3은 본 발명의 일 실시예에 따른 전압 조절 집적 회로를 구비하는 반도체 장치를 나타내는 도면이다.
도 4는 도 3의 반도체 장치를 상세히 나타내는 도면이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 전압 조절 집적 회로를 구비하는 반도체 장치를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(300)는 응용 프로세서(310) 및 전압 조절 집적 회로(330)를 구비한다.
응용 프로세서(310)는 동작 클럭 신호에 대한 정보인 클럭 정보를 출력한다. 여기서, 동작 클럭 신호는 응용 프로세서(310)의 내부적으로 구비되는 코어 회로(core circuit)(또는 코어 블록(core block)이라고 함)의 동작을 위해 공급되는 클럭 신호로, 변화하는 주파수 값을 갖는 신호가 된다. 예를 들어, 코어 블록은, 동작 클럭 신호에 동기화되어 명령어를 전송, 데이터를 기입 또는 독출하는 동작 등을 수행 할 수 있다. 코어 회로 및 응용 프로세서 자체의 정의 내용은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 자명한 것이므로, 상세한 설명은 생략하도록 한다.
그리고, 클럭 정보는 321 신호선을 통하여 전압 조절 집적 회로(330)로 전송될 수 있다.
바람직하게, 클럭 정보는 동작 클럭 신호 자체가 될 수 있다. 또는, 클럭 정보는 동작 클럭 신호의 주파수 또는 주기 값을 포함하는 정보 신호이다.
전압 조절 집적 회로(330)는 클럭 정보를 전송받고, 그에 응답하여 클럭 정보에 대응되는 전압 레벨 값을 갖는 코어 전압을 생성 및 출력한다. 코어 전압은 325 신호선을 통하여, 응용 프로세서(310)(구체적으로, 코어 회로(미도시))로 전송될 수 있다.
응용 프로세서(310)는 내부적으로 인터페이스 회로(312), 및 인터페이스 회로(312)와 전압 조절 집적 회로(330)를 연결하는 신호선(323)을 더 구비할 수 있다. 이하에서는 도 4를 참조하여, 본 발명의 일 실시예에 따른 전력 조절 집적 회로를 포함하는 반도체 장치(300)를 상세히 설명하도록 한다.
도 4는 도 3의 반도체 장치를 상세히 나타내는 도면이다.
도 4를 참조하면, 전력 조절 집적 회로(330)는 클럭 정보 감지 회로(450), 및 전압 생성 장치(460)를 포함할 수 있다.
클럭 정보 감지 회로(450)는 클럭 정보를 전송받고, 그에 응답하여 먹스 선택 신호(S_SEL)를 발생시킨다.
전술한 바와 같이, 클럭 정보는 동작 클럭 신호 자체가 될 수 있다. 또는, 클럭 정보는 동작 클럭 신호의 주파수 또는 주기 값을 포함하는 정보 신호가 될 수 있다. 바람직하게, 클럭 정보 감지 회로(450)는 전송받은 클럭 정보를 이용해 동작 클럭 신호의 주파수를 감지하고, 감지된 주파수 값에 상응하는 먹스 선택 신호를 발생시켜 출력한다.
전압 생성 장치(460)는 먹스 선택 신호(S_SEL)에 응답해, 응용 프로세서(310)에서 이용하는 다수개의 전압 레벨 값들 중 어느 하나를 선택하고, 이를 코어 전압으로써 생성한다.
바람직하게, 전압 생성 장치(460)는 선택부(470) 및 전압 발생기(490)를 구비할 수 있다.
선택부(470)는 다수개의 전압 레벨 값들을 저장하고, 먹스 선택 신호에 응답하여 대수개의 전압 레벨 값들 중 어느 하나를 선택하여 출력한다.
바람직하게, 선택부(470)는 저장 소자 어레이(480) 및 선택 소자(471)를 구비할 수 있다.
저장 소자 어레이(480)는 다수개의 저장 소자들(481, 482, 483)을 포함하며, 상기 다수개의 저장 소자들 각각에 다수개의 전압 레벨 값들을 저장한다. 저장 소자들 각각은 레지스터(register) 등을 포함하는 단위 메모리 장치로 이루어질 수 있다.
선택 소자(471)는 먹스 선택 신호(S_SEL)에 응답하여, 저장 소자 어레이(480)에 저장되어 있는 다수개의 전압 레벨 값들 중 어느 하나를 선택하여 출력한다. 선택 소자(471)는 먹스(MUX: multiplexer)와 같은 단순 선택 소자로 이루어질 수 있다.
전압 발생기(490)는 선택된 전압 레벨 값을 갖는 전압을 생성하여 출력한다. 예를 들어, 입력 데이터로 4 또는 6이 입력되면, 4V 또는 6V에 해당하는 전압을 생성하여 출력할 수 있다.
인터페이스 회로(312)는 다수개의 전압 레벨 값들을 설정하고, 설정된 값들을 저장 소자 어레이(480)로 전송하여 저장시킨다. 여기서, '다수개의 전압 레벨 값들'은 응용 프로세서(310)의 코어 회로(420)에서 이용하는 전압 레벨들을 가리킨다. 코어 회로(420)의 동작 전압은 고정된 값을 갖는 것이 아니며, 동작 클럭 신호의 주파수(frequency)에 따라서 다양한 전압 값을 가질 있다.
예를 들어, 600MHz의 주파수를 갖는 동작 클럭 신호에서는 1.1V의 동작 전압만이 공급되면 되고, 200MHz의 주파수를 갖는 동작 클럭 신호에서는 0.9V의 동작 전압만이 공급되면 족하다. 즉, 코어 회로(420)는 동작 클럭 신호의 동작 주파수 변화에 따라서 다양한 동작 전압들을 이용하게 되며, 이 때 이용되는 동작 전압의 값들이 '다수개의 전압 레벨 값들'인 것이다.
여기서, 다수개의 전압 레벨 값들을 각각의 코어 회로 또는 응용 프로세서의 제작 사양 등에 달라지게 된다.
도 4를 참조하면, 응용 프로세서(310)는 클럭 발생부(410), 코어 회로(420), 또는 인터페이스 회로(312)를 포함할 수 있다.
클럭 발생부(410)는 동작 클럭 신호를 생성한다. 클럭 발생부(410)는 위상 동기 루프 회로(PLL: Phase Locked Loop), 지연 동기 루프(DLL: Delayed Locked Loop), 수정자(Crystal)등의 클럭 생성 장치로 이루어질 수 있다.
코어 회로(420)는 동작 클럭 신호 및 코어 전압을 전송받고, 동작 클럭 신호에 동기화하여 동작한다. 또는, 동작 클럭 신호에 비동기화하여 동작할 수 도 있다. 동작 클럭 신호는 클럭 발생부(410)로부터 전송되고, 코어 전압은 전압 발생기(490)로부터 전송된다.
인터페이스 회로(312)는 IIC(Inter Integrated Circuit)(또는 I2C라고도 함), SPI(Serial Peripheral Interface), GPIO(General Purpose Input/Output) 등의 현존하는 모든 인터페이스 장치가 될 수 있다.
본원에서는, 인터페이스 회로(312)가 변화하는 동작 클럭의 주파수에 맞춰서, 매번 서로 다른 전압 레벨 값을 세팅하는 것이 아니다. 인터페이 회로(312)에서는, 본원의 반도체 장치(400)에 구비되는 인터페이스 회로(312)는 코어 회로에서 이용되는 전압 레벨 값을 설정하여 저장 소자 어레이(480)로 전송 및 저장시키게 된다. 도 1의 경우를 예로 들어 설명하면, 저장 소자 어레이(480)는 1.1, 0.9 등의 전압 값을 모두 저장시켜 놓는다.
본 발명의 일 실시예에 따른 반도체 장치(400)의 전체적인 동작을 보면, 인터페이스 회로(312)는 코어 회로(420)에서 이용되는 다수개의 전압 레벨들을 모두 설정하여 전압 발생 장치(460)(구체적으로, 저장 소자 어레이(480))에 저장시켜 놓는다. 클럭 발생부(410)에서 클럭 정보를 계속하여 클럭 정보 감지 회로(450)로 전송하므로, 클럭 정보 감지 회로(450)는 전송받은 클럭 정보를 이용하여, 계속하여 동작 클럭 신호의 주파수를 감지한다.
그에 따라서, 클럭 정보 감지 회로(450)는 감지된 주파수에 대응되는 먹스 선택 신호(S_SEL)를 출력한다. 도 1을 참조하여 설명하면, 클럭 정보 감지 회로(450)가 600MHz의 주파수를 감지하면, 클럭 정보 감지 회로(450)는 저장 소자 어레이(480)에 저장된 전압 레벨 값들 중 1.1 값이 선택되도록 하는 먹스 선택 신호(S_SEL)를 출력한다. 또 다른 예로, 200MHz의 주파수를 감지하였다면, 클럭 정보 감지 회로(450)는 0.9 값이 선택되로록 하는 먹스 선택 신호(S_SEL)를 출력한다.
바람직하게, 클럭 정보는 인터페이스 회로(312)와 저장 소자 어레이(480)를 연결하는 신호선(323)과 구별되는 별도의 신호선(321)을 통하여 전송된다. 여기서, 별도의 신호선(321)은 클럭 출력 패드(clock out pad: 클럭 신호가 출력되는 단자) 핀(pin)과 연결된 신호선이 될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 반도체 장치(400)는 전압 조절 집적 회로(330)에서 클럭 정보를 바로 입력받고, 그에 상응하는 전압 레벨 값을 선택하여 생성시킨다. 따라서, 동작 클럭 신호의 주파수가 변화하는 경우, 즉각적이고 유연하게 동작 전압을 변경하여 생성시킬 수 있다.
따라서, 도 2b에서 설명된 t11 내지 t13 구간, 및 t14 내지 t12 구간에서 발생하는 전력 소모(불필요한 고 전류 이용에 따른 전력 소비 증가)를 제거할 수 있게 된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (17)

  1. 동작 클럭 신호에 대한 정보인 클럭 정보를 출력하는 응용 프로세서; 및
    상기 클럭 정보를 전송받고, 그에 응답하여 상기 클럭 정보에 대응되는 전압 레벨 값을 갖는 코어 전압을 생성 및 출력하는 전압 조절 집적 회로를 구비하며,
    상기 동작 클럭 신호는
    상기 응용 프로세서의 내부적에 구비되는 코어 회로의 동작을 위해 공급되는 클럭 신호로, 변화하는 주파수 값을 갖는 신호인 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  2. 제1항에 있어서, 상기 클럭 정보는
    상기 동작 클럭 신호 자체, 또는 상기 동작 클럭 신호의 주파수 또는 주기 값을 포함하는 정보 신호인 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  3. 제1항에 있어서, 상기 전력 조절 집적 회로는
    상기 클럭 정보를 전송받고, 그에 응답하여 먹스 선택 신호를 발생시키는 클럭 정보 감지 회로; 및
    상기 먹스 선택 신호에 응답해, 상기 응용 프로세서에서 이용하는 다수개의 전압 레벨 값들 중 어느 하나를 선택하여 상기 코어 전압으로써 생성하는 전압 생성 장치를 구비하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  4. 제3항에 있어서, 상기 클럭 정보 감지 회로는
    상기 클럭 정보를 이용해 상기 동작 클럭 신호의 주파수 값을 감지하고, 상기 감지된 주파수 값에 상응하는 먹스 선택 신호를 출력하는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  5. 제3항에 있어서, 상기 전압 생성 장치는
    상기 다수개의 전압 레벨 값들을 저장하고, 상기 먹스 선택 신호에 응답하여 상기 다수개의 전압 레벨 값들 중 어느 하나를 선택하여 출력하는 선택부; 및
    상기 선택된 전압 레벨 값을 갖는 전압을 생성하여 출력하는 전압 발생기를 구비하는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  6. 제5항에 있어서, 상기 선택부는
    다수개의 저장 소자들을 포함하며, 상기 다수개의 저장 소자들 각각에 상기 다수개의 전압 레벨 값들을 저장하는 저장 소자 어레이; 및
    상기 먹스 선택 신호에 응답하여, 상기 저장 소자 어레이에 저장되어 있는 다수개의 전압 레벨 값들 중 어느 하나를 선택하여 출력하는 선택 소자를 구비하는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  7. 제6항에 있어서, 상기 저장 소자들 각각은
    레지스터로 이루어지는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  8. 제6항에 있어서, 상기 선택 소자는
    먹스로 이루어지는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  9. 제6항에 있어서, 상기 응용 프로세서는
    상기 다수개의 전압 레벨 값들을 설정하고, 상기 설정된 값들을 상기 저장 소자 어레이로 전송하여 저장시키는 인터페이스 회로를 더 구비하는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  10. 제1항에 있어서, 상기 응용 프로세서는
    상기 동작 클럭 신호를 생성하는 클럭 발생부를 구비하는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  11. 제10항에 있어서, 상기 클럭 발생부는
    위상 동기 루프 회로로 이루어지는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  12. 제10항에 있어서, 상기 응용 프로세서는
    상기 동작 클럭 신호 및 상기 코어 전압을 전송받고, 상기 동작 클럭 신호에 동기화하여 동작하는 코어 회로를 더 구비하는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  13. 제12항에 있어서, 상기 응용 프로세서는
    상기 코어 회로에서 이용되는 다수개의 상기 전압 레벨 값들을 설정하고, 상기 설정된 값들을 상기 전력 조절 집적 회로로 전송하는 인터페이스 회로를 더 구비하는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  14. 제9항에 있어서, 상기 클럭 정보는
    상기 인터페이스 회로와 상기 저장 소자 어레이를 연결하는 신호선과 구별되는, 별도의 신호선을 통하여 전송되는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  15. 동작 클럭 신호에 대한 정보인 클럭 정보를 출력하는 응용 프로세서; 및
    상기 클럭 정보에 응답하여 상기 클럭 정보에 대응되는 전압 레벨 값을 갖는 코어 전압을 생성 및 출력하는 전압 조절 집적 회로를 구비하며,
    상기 전압 조절 집적 회로는
    상기 클럭 정보를 전송 받고, 그에 응답하여 먹스 선택 신호를 발생시키는 클럭 정보 감지 회로;
    상기 응용 프로세서에서 이용되는 다수개의 전압 레벨 값들을 저장하고, 상기 먹스 선택 신호에 응답하여 상기 다수개의 전압 레벨 값들 중 어느 하나를 선택하여 출력하는 선택부; 및
    상기 선택된 전압 레벨 값에 해당하는 전압을 생성하여 상기 응용 프로세서로 출력하는 전압 생성기를 구비하는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  16. 제15항에 있어서, 상기 동작 클럭 신호는
    상기 응용 프로세서의 내부적에 구비되는 코어 회로의 동작을 위해 공급되는 클럭 신호로, 변화하는 주파수 값을 갖는 신호인 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
  17. 제16항에 있어서, 상기 클럭 정보는
    상기 동작 클럭 신호의 주파수 또는 주기 값을 포함하는 것을 특징으로 하는 전력 조절 집적 회로를 포함하는 반도체 장치.
KR1020080029328A 2008-03-28 2008-03-28 전력 조절 집적 회로를 포함하는 반도체 장치 KR101452958B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080029328A KR101452958B1 (ko) 2008-03-28 2008-03-28 전력 조절 집적 회로를 포함하는 반도체 장치
US12/408,201 US8135968B2 (en) 2008-03-28 2009-03-20 Semiconductor apparatus including power management integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080029328A KR101452958B1 (ko) 2008-03-28 2008-03-28 전력 조절 집적 회로를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20090103611A true KR20090103611A (ko) 2009-10-01
KR101452958B1 KR101452958B1 (ko) 2014-10-22

Family

ID=41118949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080029328A KR101452958B1 (ko) 2008-03-28 2008-03-28 전력 조절 집적 회로를 포함하는 반도체 장치

Country Status (2)

Country Link
US (1) US8135968B2 (ko)
KR (1) KR101452958B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150146029A (ko) * 2014-06-20 2015-12-31 에스케이하이닉스 주식회사 반도체 장치 및 그의 글로벌 동기형 동적 전압 주파수 스케일링 방법
WO2021075706A1 (ko) * 2019-10-17 2021-04-22 삼성전자 주식회사 전력 관리 집적 회로를 포함하는 전자 장치 및 상기 전자 장치의 이상 상태를 회복하기 위한 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003153B1 (ko) * 2009-05-15 2010-12-21 주식회사 하이닉스반도체 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치
KR102320399B1 (ko) 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
KR20170124017A (ko) 2016-04-29 2017-11-09 삼성전자주식회사 동작 전압을 조절하는 메모리 장치, 메모리 장치를 제어하는 어플리케이션 프로세서 및 메모리 장치의 동작방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683988A (ja) 1992-09-01 1994-03-25 Nec Corp マイクロプロセッサ
US5504910A (en) 1994-02-02 1996-04-02 Advanced Micro Devices, Inc. Power management unit including software configurable state register and time-out counters for protecting against misbehaved software
US5812860A (en) * 1996-02-12 1998-09-22 Intel Corporation Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption
KR20000046807A (ko) * 1998-12-31 2000-07-25 김영환 기판 전압발생기
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
US20040025061A1 (en) 2001-10-25 2004-02-05 Lawrence Richard H. Method and system for power reduction
JP3864859B2 (ja) 2002-06-24 2007-01-10 株式会社日立製作所 半導体装置または上記半導体装置の消費電力を削減するプログラム
JP2004070805A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 内部電源電圧が制御される半導体集積回路
US6996730B2 (en) * 2002-11-25 2006-02-07 Texas Instruments Incorporated Adjusting voltage supplied to a processor in response to clock frequency

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150146029A (ko) * 2014-06-20 2015-12-31 에스케이하이닉스 주식회사 반도체 장치 및 그의 글로벌 동기형 동적 전압 주파수 스케일링 방법
WO2021075706A1 (ko) * 2019-10-17 2021-04-22 삼성전자 주식회사 전력 관리 집적 회로를 포함하는 전자 장치 및 상기 전자 장치의 이상 상태를 회복하기 위한 방법

Also Published As

Publication number Publication date
US20090249088A1 (en) 2009-10-01
US8135968B2 (en) 2012-03-13
KR101452958B1 (ko) 2014-10-22

Similar Documents

Publication Publication Date Title
CN107835988B (zh) 用于高速存储器接口的低功率时钟定时
US7228446B2 (en) Method and apparatus for on-demand power management
US8578186B2 (en) Device and method for controlling supply voltage/frequency using information of process variation
US7657764B2 (en) Method and apparatus for on-demand power management
US6889331B2 (en) Dynamic voltage control method and apparatus
KR102618563B1 (ko) 집적 회로 장치와 이를 포함하는 전자 장치
JP5524623B2 (ja) 動的電力制御及び適応的電力制御のためのスピード・ビニング
US8200852B2 (en) Multi-mode dongle for peripheral devices and associated methods
US20090077393A1 (en) Card-type electronic device and host device
KR20150096901A (ko) 전력 관리 장치 및 이를 포함하는 시스템 온 칩
KR102165265B1 (ko) 하드웨어 전력 관리 유닛을 이용하여 클락 신호를 조절할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들
KR20160047821A (ko) 클락 발생 회로 및 이를 포함하는 반도체 집적회로 장치
KR20090103611A (ko) 전력 조절 집적 회로를 포함하는 반도체 장치
KR20150085642A (ko) 전원 공급 장치, 이를 포함하는 전자 장치 및 전원 공급 방법
KR20150133941A (ko) 전원 공급 장치 및 전원 공급 장치 구동방법
US10496298B2 (en) Configurable flush of data from volatile memory to non-volatile memory
US10404152B2 (en) Voltage regulator circuitry including module for switching frequency self-optimization
JP5221609B2 (ja) Ｄｌｌを共用してサンプリング位相設定を行うホストコントローラ
US9537484B2 (en) Semiconductor device and method of controlling the same
US20150253827A1 (en) Control circuit of semiconductor memory, memory system and control system of semiconductor memory
KR20080100562A (ko) 클럭 생성 회로 및 이를 이용한 반도체 메모리 장치
US20080172568A1 (en) Apparatus for power control of electronic device
TW202329140A (zh) 測試系統以及測試方法
TWI398065B (zh) 分配器、控制方法及電子系統
US20060101300A1 (en) Phase-locked-loop power control during standby

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 6