WO2021075706A1 - 전력 관리 집적 회로를 포함하는 전자 장치 및 상기 전자 장치의 이상 상태를 회복하기 위한 방법 - Google Patents

전력 관리 집적 회로를 포함하는 전자 장치 및 상기 전자 장치의 이상 상태를 회복하기 위한 방법 Download PDF

Info

Publication number
WO2021075706A1
WO2021075706A1 PCT/KR2020/011483 KR2020011483W WO2021075706A1 WO 2021075706 A1 WO2021075706 A1 WO 2021075706A1 KR 2020011483 W KR2020011483 W KR 2020011483W WO 2021075706 A1 WO2021075706 A1 WO 2021075706A1
Authority
WO
WIPO (PCT)
Prior art keywords
processor
pmic
electronic device
voltage
request
Prior art date
Application number
PCT/KR2020/011483
Other languages
English (en)
French (fr)
Inventor
김진규
김재철
한재웅
김민수
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Publication of WO2021075706A1 publication Critical patent/WO2021075706A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations

Definitions

  • Embodiments disclosed in this document relate to an electronic device including a power management integrated circuit and a method for recovering an abnormal state of the electronic device.
  • the electronic device may include a power management integrated circuit (hereinafter referred to as “PMIC”).
  • PMIC may supply power to each of the components constituting the electronic device to cause the electronic device to operate.
  • the PMIC can supply the power required for the processor to operate.
  • the processor may have a plurality of blocks for performing a specified function.
  • the PMIC may supply power to each of a plurality of blocks constituting a processor of an electronic device.
  • the PMIC may be electrically connected to a processor through an interface to supply a plurality of clock signals having a specified voltage to a plurality of blocks. Each of the plurality of clock signals supplied to each of the plurality of blocks may have a specified range.
  • the electronic device may enter a lock-up state, which is an abnormal state in which the processor does not normally operate due to various circumstances.
  • the PMIC may reset the processor of the electronic device in an abnormal state.
  • the processor is restarted and returns to a normal state so that the electronic device operates normally.
  • the PMIC resets the processor by temporarily shutting off the power supplied to the processor, thereby recovering the electronic device.
  • the user may operate a physical key disposed in the housing of the electronic device to perform a trigger input for starting a function of the PMIC to reset the processor of the electronic device in an abnormal state.
  • the PMIC may start a function of resetting the processor when the user simultaneously presses the power key and the volume down key of the electronic device for a specified period of time.
  • the PMIC initiates the function of resetting the processor by manipulating a physical key placed on the electronic device
  • the processor may be unnecessarily reset due to the user's incorrect operation.
  • the process of resetting can be inconvenient.
  • the user may not be able to detect that the electronic device is in an abnormal state.
  • the user may not be able to check the electronic device because the user is absent or sleeping, so that the electronic device may not be in an abnormal state. If the electronic device does not detect that the device is in an abnormal state, the user may not be able to execute a function of the PMIC to reset the processor.
  • the battery of the electronic device may be rapidly consumed or discharged by maintaining the display turned on for a long time.
  • recent electronic devices may employ a keyless structure in which a physical key other than a power key is removed from the housing of the electronic device.
  • a keyless structure in which a physical key other than a power key is removed from the housing of the electronic device.
  • it may not be easy to perform a trigger input in which the PMIC initiates a function of resetting the processor using a combination of physical keys.
  • Various embodiments disclosed in this document are intended to provide an electronic device including a power management integrated circuit capable of detecting an abnormal state of a processor of the electronic device, and a method for recovering the abnormal state of the electronic device.
  • An electronic device includes: a housing, a processor disposed inside the housing and including at least one block for performing a specified function, and an electronic device disposed inside the housing and electrically connected to the processor.
  • An interface that is connected to allow the processor to transmit and receive a plurality of signals, and is disposed inside the housing and is electrically connected to the processor through the interface to supply at least one clock signal having a specified voltage to the at least one block
  • a power management integrated circuit PMIC
  • the PMIC receives a first request for requesting a first clock signal from among the at least one clock signal from the processor through the interface, and responds to the first request And supplying the first clock signal to the processor, checking a first voltage that is a voltage designated for the first clock signal and a voltage of the at least one block, and different from the first voltage during a first period that is a specified period.
  • the processor may be set to detect that the processor is in an abnormal state.
  • a method for recovering an abnormal state of an electronic device is, wherein the PMIC receives a first request for requesting a first clock signal from among at least one clock signal from a processor through an interface. Operation, the PMIC supplying the first clock signal to the processor in response to the first request, a first voltage that is a voltage designated by the PMIC to the first clock signal, and a voltage of at least one block of the processor Checking whether a second request for requesting a second clock signal having a second voltage different from the first voltage during a first period, which is a period designated for the PMIC, is received, and the PMIC Checking whether a change in the voltage of the at least one block has occurred during one period, and when the first period elapses while the voltage of the at least one block is maintained, the processor in the PMIC It may include an operation that detects that it is in an abnormal state.
  • the plurality of instructions are provided by a PMIC from a processor through an interface.
  • a first request for requesting a first clock signal is received among the clock signals of, the PMIC supplies the first clock signal to the processor in response to the first request, and the PMIC is assigned to the first clock signal.
  • a second request is received for checking a first voltage, which is a voltage, and a voltage of the at least one block, and requesting a second clock signal having a second voltage different from the first voltage during a first period, which is a period specified in the PMIC. Is checked, the PMIC checks whether the voltage of the at least one block has changed during the first period, and the first period while the voltage of the at least one block is maintained When is elapsed, the PMIC may be configured to detect that the processor is in an abnormal state.
  • an electronic device includes a housing, a processor disposed inside the housing and including at least one block for performing a specified function, and disposed inside the housing, and the processor At least one interface electrically connected to and allowing the processor to transmit and receive a plurality of signals, and at least one disposed in the housing and electrically connected to the processor through the interface to have a voltage specified for the at least one block And a PMIC supplying a clock signal, wherein the processor transmits a first request for requesting a first clock signal from among the at least one clock signal to the PMIC through the interface, and the first clock signal from the PMIC Is supplied, checks a first voltage and a voltage of the at least one block, which is a voltage designated for the first clock signal, analyzes a voltage change of the at least one block, detects whether the at least one block is abnormal, and And when an abnormality in the at least one block is detected, a reset command may be transmitted to the PMIC to reset the processor.
  • the PMIC receives a first request requesting to supply a first clock signal from a processor, and the magnitude of the voltage of the first clock signal requested by the first request and/or modules of the processor You can measure the amount of current flowing through the terminal connected to.
  • the PMIC determines whether a first request is received, whether a second request for requesting a second clock signal different from the first clock signal within a specified period after the first request is received, and/or at least one of a plurality of blocks constituting the processor. It can be determined whether the processor is in an abnormal state according to whether the voltage of the block changes within a specified period. Accordingly, the PMIC may determine whether the processor is in an abnormal state even when the timer inside the processor cannot detect whether the processor is in an abnormal state.
  • the PMIC may be set to start a function of the PMIC resetting the processor in the PMIC monitoring unit when the processor is in an abnormal state. Accordingly, even when the user does not detect that the electronic device is in an abnormal state, the PMIC internally resets the processor so that the processor returns to a normal state, so that the electronic device operates normally.
  • FIG. 1 is a block diagram of an electronic device in a network environment according to various embodiments of the present disclosure.
  • FIG. 2 is a diagram illustrating a housing, a display, a first key, and a second key of an electronic device according to an exemplary embodiment.
  • FIG. 3 is a diagram illustrating a housing, a display, a third key, and a sensor of an electronic device according to an exemplary embodiment.
  • FIG. 4 is a diagram illustrating a state in which a PMIC of an electronic device normally operates a processor, according to an exemplary embodiment.
  • 5A is a diagram illustrating a state in which a PMIC of an electronic device detects an abnormal state of a processor and resets a processor, according to an exemplary embodiment.
  • 5B is a diagram illustrating a state in which a voltage control block in a processor of an electronic device detects an abnormal state of a processor and transmits a reset command to a PMIC according to an exemplary embodiment.
  • FIG. 6 is a diagram illustrating in detail a processor, a PMIC, and at least one module of an electronic device according to an exemplary embodiment.
  • FIG. 7 is a flowchart illustrating a method of detecting an abnormal state by an electronic device according to an exemplary embodiment.
  • FIG. 8 is a flowchart illustrating a method of recovering an abnormal state by an electronic device according to an exemplary embodiment.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to various embodiments.
  • the electronic device 101 communicates with the electronic device 102 through a first network 198 (for example, a short-range wireless communication network), or a second network 199 It is possible to communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network).
  • the electronic device 101 may communicate with the electronic device 104 through the server 108.
  • the electronic device 101 includes a processor 120, a memory 130, an input device 150, an audio output device 155, a display device 160, an audio module 170, and a sensor module ( 176, interface 177, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196, or antenna module 197 ) Can be included.
  • a sensor module 176, interface 177, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196, or antenna module 197
  • at least one of these components may be omitted or one or more other components may be added to the electronic device 101.
  • some of these components may be implemented as one integrated circuit.
  • the sensor module 176 eg, a fingerprint sensor, an iris sensor, or an illuminance sensor
  • the display device 160 eg, a display.
  • the processor 120 for example, executes software (eg, a program 140) to implement at least one other component (eg, a hardware or software component) of the electronic device 101 connected to the processor 120. It can be controlled and can perform various data processing or operations. According to an embodiment, as at least a part of data processing or operation, the processor 120 may transfer commands or data received from other components (eg, the sensor module 176 or the communication module 190) to the volatile memory 132. It is loaded into, processes commands or data stored in the volatile memory 132, and the result data may be stored in the nonvolatile memory 134.
  • software eg, a program 140
  • the processor 120 may transfer commands or data received from other components (eg, the sensor module 176 or the communication module 190) to the volatile memory 132. It is loaded into, processes commands or data stored in the volatile memory 132, and the result data may be stored in the nonvolatile memory 134.
  • the processor 120 includes a main processor 121 (eg, a central processing unit or an application processor), and a secondary processor 123 (eg, a graphic processing unit, an image signal processor) that can be operated independently or together. , A sensor hub processor, or a communication processor). Additionally or alternatively, the coprocessor 123 may be set to use less power than the main processor 121 or to be specialized for a designated function. The secondary processor 123 may be implemented separately from the main processor 121 or as a part thereof.
  • a main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, an image signal processor
  • the coprocessor 123 may be set to use less power than the main processor 121 or to be specialized for a designated function.
  • the secondary processor 123 may be implemented separately from the main processor 121 or as a part thereof.
  • the co-processor 123 is, for example, in place of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or the main processor 121 is active (eg, executing an application). ) While in the state, together with the main processor 121, at least one of the components of the electronic device 101 (for example, the display device 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the functions or states associated with it.
  • the coprocessor 123 eg, an image signal processor or a communication processor
  • may be implemented as a part of other functionally related components eg, the camera module 180 or the communication module 190). have.
  • the memory 130 may store various data used by at least one component of the electronic device 101 (eg, the processor 120 or the sensor module 176).
  • the data may include, for example, software (eg, the program 140) and input data or output data for commands related thereto.
  • the memory 130 may include a volatile memory 132 or a nonvolatile memory 134.
  • the program 140 may be stored as software in the memory 130, and may include, for example, an operating system 142, middleware 144, or an application 146.
  • the input device 150 may receive a command or data to be used for a component of the electronic device 101 (eg, the processor 120) from outside (eg, a user) of the electronic device 101.
  • the input device 150 may include, for example, a microphone, a mouse, a keyboard, or a digital pen (eg, a stylus pen).
  • the sound output device 155 may output an sound signal to the outside of the electronic device 101.
  • the sound output device 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback, and the receiver can be used to receive incoming calls.
  • the receiver may be implemented separately from the speaker or as part of the speaker.
  • the display device 160 may visually provide information to the outside of the electronic device 101 (eg, a user).
  • the display device 160 may include, for example, a display, a hologram device, or a projector and a control circuit for controlling the device.
  • the display device 160 may include a touch circuitry set to sense a touch, or a sensor circuit (eg, a pressure sensor) set to measure the strength of a force generated by the touch. have.
  • the audio module 170 may convert sound into an electrical signal, or conversely, may convert an electrical signal into sound. According to an embodiment, the audio module 170 acquires sound through the input device 150, the sound output device 155, or an external electronic device (eg: Sound can be output through the electronic device 102) (for example, a speaker or headphones).
  • an external electronic device eg: Sound can be output through the electronic device 102
  • Sound can be output through the electronic device 102
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101, or an external environmental state (eg, a user state), and generates an electrical signal or data value corresponding to the detected state. can do.
  • the sensor module 176 is, for example, a gesture sensor, a gyro sensor, an atmospheric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an infrared (IR) sensor, a biometric sensor, It may include a temperature sensor, a humidity sensor, or an illuminance sensor.
  • the interface 177 may support one or more specified protocols that may be used for the electronic device 101 to connect directly or wirelessly with an external electronic device (eg, the electronic device 102 ).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that a user can perceive through tactile or motor sensations.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture a still image and a video.
  • the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101.
  • the power management module 188 may be implemented as at least a part of, for example, a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101.
  • the battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 includes a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). It is possible to support establishment and communication through the established communication channel.
  • the communication module 190 operates independently of the processor 120 (eg, an application processor) and may include one or more communication processors supporting direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg : A local area network (LAN) communication module, or a power line communication module) may be included.
  • a corresponding communication module is a first network 198 (for example, a short-range communication network such as Bluetooth, WiFi direct or IrDA (infrared data association)) or a second network 199 (for example, a cellular network, the Internet, or It can communicate with external electronic devices through a computer network (for example, a telecommunication network such as a LAN or WAN).
  • the wireless communication module 192 uses subscriber information stored in the subscriber identification module 196 (eg, International Mobile Subscriber Identifier (IMSI)) in a communication network such as the first network 198 or the second network 199.
  • IMSI International Mobile Subscriber Identifier
  • the electronic device 101 can be checked and authenticated.
  • the antenna module 197 may transmit a signal or power to the outside (eg, an external electronic device) or receive from the outside.
  • the antenna module may include one antenna including a conductor formed on a substrate (eg, a PCB) or a radiator formed of a conductive pattern.
  • the antenna module 197 may include a plurality of antennas. In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is, for example, provided by the communication module 190 from the plurality of antennas. Can be chosen.
  • the signal or power may be transmitted or received between the communication module 190 and an external electronic device through the at least one selected antenna.
  • other components eg, RFIC
  • other than the radiator may be additionally formed as part of the antenna module 197.
  • At least some of the components are connected to each other through a communication method (e.g., a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI))) between peripheral devices and a signal ( E.g. commands or data) can be exchanged with each other.
  • a communication method e.g., a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • GPIO general purpose input and output
  • SPI serial peripheral interface
  • MIPI mobile industry processor interface
  • commands or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199.
  • Each of the electronic devices 102 and 104 may be a device of the same or different type as the electronic device 101.
  • all or part of the operations executed by the electronic device 101 may be executed by one or more of the external electronic devices 102, 104, or 108.
  • the electronic device 101 needs to perform a function or service automatically or in response to a request from a user or another device, the electronic device 101
  • One or more external electronic devices receiving the request may execute at least a part of the requested function or service, or an additional function or service related to the request, and transmit a result of the execution to the electronic device 101.
  • the electronic device 101 may process the result as it is or additionally and provide it as at least a part of a response to the request.
  • cloud computing distributed computing, or client-server computing technology may be used.
  • FIG. 2 is a diagram illustrating a housing 210, a display 220, a first key 230, and a second key 240 of an electronic device (eg, the electronic device 101 of FIG. 1) according to an exemplary embodiment. (200).
  • the housing 210 includes a front plate (not shown) facing the front side of the electronic device 101, a rear plate facing the rear side of the electronic device 101 (not shown), And a side member (not shown) connecting the front plate and the rear plate and defining a space inside the electronic device 101.
  • the housing 210 may define an outer shape of the electronic device 101.
  • the housing 210 may mount constituent elements constituting the electronic device 101 in an internal space and protect the constituent elements from external impact.
  • the display 220 may be formed to be viewed from the front of the electronic device 101.
  • the display 220 may display a state of the electronic device 101 and/or information to be displayed by the electronic device 101.
  • the display 220 may display a communication state of the electronic device 101, a state of the remaining battery capacity, and/or time information.
  • the display 220 may display the numbers 12 and 45 by dividing the hour and the minute at the center to indicate the current time of 12:45.
  • the first key 230 may be disposed on at least a portion of the side members of the housing 210.
  • the first key 230 may be disposed on a side of the side member that contacts the long edge of the electronic device 101.
  • the first key 230 may be a power key.
  • the present invention is not limited thereto, and the first key 230 can be physically pressed and input by the user of the electronic device 101, and the electronic device 101 is set to perform a specified function in response to an input pressed by the user. Can be
  • the second key 240 may be disposed on a side member of the housing 210.
  • the second key 240 may be disposed to be spaced apart from the first key 230.
  • the second key 240 may be disposed on a side of the side member opposite to the side on which the first key 230 is disposed.
  • the second key 240 may be a volume control key.
  • the second key 240 may include a volume up key 241 and a volume down key 242.
  • the present invention is not limited thereto, and the second key 240 can be physically pressed and input by the user of the electronic device 101, and the electronic device 101 is set to control a specified function in response to an input pressed by the user. Can be
  • the processor of the electronic device 101 may be in an abnormal state in which a normal operation cannot be performed.
  • the processor 120 may be in a lock-up state in which the electronic device 101 stops operating without operating at all.
  • the user manipulates the first key 230 and/or the second key 240 so that the PMIC (for example, the power management module 188 of FIG. 1) resets the processor 120 to reset the processor 120. It can recover from abnormal conditions.
  • the PMIC for example, the power management module 188 of FIG. 1
  • the PMIC for example, the power management module 188 of FIG. 1
  • the PMIC for example, the power management module 188 of FIG.
  • the processor The 120 may be unnecessarily reset, and if the operation method is complicated, a process of resetting the processor 120 by the user may be inconvenient. In addition, if the user does not detect that the electronic device 101 is in an abnormal state, the processor 120 may not be reset. Accordingly, a new method of resetting the processor 120 by the PMIC 188 may be required.
  • FIG. 3 is a diagram illustrating a housing 310, a display 320, a third key 330, and a sensor 440 of an electronic device (eg, the electronic device 101 of FIG. 1) according to an exemplary embodiment. )to be.
  • an electronic device eg, the electronic device 101 of FIG. 1
  • the housing 310 may include a front plate (not shown), a rear plate (not shown), and a side member (not shown).
  • the housing 310 may define an outer shape of the electronic device 101.
  • the display 320 may be formed to be viewed from the front of the electronic device 101.
  • the display 320 may display a state of the electronic device 101 and/or information to be displayed by the electronic device 101.
  • the third key 330 may be disposed on at least a portion of the side members of the housing 310.
  • the third key 330 may be disposed on a side of the side member in contact with the short edge of the electronic device 101.
  • the third key 330 may be a power key.
  • only the third key 330 may be disposed on the housing 310 as a physical key.
  • the electronic device 101 according to FIG. 3 may be a keyless smart phone in which all physical keys except the power key are removed from the housing 310.
  • the senor 440 may be disposed inside the display 320 to overlap at least a portion of the display 320.
  • the sensor 440 may be disposed in an edge area of the display 320.
  • the sensor 440 may be set to control a designated function of the electronic device 101 in response to a user's input.
  • the sensor 440 may be a force sensor.
  • the sensor 440 may take the role of the second key (eg, the second key 240 of FIG. 2 ).
  • the sensor 440 may include a volume increase unit 441 and a volume decrease unit 442.
  • the electronic device 101 having a keyless structure may replace a physical key by disposing the sensor 440 on the display 320.
  • FIG. 4 illustrates a PMIC 420 (eg, the power management module 188 of FIG. 1) of an electronic device (eg, the electronic device 101 of FIG. 1) according to an exemplary embodiment.
  • a diagram 400 showing a state in which the processor 120 of is normally operated.
  • the processor 410 may be disposed inside a housing (eg, the housing 210 of FIG. 2 or the housing 310 of FIG. 3 ).
  • the processor 410 may perform a designated function for controlling overall operations of the electronic device 101.
  • the processor 410 may have a plurality of blocks for performing a specified function.
  • the processor 410 may have a first block 411, a second block 412, a third block 413, and/or a fourth block 414.
  • Each of the first to fourth blocks 411, 412, 413, and 414 may perform a designated function.
  • the first block 411 may detect a user input input to the electronic device 101.
  • the second block 412 may establish a communication channel for the electronic device 101 to communicate with an external electronic device.
  • the third block 413 may set a screen to be displayed by the electronic device 101 on a display (eg, the display 220 of FIG. 2 or the display 320 of FIG. 3 ).
  • the fourth block 414 may execute an application stored in the electronic device 101.
  • the PMIC 420 may be electrically connected to the processor 410 through an interface 430 (eg, the interface 177 of FIG. 1 ).
  • the processor 410 and the PMIC 420 may transmit and receive various signals bidirectionally through the interface 430.
  • the processor 410 may request signals necessary for the first to fourth blocks 411, 412, 413, and 414 to operate from the PMIC 420.
  • the first to fourth blocks 411, 412, 413, and 414 may operate by receiving various control signals and/or clock signals.
  • the processor 410 may transmit a request to the PMIC 420 in order to receive a clock signal every specified period. For example, the processor 410 may transmit a request for a clock signal to the PMIC 420 through the interface 430.
  • the PMIC 420 transmits at least one clock signal to at least one block 411, 412, 413, and/or 414 of the plurality of blocks 411, 412, 413, and 414 of the processor 410.
  • At least one clock signal may have a specified voltage.
  • the processor 410 may transmit a first request for requesting a first clock signal from among at least one clock signal to the PMIC 420 through the interface 430.
  • the PMIC 420 may supply the first clock signal to the processor 410 in response to the first request.
  • the PMIC 420 may include a monitoring unit 421.
  • the monitoring unit 421 may check (or monitor) a voltage of a clock signal corresponding to a request received from the processor 410. For example, a first voltage, which is a voltage designated for the first clock signal, may be checked using the monitoring unit 421 of the PMIC 420.
  • the monitoring unit 421 may check the magnitude and waveform of the voltage supplied to the processor 410 with respect to at least one of the blocks 411, 412, 413, and/or 414. For example, the voltage of at least one block 411, 412, 413, and/or 414 may be checked using the monitoring unit 421 of the PMIC 420.
  • the PMIC 420 may check whether a second request for requesting a second clock signal having a second voltage different from the first voltage during a first period, which is a specified period, has been received.
  • the PMIC 420 may supply a second clock signal to the processor 410 when a second request is received.
  • the PMIC 420 may receive a new request from the processor 410 within a first period and may change a clock signal supplied to the processor 410 within the first period.
  • the processor 410 may include a timer 415.
  • the timer 415 may control the driving timing of the processor 410.
  • the timer 415 may detect an abnormal state of the processor 410.
  • the timer 415 may be a watchdog inside the processor 410.
  • the timer 415 resets at least one block (411, 412, 413, and/or 414) included in the processor 410 to a specified period, so that the at least one block (411, 412, 413, and/or 414) is Abnormal conditions can be detected.
  • the timer 415 may recover at least one block 411, 412, 413, and/or 414 from an abnormal state.
  • the timer 415 included in the processor 410 may also be in an abnormal state.
  • the timer 415 may not be able to reset the processor 410.
  • a separate method for recovering the processor 410 from the abnormal state may be required.
  • 5A is a diagram illustrating a state in which a PMIC 420 of an electronic device (eg, the electronic device 101 of FIG. 1) detects an abnormal state of the processor 410 and resets the processor 410 according to an exemplary embodiment ( 500).
  • a PMIC 420 of an electronic device eg, the electronic device 101 of FIG. 1
  • the PMIC 420 changes the voltage of at least one block 411, 412, 413, and/or 414 among the plurality of blocks 411, 412, 413, and 414 during the first period. You can check whether or not.
  • the PMIC 420 may check the voltage input to at least one block 411, 412, 413, and/or 414 during the first period.
  • the PMIC 420 may measure the magnitude and/or waveform of the voltage of the power input terminal of at least one block 411, 412, 413, and/or 414 during the first period.
  • the PMIC 420 uses the monitoring unit 421 to perform DVFS (Dynamic Voltage and Frequency Scaling) for each domain of the processor 420 (e.g., at least one block 411, 412, 413, and/or 414). You can measure whether the voltage changes according to ).
  • the PMIC 420 may detect an abnormal state of at least one of the blocks 411, 412, 413, and/or 414 according to whether the voltage changes. As another example, the PMIC 420 may check whether a request different from the request received within a first period after receiving the request from the processor 410 has been received.
  • the PMIC 420 maintains the voltage level of at least one block 411, 412, 413, and/or 414 and the processor 410 is in an abnormal state when the first period elapses. It can be set to detect that it is. For example, when the voltage of the first block 411 measured through the interface 430 maintains the first voltage while the first period elapses, the first block ( 411) can be detected as an abnormal state.
  • the PMIC 420 may be configured to detect that the processor 410 is in an abnormal state when the first request is not received. The PMIC 420 may determine that the processor 410 is in an abnormal state when the first request itself is not received and it is not known which clock signal the processor 410 operates using.
  • the PMIC 420 may detect that the processor 410 is in an abnormal state when a request different from the received request is not received within a first period after receiving the request from the processor 410.
  • the PMIC 420 may be configured to detect that the processor 410 is in an abnormal state when a second request is not received during a first period after the first request is received.
  • the PMIC 420 may reset the processor 410 when detecting that the processor 410 is in an abnormal state.
  • the PMIC 420 may execute a trigger for resetting the processor 410 after the first period elapses.
  • the PMIC 420 may supply a reset signal for resetting the processor 410 from the monitoring unit 421 to the processor 410 through the interface 430.
  • the PMIC 420 may reset the processor 410 by cutting off the supply of the clock signal to the processor 410 for a specified time.
  • the present invention is not limited thereto, and the PMIC 420 may perform an operation of resetting the processor 410 according to a user's setting and/or a user's input.
  • the PMIC 420 may detect an abnormal state of a system constituting the processor 410 by supplying a clock signal related to driving to the processor 410 and monitoring a voltage of the processor 410. When an abnormal state of the processor 410 is detected, the PMIC 420 recovers the system even when there is no user input, thereby minimizing user discomfort and safely recovering the system of the keyless electronic device 101.
  • the PMIC 420 may additionally consider conditions such as whether a user inputs or whether the processor 410 enters a sleep state. For example, when there is a user input, the PMIC 420 immediately operates a reset trigger to recover the processor 410 from an abnormal state, and when there is no user input, the PMIC 420 operates the reset trigger after the first period has elapsed. The processor 410 can be recovered from the abnormal state. As another example, when the processor 410 enters the sleep state, the PMIC 420 may increase the first period to prevent the PMIC 420 from unnecessarily operating a reset trigger.
  • the PMIC 420 disposed outside the processor 410 may detect a system abnormality.
  • the PMIC 420 may recover the system of the processor 410 by safely resetting the processor 410 even when there is an abnormality in both the processor 410 and the timer 415.
  • 5B illustrates a voltage control block 501 in the processor 410 of an electronic device (eg, the electronic device 101 of FIG. 1) according to an embodiment detects an abnormal state of the processor 410 and detects an abnormal state in the PMIC 420. It is a diagram showing a state in which a reset command is transmitted.
  • the processor 410 may include a voltage control block 501.
  • the voltage control block 501 may be connected to the first block 411, the second block 412, the third block 413, and the fourth block 414.
  • the voltage control block 501 is connected to the interface 430 to transmit and receive signals to and from the PMIC 420.
  • the voltage control block 501 may set the voltage of the first block 411, the second block 412, the third block 413, and/or the fourth block 414.
  • the voltage control block 501 may monitor the voltage of the first block 411, the second block 412, the third block 413, and/or the fourth block 414.
  • the voltage control block 501 analyzes the voltage change of the monitored first block 411, second block 412, third block 413, and/or fourth block 414 to determine the first block 411. ), the second block 412, the third block 413, and/or the fourth block 414 may be detected.
  • the voltage control block 501 cuts off power toward the PMIC 420 when an abnormality in the first block 411, the second block 412, the third block 413, and/or the fourth block 414 is detected. Power supplied to the processor 410 may be temporarily cut off by transmitting a command.
  • the voltage control block 501 performs a reset command toward the PMIC 420 when an abnormality in the first block 411, the second block 412, the third block 413, and/or the fourth block 414 is detected.
  • the processor 410 itself including the voltage control block 501 may be reset by transmitting.
  • the voltage control block 501 may be disposed in the processor 410 to control the PMIC 420.
  • the voltage control block 501 may be implemented as a small core.
  • a V8-M core called grebe may be used as the voltage control block 501. Even if an abnormal state such as lock-up occurs in the processor 410, a V8-M core called grebe may not be down. Accordingly, a V8-M core called grebe may perform substantially the same function as the monitoring unit 421 of FIG. 5A.
  • the PMIC 420 may receive a command including a power-off command and/or a reset command from the ACPM Core, which is firmware operating on the V8-M core in the processor 410. have.
  • the processor 410 may transmit a command to the PMIC 420 through the ACPM core.
  • FIG. 6 is a detailed diagram 600 illustrating a processor 410, a PMIC 420, and at least one module 610 of an electronic device (eg, the electronic device 101 of FIG. 1) according to an exemplary embodiment. .
  • the PMIC 420 may measure voltage and/or current of each of the domains 511, 512, 513, and 514 constituting the processor 410.
  • the PMIC 420 is the voltage and/or current of each of the BIG domain 511, the MID domain 512, the LIT domain 513, and/or the MIF domain 514 constituting the processor 410. Can be measured.
  • the processor 410 may output a current generated for each of the plurality of domains 511, 512, 513, and 514 through the output unit 520.
  • the PMIC 420 may measure the current of each of the domains 511, 512, 513, and 514 through the current measuring unit 630.
  • the PMIC 420 uses the monitoring unit 421 during a first period after the first request is received, and uses at least one block (eg, at least one block 411 of FIGS. 5A and 5B ). , 412, 413, and/or 414)).
  • the PMIC 420 may measure an average current using buck converter circuits 621.
  • the PMIC 420 may transfer an average current value to be monitored among the average current measured using the buffer 622 to the ADC 623.
  • the PMIC 420 may calculate current data corresponding to an average current value through the ADC 623.
  • the PMIC 420 uses the calculated current data together with the voltage of at least one block 411, 412, 413, and/or 414 described in FIGS. 5A and/or 5B to determine the voltage for the processor 410. It is possible to determine whether to perform the reset operation.
  • the PMIC 420 may transmit the current data calculated by the ADC 623 to the monitoring unit 421 through a channel 624 designated for each domain.
  • the PMIC 420 may classify a hardware block for detecting a system abnormality among at least one block 411, 412, 413, and/or 414 constituting the processor 410 for each channel 624. At least one block 411, 412, 413, and/or 414 may be variously set according to the number of ADCs 623 and channels 624 supported by the PMIC 420.
  • the PMIC 420 receives a first request from the processor 410 through the interface 430, monitors a first voltage designated for a first clock corresponding to the first request, and simultaneously monitors the processor 410 The current output from) can be monitored.
  • the PMIC 420 may calculate an average value of the voltage during the first period as the first voltage after the first request is received. The PMIC 420 may more accurately determine an abnormal state of the processor 410 by monitoring both the voltage and the current of the processor 410.
  • the buck converter circuits 621 which are the main power sources of the PMIC 420, are continuously voltageed every first period (eg, about 10 ms or more and about 100 ms or less) by the DVFS operation of the processor 410. Can be changed. While the processor 410 is normally operating, each of the buck converter circuits 621 includes a plurality of blocks included in the processor 410 (e.g., a plurality of blocks 411 and 412 in FIGS. 5A and/or 5B ). 413, 414)), the current and/or voltage of the plurality of blocks 411, 412, 413, and 414 may be continuously changed.
  • the electronic device 101 may include at least one module 610.
  • the electronic device 101 may include a first module 611, a second module 612, and/or a third module 613.
  • At least one module 610 may be disposed outside the processor 410.
  • At least one module 610 may cause the electronic device 101 to perform a specified function.
  • the first module 611 may be a camera module.
  • the second module 612 may be a Wi-Fi module.
  • the third module 613 may be a touch sensor module.
  • the present invention is not limited thereto, and at least one module 610 included in the electronic device 101 is a light source module (eg, LCD) of a display device (eg, display device 160 of FIG. 1), and a file storage system (eg. : UFS standard), and/or at least one of various peripheral devices such as a biometric information sensor module.
  • the PMIC 420 may sense current supplied to at least one module 610.
  • the PMIC 420 may measure the sum of currents supplied to at least one module 610 through the current measuring unit 630.
  • the PMIC 420 may be configured to reset at least some of the at least one module 610 when the sensed current is out of a specified range.
  • the PMIC 420 may determine whether a low dropout (LDO) circuit used in the at least one module 610 by the processor 410 is in an abnormal state. For example, when the sensed current is out of a specified range, the PMIC 420 may cut off the current supplied to at least one module 610 for a specified time. As another example, the PMIC 420 may reset at least some of the at least one module 610 by executing a reset trigger when the sensed current is out of a specified range. In one embodiment, the PMIC 420 uses the calculated current data together with information obtained by checking the voltage of at least one block 411, 412, 413, and/or 414 described in FIGS. It may be determined whether the reset operation for 410 is performed.
  • LDO low dropout
  • the first period when the PMIC 420 receives a sleep notification signal from the processor 410 indicating that the processor 410 enters the standby state and/or the sleep state, the first period may be increased. have.
  • the processor 410 may include a block in which power is cut off when the processor 410 enters the standby state.
  • the PMIC 420 may set the current and/or voltage monitoring logic of the monitoring unit 421 to operate according to a time point when the processor 410 enters a standby state and/or a sleep state.
  • the processor 410 may inform the PMIC 420 of the entry into the standby state and/or the sleep state and the entry point.
  • the PMIC 420 may variably set a first period in which the monitoring unit 421 monitors at least one block 411, 412, 413, and/or 414 constituting the processor 410. For example, the PMIC 420 may increase the first period when the processor 410 is in a standby state and/or a sleep state. If the first cycle is maintained in a short state, power consumption may increase by unnecessary monitoring of the processor 410. In addition, when the first period is kept short, a sleep state in which current and/or voltage does not change may be erroneously determined that the processor 410 is in an abnormal state.
  • the electronic device 101 may wake-up periodically. For example, when the electronic device 101 is Always On Display (AOD), the electronic device 101 may wake-up once a minute. As another example, the electronic device 101 may wake-up periodically several times per hour by a Real Time Clock (RTC).
  • RTC Real Time Clock
  • the PMIC 420 determines whether the processor 410 is in an abnormal state by varying the first cycle once per minute and/or several circuits per hour. It can accurately monitor and reduce power consumption.
  • the PMIC 420 may operate the monitoring unit 421 as a default.
  • the PMIC 420 may calculate a first voltage by performing sampling at a first period from an input time point. After the time when the first voltage is calculated, the PMIC 420 may be set to recover the processor 410 even if there is no user's additional input behavior to the electronic device 101 when detecting an abnormal state of the processor 410.
  • the monitoring unit 421 of the PMIC 420 may perform an operation of resetting the processor 410 in a state in which there is no user input.
  • the present invention is not limited thereto, and whether the operation of restoring the system of the processor 410 in the absence of a user input when detecting an abnormal state of the processor 410 is determined by the user in the setting menu of the electronic device 101. Can be set to choose.
  • Table 1 below shows each of a plurality of clock signals in a PMIC (eg, PMIC 420 of FIGS. 5A and 5B) of an electronic device (eg, the electronic device 101 of FIG. 1) according to an exemplary embodiment. This is a table showing the information stored in the corresponding frequency and voltage.
  • the PMIC 420 transmits information related to voltages designated to each of the plurality of clock signals and frequencies designated to each of the plurality of clock signals to a monitoring unit (eg, the monitoring unit 421 of FIG. 5A ). Can be set to save.
  • voltage settings of each of the clock signals may be set differently.
  • the first clock signal may be specified to have a first frequency and a first voltage.
  • the second clock signal may be specified to have a second frequency and a second voltage.
  • the third clock signal may be designated to have a third frequency and a third voltage.
  • the first clock signal may be designated to have a frequency of 2.730 GHz and a voltage of 1169 mV.
  • the PMIC 420 410) when a processor (eg, the processor 410 of FIGS. 5A and 5B) transmits a first request to the PMIC 420 to request a first clock signal, the PMIC 420 410) may be supplied with a first clock signal having a frequency of 2.730 GHz and a voltage of 1169 mV during the first period.
  • the PMIC 420 may receive a second request for requesting a second clock signal within a first period after receiving the first request.
  • the voltage of the clock signal supplied from the PMIC 420 may change within the first period.
  • the voltage of the clock signal supplied from the PMIC 420 may be constant until the first period elapses.
  • FIG. 7 is a flowchart 700 illustrating a method of detecting an abnormal state by an electronic device (eg, the electronic device 101 of FIG. 1) according to an exemplary embodiment.
  • the PMIC of the electronic device 101 (for example, the PMIC 420 in FIGS. 5A and 5B) is an interface (for example, the interface 430 in FIGS. 5A and/or 5B).
  • a first request for requesting a first clock signal among at least one clock signal from a processor is transmitted through the PMIC (eg, the PMIC of FIG. 5A and/or FIG. 5B ). (420)).
  • the PMIC 420 of the electronic device 101 may supply the first clock signal to the processor 410 in response to the first request in operation 720.
  • the PMIC 420 of the electronic device 101 includes a first voltage and at least one block (eg, at least one of the voltages specified in FIGS. 5A and 5B ).
  • the voltage of blocks 411, 412, 413, and/or 414 can be checked.
  • the PMIC 420 of the electronic device 101 determines whether a second request for requesting a second clock signal having a second voltage different from the first voltage during a first period, which is a specified period, is received. You can check whether or not.
  • the PMIC 420 of the electronic device 101 checks whether a change in voltage of at least one block 411, 412, 413, and/or 414 occurs during a first period. I can.
  • the first period elapses while the voltage level of the at least one block 411, 412, 413, and/or 414 is maintained. If so, it may be detected that the processor 410 is in an abnormal state.
  • the PMIC 420 may detect an abnormal state of a system constituting the processor 410 by using power monitoring that measures voltage and/or current according to DVFS for each domain of the processor 410. .
  • the PMIC 420 of the electronic device 101 may determine whether the processor 410 is in an abnormal state by measuring voltage and/or current supplied to various domains that drive the processor 410 DVFS. have.
  • the PMIC 420 may determine whether at least one module 610 is in an abnormal state by measuring a current of an LDO circuit that supplies power to the at least one module 610.
  • the PMIC 420 may detect a more accurate system abnormal state by additionally determining whether the processor 410 is in a sleep state and/or an input condition of an external device.
  • FIG. 8 is a flowchart 800 illustrating a method of recovering an abnormal state by an electronic device (eg, the electronic device 101 of FIG. 1) according to an exemplary embodiment.
  • the electronic device 101 may set voltage monitoring in operation 810.
  • the PMIC of the electronic device 101 (for example, the PMIC 420 in FIGS. 5A and 5B) comprises a plurality of blocks (for example, the processor 410 in FIGS. 55A and/or 5B ).
  • the monitoring unit 421 to be operated according to the configuration of the system and/or the plurality of blocks 411, 412, 413, and 414 of FIGS. 55A and/or 5B may be set.
  • the setting of the monitoring unit 421 of the PMIC 420 may vary according to a plurality of blocks 411, 412, 413, and 414 constituting the processor 410 and/or a system.
  • the PMIC 420 includes a buck converter circuit and an LDO circuit, which are logic circuits for detecting an abnormal state such as a lock-up state of a system, and a plurality of blocks 411, 412, 413, 414 and/or Or it can be set according to the configuration of the system.
  • the electronic device 101 applies a voltage of at least one block (eg, at least one block 411, 412, 413, and/or 414 of FIGS. 5A and/or 5B). It can be monitored every first cycle.
  • the PMIC 420 of the electronic device 101 may monitor the processor 410 at a set first cycle according to a set monitoring setting.
  • the PMIC 420 may store a voltage value of at least one monitored block 411, 412, 413, and/or 414 in the monitoring unit 421.
  • the electronic device 101 may determine whether the voltage level of the at least one block 411, 412, 413, and/or 414 is constant during the first period.
  • the PMIC 420 of the electronic device 101 may determine whether an abnormality has occurred in at least one block 411, 412, 413, and/or 414 of the processor 410 and/or a system.
  • the PMIC 420 comprises at least one block 411, 412, 413, and/or 414 constituting the processor 410 and/or at least one block 411, 412, 413, collected to detect an abnormality in the system. And/or whether the voltage value of 414 maintains a constant value during the first period or within a certain value range may be checked.
  • the PMIC 420 primarily provides the processor 410 It may be determined that there is an abnormality in at least one block 411, 412, 413, and/or 414 and/or in the system.
  • the PMIC 420 may change the first period by additionally determining whether the processor 410 has entered the sleep state.
  • the PMIC 420 additionally determines whether a second request has been received within a first period after the first request is received, and at least one block 411, 412, 413, and/or 414 constituting the processor 410 and / Or it can be finally determined whether the system is in an abnormal state.
  • the PMIC 420 may return to operation 820 when the voltage level of at least one block 411, 412, 413, and/or 414 changes during the first period (operation 830-No). have.
  • the PMIC 420 may proceed to operation 840.
  • the electronic device 101 may perform an operation of resetting the processor 410 by the PMIC 420 in operation 840.
  • the PMIC 420 determines that at least one block (411, 412, 413, and/or 414) constituting the processor 410 and/or a system has an abnormality and the processor 410 is in an abnormal state.
  • the power supplied to the processor 410 may be cut off for a specified time.
  • the electronic device 101 may reboot the operating system (OS) of the processor 410 in operation 850.
  • the processor 410 may recover from an abnormal state by rebooting the operating system using a reset function provided by the PMIC 420.
  • the PMIC 420 of the electronic device 101 may detect an abnormal state by itself and safely recover from the abnormal state when a situation in which the system of the processor 410 cannot operate occurs.
  • the method of recovering the abnormal state of the processor 410 using the reset function of the PMIC 420 is to safely recover the system of the keyless electronic device 101 having a structure in which a physical key is omitted. It could be the way.
  • An electronic device may be a device of various types.
  • the electronic device may include, for example, a portable communication device (eg, a smartphone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance.
  • a portable communication device e.g, a smartphone
  • a computer device e.g., a laptop, a desktop, a tablet, or a smart bracelet
  • a portable multimedia device e.g., a portable medical device
  • a camera e.g., a camera
  • a wearable device e.g., a portable medical device
  • a home appliance e.g., a portable medical device, a portable medical device, a camera, a wearable device, or a home appliance.
  • a or B “at least one of A and B”, “at least one of A or B,” “A, B or C,” “at least one of A, B and C,” and “A”
  • Each of the phrases such as “at least one of, B, or C” may include any one of the items listed together in the corresponding one of the phrases, or all possible combinations thereof.
  • Terms such as “first”, “second”, or “first” or “second” may be used simply to distinguish the component from other Order) is not limited.
  • Some (eg, first) component is referred to as “coupled” or “connected” to another (eg, second) component, with or without the terms “functionally” or “communicatively”. When mentioned, it means that any of the above components may be connected to the other components directly (eg by wire), wirelessly, or via a third component.
  • module used in this document may include a unit implemented in hardware, software, or firmware, and may be used interchangeably with terms such as logic, logic blocks, parts, or circuits.
  • the module may be an integrally configured component or a minimum unit of the component or a part thereof that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • Various embodiments of the present document include one or more commands stored in a storage medium (eg, internal memory 136 or external memory 138) that can be read by a machine (eg, electronic device 101). It may be implemented as software (for example, the program 140) including them.
  • the processor eg, the processor 120 of the device (eg, the electronic device 101) may call and execute at least one command among one or more commands stored from a storage medium. This enables the device to be operated to perform at least one function according to the at least one command invoked.
  • the one or more instructions may include code generated by a compiler or code executable by an interpreter.
  • a storage medium that can be read by a device may be provided in the form of a non-transitory storage medium.
  • non-transitory only means that the storage medium is a tangible device and does not contain a signal (e.g., electromagnetic waves), and this term refers to the case where data is semi-permanently stored in the storage medium. It does not distinguish between temporary storage cases.
  • a signal e.g., electromagnetic waves
  • a method according to various embodiments disclosed in this document may be provided by being included in a computer program product (computer pro memory product).
  • Computer program products can be traded between sellers and buyers as commodities.
  • Computer program products are distributed in the form of a device-readable storage medium (e.g. compact disc read only memory (CD-ROM)), or via an application store (e.g. Play Store TM ) or on two user devices (e.g. : It can be distributed (e.g., downloaded or uploaded) directly or online between smartphones).
  • a device-readable storage medium e.g. compact disc read only memory (CD-ROM)
  • an application store e.g. Play Store TM
  • two user devices e.g. : It can be distributed (e.g., downloaded or uploaded) directly or online between smartphones).
  • At least a part of the computer program product may be temporarily stored or temporarily generated in a storage medium that can be read by a device such as a server of a manufacturer, a server of an application store, or a memory of a relay server.
  • each component (eg, module or program) of the above-described components may include a singular number or a plurality of entities.
  • one or more components or operations among the above-described corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg, a module or program
  • the integrated component may perform one or more functions of each component of the plurality of components in the same or similar to that performed by the corresponding component among the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component may be sequentially, parallel, repeatedly, or heuristically executed, or one or more of the operations may be executed in a different order or omitted. , Or one or more other actions may be added.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

하우징, 상기 하우징의 내부에 배치되고 지정된 기능을 수행하기 위한 적어도 하나의 블록을 포함하는 프로세서, 상기 하우징의 내부에 배치되고 상기 프로세서와 전기적으로 연결되어 상기 프로세서가 복수의 신호들을 송수신하도록 하는 인터페이스, 및 상기 하우징의 내부에 배치되고 상기 프로세서와 상기 인터페이스를 통해 전기적으로 연결되어 상기 적어도 하나의 블록에 지정된 전압을 갖는 적어도 하나의 클럭 신호를 공급하는 PMIC(power management integrated circuit)를 포함하고, 상기 PMIC는, 상기 인터페이스를 통해 상기 프로세서로부터 상기 적어도 하나의 클럭 신호 중 제1 클럭 신호를 요청하는 제1 요청을 수신하고, 상기 제1 요청에 응답하여 상기 제1 클럭 신호를 상기 프로세서로 공급하고, 상기 제1 클럭 신호에 지정된 전압인 제1 전압 및 상기 적어도 하나의 블록의 전압을 확인하고, 지정된 주기인 제1 주기 동안 상기 제1 전압과 다른 제2 전압을 갖는 제2 클럭 신호를 요청하는 제2 요청이 수신되었는지 여부를 확인하고, 상기 제1 주기 동안 상기 적어도 하나의 블록의 전압의 변화가 발생하였는지 여부를 확인하고, 및 상기 적어도 하나의 블록의 전압의 크기가 유지된 상태로 상기 제1 주기가 경과하는 경우 상기 프로세서가 이상 상태인 것으로 감지하도록 설정된 전자 장치가 개시된다. 이 외에도 명세서를 통해 파악되는 다양한 실시 예가 가능하다.

Description

전력 관리 집적 회로를 포함하는 전자 장치 및 상기 전자 장치의 이상 상태를 회복하기 위한 방법
본 문서에서 개시되는 실시 예들은 전력 관리 집적 회로를 포함하는 전자 장치 및 상기 전자 장치의 이상 상태를 회복하기 위한 방법과 관련된다.
전자 장치는 전력 관리 집적 회로(Power Management Integrated Circuit, 이하 "PMIC"라 한다)를 포함할 수 있다. PMIC는 전자 장치를 이루는 구성 요소들 각각에 전력을 공급하여 전자 장치가 동작하도록 할 수 있다. PMIC는 프로세서가 동작하기 위해 필요한 전력을 공급할 수 있다. 프로세서는 지정된 기능을 수행하기 위한 복수의 블록들을 가질 수 있다. PMIC는 전자 장치의 프로세서를 이루는 복수의 블록들 각각에 전력을 공급할 수 있다. PMIC는 프로세서와 인터페이스를 통해 전기적으로 연결되어 복수의 블록들에 지정된 전압을 갖는 복수의 클럭 신호들을 공급할 수 있다. 복수의 블록들 각각에 공급되는 복수의 클럭 신호들 각각은 지정된 범위를 가질 수 있다.
한편, 전자 장치는 다양한 상황에 의해 프로세서가 정상적인 동작을 하지 못하는 이상 상태인 락-업(Lock-up) 상태로 될 수 있다. PMIC는 이상 상태의 전자 장치의 프로세서를 리셋(reset)시킬 수 있다. 프로세서를 리셋시키는 경우 프로세서가 다시 시작되면서 정상 상태로 되돌아와 전자 장치가 정상적으로 동작하도록 할 수 있다. PMIC는 프로세서에 공급되는 전력을 일시적으로 차단함으로써 프로세서를 리셋시켜 전자 장치를 회복할 수 있다. 사용자는 전자 장치의 하우징에 배치된 물리적인 키(key)를 조작하여 PMIC가 이상 상태의 전자 장치의 프로세서를 리셋(reset)시키는 기능을 시작하는 트리거(trigger) 입력을 수행할 수 있다. 예를 들어, 전자 장치가 이상 상태인 경우 사용자는 전자 장치의 전원 키 및 음량 감소(volume down) 키를 동시에 지정된 시간 동안 누르고 있는 경우 PMIC가 프로세서를 리셋시키는 기능을 시작할 수 있다.
전자 장치에 배치된 물리적인 키를 조작하여 PMIC가 프로세서를 리셋시키는 기능을 시작하는 경우 조작 방법이 간단한 경우 사용자의 잘못된 조작으로 프로세서를 불필요하게 리셋시킬 수 있고, 조작 방법이 복잡한 경우 사용자가 프로세서를 리셋시키는 과정이 불편할 수 있다.
프로세서가 이상 상태로 되었을 때 전자 장치에서 프로세서가 이상 상태인 것을 표시하지 않는 경우 사용자가 전자 장치가 이상 상태인 것을 감지하지 못할 수 있다. 또한 사용자가 부재 중이거나 수면 중이어서 전자 장치를 확인하지 못하여 전자 장치가 이상 상태인 것을 감지하지 못할 수 있다. 전자 장치가 이상 상태인 것을 감지하지 못하는 경우 사용자가 PMIC가 프로세서를 리셋시키는 기능을 실행하지 못할 수 있다. 특히 전자 장치의 디스플레이가 턴-온(turn-on)된 상태에서 이상 상태가 발생하는 경우 디스플레이가 턴-온 된 상태를 장시간 지속하여 전자 장치의 배터리가 급격하게 소모되거나 방전될 수 있다.
또한 최근의 전자 장치는 전자 장치의 하우징에서 전원 키를 제외한 물리적인 키를 제거한 키리스(keyless) 구조를 적용할 수 있다. 키리스 구조를 적용한 전자 장치의 경우 물리적인 키의 조합을 이용하여 PMIC가 프로세서를 리셋시키는 기능을 시작하는 트리거 입력을 수행하는 것이 용이하지 않을 수 있다.
본 문서에 개시되는 다양한 실시 예들은, 전자 장치의 프로세서의 이상 상태를 감지할 수 있는 전력 관리 집적 회로를 포함하는 전자 장치 및 상기 전자 장치의 이상 상태를 회복하기 위한 방법을 제공하고자 한다.
본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 하우징, 상기 하우징의 내부에 배치되고 지정된 기능을 수행하기 위한 적어도 하나의 블록을 포함하는 프로세서, 상기 하우징의 내부에 배치되고 상기 프로세서와 전기적으로 연결되어 상기 프로세서가 복수의 신호들을 송수신하도록 하는 인터페이스, 및 상기 하우징의 내부에 배치되고 상기 프로세서와 상기 인터페이스를 통해 전기적으로 연결되어 상기 적어도 하나의 블록에 지정된 전압을 갖는 적어도 하나의 클럭 신호를 공급하는 PMIC(power management integrated circuit)를 포함하고, 상기 PMIC는, 상기 인터페이스를 통해 상기 프로세서로부터 상기 적어도 하나의 클럭 신호 중 제1 클럭 신호를 요청하는 제1 요청을 수신하고, 상기 제1 요청에 응답하여 상기 제1 클럭 신호를 상기 프로세서로 공급하고, 상기 제1 클럭 신호에 지정된 전압인 제1 전압 및 상기 적어도 하나의 블록의 전압을 확인하고, 지정된 주기인 제1 주기 동안 상기 제1 전압과 다른 제2 전압을 갖는 제2 클럭 신호를 요청하는 제2 요청이 수신되었는지 여부를 확인하고, 상기 제1 주기 동안 상기 적어도 하나의 블록의 전압의 변화가 발생하였는지 여부를 확인하고, 및 상기 적어도 하나의 블록의 전압의 크기가 유지된 상태로 상기 제1 주기가 경과하는 경우 상기 프로세서가 이상 상태인 것으로 감지하도록 설정될 수 있다.
또한, 본 문서에 개시되는 일 실시 예에 따른 전자 장치의 이상 상태를 회복하기 위한 방법은, PMIC가 인터페이스를 통해 프로세서로부터 적어도 하나의 클럭 신호 중 제1 클럭 신호를 요청하는 제1 요청을 수신하는 동작, 상기 PMIC가 상기 제1 요청에 응답하여 상기 제1 클럭 신호를 상기 프로세서로 공급하는 동작, 상기 PMIC가 상기 제1 클럭 신호에 지정된 전압인 제1 전압 및 상기 프로세서의 적어도 하나의 블록의 전압을 확인하는 동작, 상기 PMIC에 지정된 주기인 제1 주기 동안 상기 제1 전압과 다른 제2 전압을 갖는 제2 클럭 신호를 요청하는 제2 요청이 수신되었는지 여부를 확인하는 동작, 상기 PMIC가 상기 제1 주기 동안 상기 적어도 하나의 블록의 전압의 변화가 발생하였는지 여부를 확인하는 동작, 및 상기 적어도 하나의 블록의 전압의 크기가 유지된 상태로 상기 제1 주기가 경과하는 경우 상기 PMIC에서 상기 프로세서가 이상 상태인 것으로 감지하는 동작을 포함할 수 있다.
또한, 본 문서에 개시되는 일 실시 예에 따른 전자 장치가 이상 상태를 회복하기 위한 복수의 인스트럭션(instruction)들을 저장한 기록 매체에 있어서, 상기 복수의 인스트럭션들은, PMIC가 인터페이스를 통해 프로세서로부터 적어도 하나의 클럭 신호 중 제1 클럭 신호를 요청하는 제1 요청을 수신하고, 상기 PMIC가 상기 제1 요청에 응답하여 상기 제1 클럭 신호를 상기 프로세서로 공급하고, 상기 PMIC가 상기 제1 클럭 신호에 지정된 전압인 제1 전압 및 상기 적어도 하나의 블록의 전압을 확인하고, 상기 PMIC에 지정된 주기인 제1 주기 동안 상기 제1 전압과 다른 제2 전압을 갖는 제2 클럭 신호를 요청하는 제2 요청이 수신되었는지 여부를 확인하고, 상기 PMIC가 상기 제1 주기 동안 상기 적어도 하나의 블록의 전압의 변화가 발생하였는지 여부를 확인하고, 및 상기 적어도 하나의 블록의 전압의 크기가 유지된 상태로 상기 제1 주기가 경과하는 경우 상기 PMIC에서 상기 프로세서가 이상 상태인 것으로 감지하도록 설정될 수 있다.
또한, 본 문서에 개시되는 다른 실시 예에 따른 전자 장치는, 하우징, 상기 하우징의 내부에 배치되고 지정된 기능을 수행하기 위한 적어도 하나의 블록을 포함하는 프로세서, 상기 하우징의 내부에 배치되고, 상기 프로세서와 전기적으로 연결되어 상기 프로세서가 복수의 신호들을 송수신하도록 하는 인터페이스, 및 상기 하우징의 내부에 배치되고, 상기 프로세서와 상기 인터페이스를 통해 전기적으로 연결되어 상기 적어도 하나의 블록에 지정된 전압을 갖는 적어도 하나의 클럭 신호를 공급하는 PMIC를 포함하고, 상기 프로세서는, 상기 인터페이스를 통해 상기 PMIC로 상기 적어도 하나의 클럭 신호 중 제1 클럭 신호를 요청하는 제1 요청을 전송하고, 상기 PMIC로부터 상기 제1 클럭 신호를 공급받고, 상기 제1 클럭 신호에 지정된 전압인 제1 전압 및 상기 적어도 하나의 블록의 전압을 확인하고, 상기 적어도 하나의 블록의 전압 변화를 분석하여 상기 적어도 하나의 블록의 이상 여부를 감지하고, 및 상기 적어도 하나의 블록의 이상이 감지되는 경우 상기 PMIC로 리셋 명령을 전송하여 상기 프로세서를 리셋하도록 설정될 수 있다.
본 문서에 개시되는 실시 예들에 따르면, PMIC는 프로세서로부터 제1 클럭 신호를 공급할 것을 요청하는 제1 요청을 수신하고 제1 요청이 요청하는 제1 클럭 신호의 전압의 크기 및/또는 프로세서의 모듈들과 연결된 단자로 흐르는 전류의 크기를 측정할 수 있다. PMIC는 제1 요청의 수신 여부, 제1 요청 이후 지정된 주기 이내 제1 클럭 신호와 다른 제2 클럭 신호를 요청하는 제2 요청의 수신 여부, 및/또는 프로세서를 이루는 복수의 블록들 중 적어도 하나의 블록의 전압의 크기가 지정된 주기 이내에 변화하는지 여부에 따라 프로세서가 이상 상태인지 여부를 판단할 수 있다. 이에 따라 PMIC는 프로세서 내부의 타이머에서 이상 상태인지 여부를 감지할 수 없는 경우에도 프로세서가 이상 상태인지 여부를 판단할 수 있다.
또한, 본 문서에 개시되는 실시 예들에 따르면, PMIC는 프로세서가 이상 상태인 경우 PMIC의 모니터링부에서 PMIC가 프로세서를 리셋시키는 기능을 시작하도록 설정될 수 있다. 이에 따라 사용자가 전자 장치가 이상 상태인 것을 감지하지 못하는 경우에도 PMIC가 내부적으로 프로세서를 리셋시켜 프로세서가 정상 상태로 되돌아와 전자 장치가 정상적으로 동작하도록 할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 다양한 실시 예에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 일 실시 예에 따른 전자 장치의 하우징, 디스플레이, 제1 키, 및 제2 키를 나타낸 도면이다.
도 3은 일 실시 예에 따른 전자 장치의 하우징, 디스플레이, 제3 키, 및 센서를 나타낸 도면이다.
도 4는 일 실시 예에 따른 전자 장치의 PMIC가 프로세서를 정상적으로 동작시키는 상태를 나타낸 도면이다.
도 5a는 일 실시 예에 따른 전자 장치의 PMIC가 프로세서의 이상 상태를 감지하고 프로세서를 리셋시키는 상태를 나타낸 도면이다.
도 5b는 일 실시 예에 따른 전자 장치의 프로세서 내의 전압 제어 블록이 프로세서의 이상 상태를 감지하고 PMIC에 리셋 명령을 전송하는 상태를 나타낸 도면이다.
도 6은 일 실시 예에 따른 전자 장치의 프로세서, PMIC, 및 적어도 하나의 모듈을 상세하게 나타낸 도면이다.
도 7은 일 실시 예에 따른 전자 장치가 이상 상태를 감지하는 방법을 나타낸 흐름도이다.
도 8은 일 실시 예에 따른 전자 장치가 이상 상태를 회복하는 방법을 나타낸 흐름도이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블럭도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)은, 예를 들면, 마이크, 마우스, 키보드, 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)이 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나의 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 2는 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))의 하우징(210), 디스플레이(220), 제1 키(230), 및 제2 키(240)를 나타낸 도면(200)이다.
일 실시 예에서, 하우징(210)은 전자 장치(101)의 전면(front side)을 향하는 전면 플레이트(미도시), 전자 장치(101)의 후면(rear side)을 향하는 후면 플레이트(미도시), 및 전면 플레이트와 후면 플레이트를 연결하고 전자 장치(101) 내부의 공간을 정의하는 측면 부재(미도시)를 포함할 수 있다. 하우징(210)은 전자 장치(101)의 외곽 형태를 정의할 수 있다. 하우징(210)은 전자 장치(101)를 구성하는 구성 요소들을 내부의 공간에 실장하고 구성 요소들을 외부의 충격으로부터 보호할 수 있다.
일 실시 예에서, 디스플레이(220)는 전자 장치(101)의 전면으로 보여지도록 형성될 수 있다. 디스플레이(220)는 전자 장치(101)의 상태 및/또는 전자 장치(101)가 나타내고자 하는 정보를 표시할 수 있다. 예를 들어, 디스플레이(220)는 전자 장치(101)의 통신 상태, 배터리 잔량 상태, 및/또는 시각 정보를 표시할 수 있다. 예를 들어, 디스플레이(220)는 현재 시각인 12시 45분을 나타내기 위해 중앙에 시와 분을 나누어서 12, 45라는 숫자를 표시할 수 있다.
일 실시 예에서, 제1 키(230)는 하우징(210)의 측면 부재 중 적어도 일부 상에 배치될 수 있다. 예를 들어, 제1 키(230)는 측면 부재 중 전자 장치(101)의 긴 모서리와 접하는 측면에 배치될 수 있다. 제1 키(230)는 전원 키(power key)일 수 있다. 그러나 이에 한정되지 않으며, 제1 키(230)는 전자 장치(101)의 사용자가 물리적으로 눌러서 입력할 수 있고, 사용자가 누르는 입력에 대응하여 전자 장치(101)가 지정된 기능을 수행하도록 설정된 입력 수단일 수 있다.
일 실시 예에서, 제2 키(240)는 하우징(210)의 측면 부재 상에 배치될 수 있다. 제2 키(240)는 제1 키(230)와 이격되어 배치될 수 있다. 예를 들어, 제2 키(240)는 측면 부재 중 제1 키(230)가 배치된 측면과 반대 측면에 배치될 수 있다. 제2 키(240)는 음량 제어 키일 수 있다. 제2 키(240)가 음량 제어 키인 경우 제2 키(240)는 음량 증가 키(volume up key)(241) 및 음량 감소 키(volume down key)(242)로 이루어질 수 있다. 그러나 이에 한정되지 않으며, 제2 키(240)는 전자 장치(101)의 사용자가 물리적으로 눌러서 입력할 수 있고, 사용자가 누르는 입력에 대응하여 전자 장치(101)가 지정된 기능을 제어하도록 설정된 입력 수단일 수 있다.
일 실시 예에서, 전자 장치(101)의 프로세서(예: 도 1의 프로세서(120))는 정상인 동작을 수행하지 못하는 이상 상태가 될 수 있다. 예를 들어, 프로세서(120)는 전혀 동작하지 않고 전자 장치(101)가 동작을 정지한 상태로 멈추도록 하는 락-업(Lock-up) 상태가 될 수 있다. 사용자는 제1 키(230) 및/또는 제2 키(240)를 조작하여 PMIC(예: 도 1의 전력 관리 모듈(188))가 프로세서(120)를 리셋(reset)시켜 프로세서(120)를 이상 상태로부터 회복시킬 수 있다. 예를 들어, 제1 키(230)가 전원 키이고 제2 키(240)가 음량 제어 키인 경우 사용자는 제1 키(230) 및 음량 감소 키(242)를 지정된 시간 동안 동시에 누르고 있을 수 있다. 제1 키(230) 및 음량 감소 키(242)를 지정된 시간 동안 동시에 누르고 있는 경우 PMIC(188)는 프로세서(120)를 리셋시키는 트리거(trigger) 동작을 수행할 수 있다.
일 실시 예에서, 전자 장치(101)의 제1 키(230) 및/또는 제2 키(240)를 조작하여 PMIC(188)를 리셋시키는 경우 사용자가 조작 방법이 간단한 경우 사용자의 잘못된 조작으로 프로세서(120)를 불필요하게 리셋시킬 수 있고, 조작 방법이 복잡한 경우 사용자가 프로세서(120)를 리셋시키는 과정이 불편할 수 있다. 또한 사용자가 전자 장치(101)가 이상 상태인 것을 감지하지 못하는 경우 프로세서(120)를 리셋시키지 못할 수 있다. 이에 따라 PMIC(188)가 프로세서(120)를 리셋시키는 새로운 방법이 필요할 수 있다.
도 3은 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))의 하우징(310), 디스플레이(320), 제3 키(330), 및 센서(440)를 나타낸 도면(300)이다.
하우징(310)은 전면 플레이트(미도시), 후면 플레이트(미도시), 및 측면 부재(미도시)를 포함할 수 있다. 하우징(310)은 전자 장치(101)의 외곽 형태를 정의할 수 있다. 디스플레이(320)는 전자 장치(101)의 전면으로 보여지도록 형성될 수 있다. 디스플레이(320)는 전자 장치(101)의 상태 및/또는 전자 장치(101)가 나타내고자 하는 정보를 표시할 수 있다.
일 실시 예에서, 제3 키(330)는 하우징(310)의 측면 부재 중 적어도 일부 상에 배치될 수 있다. 예를 들어, 제3 키(330)는 측면 부재 중 전자 장치(101)의 짧은 모서리와 접하는 측면에 배치될 수 있다. 제3 키(330)는 전원 키일 수 있다.
일 실시 예에서, 하우징(310)에 물리적인 키는 제3 키(330)만 배치될 수 있다. 도 3에 따른 전자 장치(101)는 키가 전원 키를 제외한 모든 물리적인 키를 하우징(310)에서 제거한 키리스(keyless) 스마트 폰(smart phone)일 수 있다.
일 실시 예에서, 센서(440)는 디스플레이(320)의 적어도 일부와 중첩되도록 디스플레이(320)의 내부에 배치될 수 있다. 예를 들어, 센서(440)는 디스플레이(320)의 가장자리 영역에 배치될 수 있다. 센서(440)는 사용자의 입력에 대응하여 전자 장치(101)의 지정된 기능을 제어하도록 설정될 수 있다. 예를 들어, 센서(440)는 포스 센서(force sensor)일 수 있다. 센서(440)는 제2 키(예: 도 2의 제2 키(240))가 수행하는 역할을 대신할 수 있다. 예를 들어, 센서(440)는 음량 증가부(441) 및 음량 감소부(442)를 포함할 수 있다. 키리스 구조의 전자 장치(101)는 디스플레이(320)에 센서(440)를 배치하여 물리적인 키를 대신할 수 있다.
일 실시 예에서, 키리스 구조를 적용한 전자 장치(101)의 경우 물리적인 키의 조합을 이용하여 리셋 트리거 입력을 수행하는 것이 용이하지 않을 수 있다. 키리스 구조의 전자 장치(101)에서는 사용자의 입력을 통해 PMIC(188)가 프로세서(120)를 리셋시키도록 설정하는 것이 용이하지 않을 수 있다. 이에 따라 PMIC(188)가 프로세서(120)를 리셋시키는 새로운 방법이 필요할 수 있다.
도 4는 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))의 PMIC(420)(예: 도 1의 전력 관리 모듈(188))가 프로세서(410)(예: 도 1의 프로세서(120))를 정상적으로 동작시키는 상태를 나타낸 도면(400)이다.
일 실시 예에서, 프로세서(410)는 하우징(예: 도 2의 하우징(210) 또는 도 3의 하우징(310)) 의 내부에 배치될 수 있다. 프로세서(410)는 전자 장치(101)의 전반적인 동작들을 제어하기 위한 지정된 기능을 수행할 수 있다.
일 실시 예에서, 프로세서(410)는 지정된 기능을 수행하기 위한 복수의 블록(block)들을 가질 수 있다. 예를 들어, 프로세서(410)는 제1 블록(411), 제2 블록(412), 제3 블록(413), 및/또는 제4 블록(414)을 가질 수 있다. 제1 내지 제4 블록(411, 412, 413, 414)은 각각 지정된 기능을 수행할 수 있다. 예를 들어, 제1 블록(411)은 전자 장치(101)에 입력되는 사용자 입력을 감지할 수 있다. 제2 블록(412)은 전자 장치(101)가 외부 전자 장치와 통신하기 위한 통신 채널을 수립할 수 있다. 제3 블록(413)은 전자 장치(101)가 디스플레이(예: 도 2의 디스플레이(220) 또는 도 3의 디스플레이(320))에 표시할 화면을 설정할 수 있다. 제4 블록(414)은 전자 장치(101)에 저장된 어플리케이션을 실행할 수 있다.
일 실시 예에서, PMIC(420)는 프로세서(410)와 인터페이스(430)(예: 도 1의 인터페이스(177))를 통해 전기적으로 연결될 수 있다. 프로세서(410) 및 PMIC(420)는 인터페이스(430)를 통해 쌍방향으로 다양한 신호들을 송수신할 수 있다. 프로세서(410)는 PMIC(420)에 제1 내지 제4 블록(411, 412, 413, 414)이 동작하기 위해 필요한 신호들을 요청할 수 있다. 제1 내지 제4 블록(411, 412, 413, 414)은 다양한 제어 신호 및/또는 클럭 신호를 공급받아 동작할 수 있다. 프로세서(410)는 지정된 주기마다 클럭 신호를 공급받기 위해 PMIC(420)에 요청을 전송할 수 있다. 예를 들어, 프로세서(410)는 클럭 신호를 요청하는 요청을 인터페이스(430)를 통해 PMIC(420)로 전송할 수 있다. PMIC(420)는 요청에 응답하여 프로세서(410)의 복수의 블록들(411, 412, 413, 414) 중 적어도 하나의 블록(411, 412, 413, 및/또는 414)에 적어도 하나의 클럭 신호를 공급할 수 있다. 적어도 하나의 클럭 신호는 지정된 전압을 가질 수 있다.
일 실시 예에서, 프로세서(410)는 인터페이스(430)를 통해 적어도 하나의 클럭 신호 중 제1 클럭 신호를 요청하는 제1 요청을 PMIC(420)로 전송할 수 있다. PMIC(420)는 제1 요청에 응답하여 제1 클럭 신호를 프로세서(410)로 공급할 수 있다.
일 실시 예에서, PMIC(420)는 모니터링부(421)를 포함할 수 있다. 모니터링부(421)는 프로세서(410)로부터 수신한 요청에 대응하는 클럭 신호의 전압을 확인(또는, 모니터링)할 수 있다. 예를 들어, PMIC(420)의 모니터링부(421)를 이용하여 제1 클럭 신호에 지정된 전압인 제1 전압을 확인할 수 있다. 모니터링부(421)는 프로세서(410)로 공급되는 전압의 크기 및 파형을 적어도 하나의 블록(411, 412, 413, 및/또는 414)에 대하여 확인할 수 있다. 예를 들어, PMIC(420)의 모니터링부(421)를 이용하여 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압을 확인할 수 있다.
일 실시 예에서, PMIC(420)는 지정된 주기인 제1 주기 동안 제1 전압과 다른 제2 전압을 갖는 제2 클럭 신호를 요청하는 제2 요청이 수신되었는지 여부를 확인할 수 있다. PMIC(420)는 제2 요청이 수신된 경우 프로세서(410)로 제2 클럭 신호를 공급할 수 있다. 프로세서(410)가 정상적으로 동작하는 경우 PMIC(420)는 제1 주기 이내에 프로세서(410)로부터 새로운 요청을 수신하고, 제1 주기 이내에 프로세서(410)로 공급하는 클럭 신호를 변화시킬 수 있다.
일 실시 예에서, 프로세서(410)는 타이머(415)를 포함할 수 있다. 타이머(415)는 프로세서(410)의 구동 타이밍을 제어할 수 있다. 타이머(415)는 프로세서(410)의 이상 상태를 감지할 수 있다. 예를 들어, 타이머(415)는 프로세서(410) 내부의 와치도그(watchdog)일 수 있다. 타이머(415)는 프로세서(410)에 포함된 적어도 하나의 블록(411, 412, 413, 및/또는 414)을 지정된 주기로 리셋시켜 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 이상 상태를 감지할 수 있다. 타이머(415)는 적어도 하나의 블록(411, 412, 413, 및/또는 414)을 이상 상태로부터 회복시킬 수 있다.
일 실시 예에서, 프로세서(410)가 전체적으로 이상 상태로 되는 경우 프로세서(410)에 포함된 타이머(415) 역시 이상 상태가 될 수 있다. 타이머(415)가 이상 상태인 경우 타이머(415)는 프로세서(410)를 리셋시키지 못할 수 있다. 타이머(415)가 프로세서(410)를 리셋시키지 못하는 경우 프로세서(410)를 이상 상태로부터 회복시키기 위한 별도의 방법이 필요할 수 있다.
도 5a는 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))의 PMIC(420)가 프로세서(410)의 이상 상태를 감지하고 프로세서(410)를 리셋시키는 상태를 나타낸 도면(500)이다.
일 실시 예에서, PMIC(420)는 제1 주기 동안 복수의 블록들(411, 412, 413, 414) 중 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압의 변화가 발생하였는지 여부를 확인할 수 있다. PMIC(420)는 제1 주기 동안 적어도 하나의 블록(411, 412, 413, 및/또는 414)에 입력되는 전압을 확인할 수 있다. 예를 들어, PMIC(420)는 제1 주기 동안 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전원 입력 단자의 전압의 크기 및/또는 파형을 측정할 수 있다. PMIC(420)는 모니터링부(421)를 이용하여 프로세서(420)의 도메인(domain)(예: 적어도 하나의 블록(411, 412, 413, 및/또는 414)) 별로 DVFS(Dynamic Voltage and Frequency Scaling)에 따른 전압의 변화 여부를 측정할 수 있다. PMIC(420)는 전압의 변화 여부에 따라 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 이상 상태를 감지할 수 있다. 다른 예로, PMIC(420)는 프로세서(410)로부터 요청을 수신한 이후 제1 주기 이내에 수신된 요청과 다른 요청이 수신되었는지 여부를 확인할 수 있다.
일 실시 예에서, PMIC(420)는 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압의 크기가 유지된 상태로 제1 주기가 경과하는 경우 프로세서(410)가 이상 상태인 것으로 감지하도록 설정될 수 있다. 예를 들어, PMIC(420)의 모니터링부(421)는 인터페이스(430)를 통해 측정된 제1 블록(411)의 전압이 제1 주기가 경과하는 동안 제1 전압을 유지하는 경우 제1 블록(411)이 이상 상태인 것으로 감지할 수 있다.
일 실시 예에서, PMIC(420)는 제1 요청이 수신되지 않는 경우 프로세서(410)가 이상 상태인 것으로 감지하도록 설정될 수 있다. PMIC(420)는 제1 요청 자체가 수신되지 않아 프로세서(410)가 어떤 클럭 신호를 이용하여 동작하는지 알 수 없는 상태인 경우 프로세서(410)가 이상 상태인 것으로 판단할 수 있다.
일 실시 예에서, PMIC(420)는 프로세서(410)로부터 요청을 수신한 이후 제1 주기 이내에 수신된 요청과 다른 요청이 수신되지 않는 경우 프로세서(410)가 이상 상태인 것으로 감지할 수 있다. 예를 들어, PMIC(420)는 제1 요청이 수신된 이후 제1 주기 동안 제2 요청이 수신되지 않는 경우 프로세서(410)가 이상 상태인 것으로 감지하도록 설정될 수 있다.
일 실시 예에서, PMIC(420)는 프로세서(410)가 이상 상태인 것으로 감지한 경우 프로세서(410)를 리셋시킬 수 있다. PMIC(420)는 프로세서(410)를 리셋시키는 트리거를 제1 주기가 경과한 이후 실행할 수 있다. 예를 들어, PMIC(420)는 모니터링부(421)에서 프로세서(410)를 리셋시키는 리셋 신호를 인터페이스(430)를 통해 프로세서(410)로 공급할 수 있다. 다른 예로, PMIC(420)는 프로세서(410)로 클럭 신호의 공급을 지정된 시간 동안 차단하여 프로세서(410)를 리셋시킬 수 있다. 그러나 이에 한정되지 않으며, PMIC(420)는 사용자의 설정 및/또는 사용자의 입력에 의해 프로세서(410)를 리셋시키는 동작을 실행할 수 있다.
일 실시 예에서, PMIC(420)는 프로세서(410)에 구동과 관련된 클럭 신호를 공급하고 프로세서(410)의 전압을 모니터링하여 프로세서(410)를 구성하는 시스템의 이상 상태를 감지할 수 있다. PMIC(420)는 프로세서(410)의 이상 상태 감지 시, 사용자의 입력이 없는 상태에서도, 시스템을 회복하여 사용자의 불편함을 최소화시키고 키리스 전자 장치(101)의 시스템을 안전하게 회복시킬 수 있다.
일 실시 예에서, PMIC(420)는 모니터링부(421)를 통해서 이상 상태가 감지되는 경우, 사용자의 입력 여부 및 프로세서(410)의 슬립(sleep) 상태 진입 여부와 같은 조건을 추가적으로 고려할 수 있다. 예를 들어, PMIC(420)는 사용자의 입력이 있는 경우 즉시 리셋 트리거를 동작시켜 프로세서(410)를 이상 상태에서 회복시키고, 사용자의 입력이 없는 경우 제1 주기가 경과한 이후 리셋 트리거를 동작시켜 프로세서(410)를 이상 상태에서 회복시킬 수 있다. 다른 예로, PMIC(420)는 프로세서(410)가 슬립 상태에 진입한 경우 제1 주기를 증가시켜 PMIC(420)가 불필요하게 리셋 트리거를 동작시키는 현상을 방지할 수 있다.
일 실시 예에서, 프로세서(410) 및 타이머(415)에 모두 이상이 있는 경우에도 프로세서(410)의 외부에 배치된 PMIC(420)에서 시스템의 이상을 감지할 수 있다. PMIC(420)는 프로세서(410) 및 타이머(415)에 모두 이상이 있는 경우에도 안전하게 프로세서(410)를 리셋시켜 프로세서(410)의 시스템을 회복시킬 수 있다.
도 5b는 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))의 프로세서(410) 내의 전압 제어 블록(501)이 프로세서(410)의 이상 상태를 감지하고 PMIC(420)에 리셋 명령을 전송하는 상태를 나타낸 도면이다.
일 실시 예에서, 프로세서(410)는 전압 제어 블록(501)을 포함할 수 잇다. 전압 제어 블록(501)은 제1 블록(411), 제2 블록(412), 제3 블록(413), 및 제4 블록(414)과 연결될 수 있다. 전압 제어 블록(501)은 인터페이스(430)와 연결되어 PMIC(420)와 신호를 송수신할 수 있다.
일 실시 예에서, 전압 제어 블록(501)은 제1 블록(411), 제2 블록(412), 제3 블록(413), 및/또는 제4 블록(414)의 전압을 설정할 수 있다. 전압 제어 블록(501)은 제1 블록(411), 제2 블록(412), 제3 블록(413), 및/또는 제4 블록(414)의 전압을 모니터링할 수 있다. 전압 제어 블록(501)은 모니터링한 제1 블록(411), 제2 블록(412), 제3 블록(413), 및/또는 제4 블록(414)의 전압 변화를 분석하여 제1 블록(411), 제2 블록(412), 제3 블록(413), 및/또는 제4 블록(414)의 이상을 감지할 수 있다. 전압 제어 블록(501)은 제1 블록(411), 제2 블록(412), 제3 블록(413), 및/또는 제4 블록(414)의 이상이 감지되는 경우 PMIC(420) 쪽으로 전원 차단 명령을 전송하여 일시적으로 프로세서(410)에 공급되는 전원을 차단할 수 있다. 전압 제어 블록(501)은 제1 블록(411), 제2 블록(412), 제3 블록(413), 및/또는 제4 블록(414)의 이상이 감지되는 경우 PMIC(420) 쪽으로 리셋 명령을 전송하여 전압 제어 블록(501)을 포함하는 프로세서(410) 자체를 리셋할 수 있다.
일 실시 예에서, 전압 제어 블록(501)은 프로세서(410) 내에 배치되어 PMIC(420)를 제어할 수 있다. 전압 제어 블록(501)은 소형 코어(Core)로 구현될 수 있다. 예를 들어, 대규모 집적 회로(Large Scale Integration, LSI)의 경우 그레베(grebe)라는 V8-M 코어를 전압 제어 블록(501)으로 사용할 수 있다. 프로세서(410)에 락-업과 같은 이상 상태가 발생하더라도 그레베(grebe)라는 V8-M 코어는 다운되지 않을 수 있다. 따라서 그레베(grebe)라는 V8-M 코어는 도 5a의 모니터링부(421)와 실질적으로 동일한 기능을 수행할 수 있다.
일 실시 예에서, PMIC(420)는 프로세서(410) 내의 V8-M 코어 상에서 동작하는 펌웨어(firmware)인 ACPM 코어(ACPM Core)에서 전원 차단 명령 및/또는 리셋 명령을 포함하는 명령을 수신할 수 있다. 프로세서(410)는 ACPM 코어를 통해 PMIC(420)로 명령을 전달할 수 있다.
도 6은 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))의 프로세서(410), PMIC(420), 및 적어도 하나의 모듈(610)을 상세하게 나타낸 도면(600)이다.
일 실시 예에서, PMIC(420)는 프로세서(410)를 구성하는 복수의 도메인들(511, 512, 513, 514) 각각의 전압 및/또는 전류를 측정할 수 있다. 예를 들어, PMIC(420)는 프로세서(410)를 구성하는 BIG 도메인(511), MID 도메인(512), LIT 도메인(513), 및/또는 MIF 도메인(514) 각각의 전압 및/또는 전류를 측정할 수 있다. 프로세서(410)는 복수의 도메인들(511, 512, 513, 514) 별로 생성되는 전류를 출력부(520)를 통해 출력할 수 있다. PMIC(420)는 복수의 도메인들(511, 512, 513, 514) 각각의 전류를 전류 측정부(630)를 통해 측정할 수 있다.
일 실시 예에서, PMIC(420)는 제1 요청이 수신된 이후 제1 주기 동안 모니터링부(421)를 이용하여 적어도 하나의 블록(예: 도 5a 및/또는 도 5b의 적어도 하나의 블록(411, 412, 413, 및/또는 414))로 유입되는 전류를 센싱하도록 설정될 수 있다. 예를 들어, PMIC(420)는 벅(Buck) 컨버터 회로들(621)을 이용하여 평균 전류를 측정할 수 있다. PMIC(420)는 버퍼(622)를 이용하여 측정된 평균 전류 중 모니터링하고자 하는 평균 전류 값을 ADC(623)로 전달할 수 있다. PMIC(420)는 ADC(623)를 통해 평균 전류 값을 해당하는 전류 데이터를 산출할 수 있다. PMIC(420)는 산출한 전류 데이터를 도 5a 및/또는 도 5b에서 설명한 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압을 확인한 정보와 같이 이용하여 프로세서(410)에 대한 리셋 작업 수행 여부를 판단할 수 있다.
일 실시 예에서, PMIC(420)는 ADC(623)에서 산출된 전류 데이터를 도메인 별로 지정된 채널(channel)(624)을 통해 모니터링부(421)로 전달할 수 있다. PMIC(420)는 프로세서(410)를 구성하는 적어도 하나의 블록(411, 412, 413, 및/또는 414) 중 시스템 이상을 감지하고자 하는 하드웨어의 블록을 채널(624) 별로 구분할 수 있다. 적어도 하나의 블록(411, 412, 413, 및/또는 414)은 PMIC(420)에서 지원하는 ADC(623) 및 채널(624)의 개수에 따라서 다양하게 설정될 수 있다.
일 실시 예에서, PMIC(420)는 인터페이스(430)를 통해 프로세서(410)로부터 제1 요청을 수신하고, 제1 요청에 대응하는 제1 클럭에 지정된 제1 전압을 모니터링 함과 동시에 프로세서(410)로부터 출력되는 전류를 모니터링 할 수 있다. PMIC(420)는 제1 요청이 수신된 이후 제1 주기 동안의 전압의 평균값을 제1 전압으로 산출할 수 있다. PMIC(420)는 프로세서(410)의 전압 및 전류를 모두 모니터링하여 프로세서(410)의 이상 상태를 보다 정확하게 판단할 수 있다.
일 실시 예에서, PMIC(420)의 주요 전원 공급원인 벅 컨버터 회로들(621)은 프로세서(410)의 DVFS 동작에 의해서 제1 주기(예: 약 10㎳ 이상 약 100㎳ 이하) 마다 계속해서 전압을 변경할 수 있다. 프로세서(410)가 정상적으로 동작하는 동안에는 각각의 벅 컨버터 회로들(621)이 프로세서(410)에 포함된 복수의 블록들(예: 도 5a 및/또는 도 5b의 복수의 블록들(411, 412, 413, 414))에 전원을 공급할 때 복수의 블록들(411, 412, 413, 414)의 전류 및/또는 전압은 계속해서 변화할 수 있다.
일 실시 예에서, 전자 장치(101)는 적어도 하나의 모듈(610)을 포함할 수 있다. 예를 들어, 전자 장치(101)는 제1 모듈(611), 제2 모듈(612), 및/또는 제3 모듈(613)을 포함할 수 있다. 적어도 하나의 모듈(610)은 프로세서(410)의 외부에 배치될 수 있다. 적어도 하나의 모듈(610)은 전자 장치(101)가 지정된 기능을 수행하도록 할 수 있다. 예를 들어, 제1 모듈(611)은 카메라 모듈일 수 있다. 제2 모듈(612)은 Wi-Fi 모듈일 수 있다. 제3 모듈(613)은 터치 센서 모듈일 수 있다. 그러나 이에 한정되지 않으며, 전자 장치(101)가 포함하는 적어도 하나의 모듈(610)은 표시 장치(예: 도 1의 표시 장치(160))의 광원 모듈(예: LCD), 파일 저장 시스템(예: UFS 규격), 및/또는 생체 정보 센서 모듈과 같은 다양한 주변 장치(peripheral device) 중 적어도 하나 이상일 수 있다.
일 실시 예에서, PMIC(420)는 적어도 하나의 모듈(610)에 공급되는 전류를 센싱할 수 있다. 예를 들어, PMIC(420)는 적어도 하나의 모듈(610)에 공급되는 전류의 합을 전류 측정부(630)를 통해 측정할 수 있다. PMIC(420)는 센싱한 전류가 지정된 범위를 벗어나는 경우 적어도 하나의 모듈(610) 중 적어도 일부를 리셋시키도록 설정될 수 있다.
일 실시 예에서, PMIC(420)는 프로세서(410)로 적어도 하나의 모듈(610)에 이용되는 LDO(Low Dropout) 회로가 이상 상태인지 여부를 판단할 수 있다. 예를 들어, PMIC(420)는 센싱한 전류가 지정된 범위를 벗어나는 경우 적어도 하나의 모듈(610)에 공급되는 전류를 지정된 시간 동안 차단할 수 있다. 다른 예로, PMIC(420)는 센싱한 전류가 지정된 범위를 벗어나는 경우 리셋 트리거를 실행하여 적어도 하나의 모듈(610) 중 적어도 일부를 리셋시킬 수 있다. 일 실시 예에서, PMIC(420)는 산출한 전류 데이터를 도 5a 및/또는 도 5b에서 설명한 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압을 확인한 정보와 같이 이용하여 프로세서(410)에 대한 리셋 작업 수행 여부를 판단할 수 있다.
일 실시 예에서, PMIC(420)는 프로세서(410)로부터 프로세서(410)가 대기 상태 및/또는 슬립 상태에 진입함을 알리는 슬립(sleep) 알림 신호를 수신하는 경우, 제1 주기를 증가시킬 수 있다. 프로세서(410)는 프로세서(410)가 대기 상태에 진입할 경우 전원이 차단되는 블록을 포함할 수 있다. PMIC(420)는 프로세서(410)가 대기 상태 및/또는 슬립 상태에 진입하는 시점에 맞추어 모니터링부(421)의 전류 및/또는 전압 모니터링 논리(logic)가 동작하도록 설정할 수 있다. 프로세서(410)는 대기 상태 및/또는 슬립 상태에 진입한다는 점 및 진입 시점을 PMIC(420)로 알려줄 수 있다. PMIC(420)는 모니터링부(421)에서 프로세서(410)를 구성하는 적어도 하나의 블록(411, 412, 413, 및/또는 414)을 모니터링하는 제1 주기를 가변적으로 설정할 수 있다. 예를 들어, PMIC(420)는 프로세서(410)가 대기 상태 및/또는 슬립 상태인 경우 제1 주기를 증가시킬 수 있다. 만약 제1 주기가 짧은 상태를 유지하는 경우 프로세서(410)를 불필요하게 모니터링하여 전력 소모가 증가할 수 있다. 또한 제1 주기가 짧은 상태를 유지하는 경우 전류 및/또는 전압의 변화가 없는 상태인 슬립 상태를 프로세서(410)가 이상 상태인 것으로 잘못 판단할 수 있다.
일 실시 예에서, 프로세서(410)가 대기 상태 및/또는 슬립 상태에 진입한 경우라도 전자 장치(101)는 주기적으로 웨이크-업(Wake-up) 될 수 있다. 예를 들어, 전자 장치(101)가 AOD(Always On Display)인 경우 전자 장치(101)는 1분에 1회 웨이크-업 될 수 있다. 다른 예로, 전자 장치(101)는 RTC(Real Time Clock)에 의해 1시간에 수 회 주기적으로 웨이크-업 될 수 있다. PMIC(420)는 프로세서(410)가 대기 상태 및/또는 슬립 상태에 진입한 경우에도 제1 주기를 1분에 1회 및/또는 1시간에 수 회로 가변함으로서 프로세서(410)의 이상 상태 여부를 정확하게 모니터링하고 소비 전력을 감소시킬 수 있다.
일 실시 예에서, 사용자가 전원 키를 누르는 입력과 같은 외부 입력이 발생하는 경우 PMIC(420)는 모니터링부(421)를 기본(default)으로 동작시킬 수 있다. PMIC(420)는 입력 시점부터 제1 주기로 샘플링(sampling)을 수행하여 제1 전압을 산출할 수 있다. 제1 전압을 산출하는 시점 이후, PMIC(420)는 프로세서(410)의 이상 상태 감지 시 전자 장치(101)에 대한 사용자의 추가적인 입력 행위가 없더라도 프로세서(410)를 복구하도록 설정될 수 있다. PMIC(420)의 모니터링부(421)는 이상 상태를 감지할 경우 사용자의 입력이 없는 상태에서 프로세서(410)를 리셋시키는 동작을 할 수 있다. 그러나 이에 한정되지 않고, 프로세서(410)의 이상 상태 감지 시 사용자의 입력이 없는 상태에서 프로세서(410)의 시스템을 복구하는 동작의 수행 여부는 전자 장치(101)의 설정(setting) 메뉴에서 사용자가 선택하도록 설정될 수 있다.
아래의 표 1은 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))의 PMIC(예: 도 5a 및/또는 도 5b의 PMIC(420))에서 복수의 클럭 신호들 각각에 대응하는 주파수 및 전압을 저장한 정보를 나타낸 표이다.
클럭 신호 주파수 전압
제1 클럭 신호 제1 주파수 제1 전압
제2 클럭 신호 제2 주파수 제2 전압
제3 클럭 신호 제3 주파수 제3 전압
일 실시 예에서, PMIC(420)는 복수의 클럭 신호들 각각에 지정된 전압들 및 복수의 클럭 신호들 각각에 지정된 주파수들에 관련된 정보를 모니터링부(예: 도 5a의 모니터링부(421))에 저장하도록 설정될 수 있다. DVFS 도메인의 경우 클럭 신호들 각각의 전압 설정은 서로 다르게 설정될 수 있다. 제1 클럭 신호는 제1 주파수를 갖고 제1 전압을 갖도록 지정될 수 있다. 제2 클럭 신호는 제2 주파수를 갖고 제2 전압을 갖도록 지정될 수 있다. 제3 클럭 신호는 제3 주파수를 갖고 제3 전압을 갖도록 지정될 수 있다. 예를 들어, 제1 클럭 신호는 2.730㎓의 주파수를 갖고 1169㎷의 전압을 갖도록 지정될 수 있다.
일 실시 예에서, 프로세서(예: 도 5a 및/또는 도 5b의 프로세서(410))가 PMIC(420)에 제1 클럭 신호를 요청하는 제1 요청을 전송하는 경우, PMIC(420)는 프로세서(410)에 2.730㎓의 주파수를 갖고 1169㎷의 전압을 갖는 제1 클럭 신호를 제1 주기 동안 공급할 수 있다. 프로세서(410)가 정상적으로 동작하는 경우 PMIC(420)는 제1 요청을 전송 받은 후 제1 주기 이내에 제2 클럭 신호를 요청하는 제2 요청을 수신할 수 있다. 프로세서(410)가 정상적으로 동작하는 경우 PMIC(420)에서 공급하는 클럭 신호의 전압은 제1 주기 이내에 변화가 발생할 수 있다. 프로세서(410)가 이상 상태인 경우 PMIC(420)에서 공급하는 클럭 신호의 전압은 제1 주기가 경과할 때까지 일정할 수 있다.
도 7은 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))가 이상 상태를 감지하는 방법을 나타낸 흐름도(700)이다.
일 실시 예에 따른 전자 장치(101)의 PMIC(예: 도 5a 및/또는 도 5b의 PMIC(420))는 동작 710에서, 인터페이스(예: 도 5a 및/또는 도 5b의 인터페이스(430))를 통해 프로세서(예: 도 5a 및/또는 도 5b의 프로세서(410))로부터 적어도 하나의 클럭 신호 중 제1 클럭 신호를 요청하는 제1 요청을 PMIC(예: 도 5a 및/또는 도 5b의 PMIC(420))로 전송할 수 있다.
일 실시 예에 따른 전자 장치(101)의 PMIC(420)는 동작 720에서, 제1 요청에 응답하여 제1 클럭 신호를 프로세서(410)로 공급할 수 있다.
일 실시 예에 따른 전자 장치(101)의 PMIC(420)는 동작 730에서, 제1 클럭 신호에 지정된 전압인 제1 전압 및 적어도 하나의 블록(예: 도 5a 및/또는 도 5b의 적어도 하나의 블록(411, 412, 413, 및/또는 414))의 전압을 확인할 수 있다.
일 실시 예에 따른 전자 장치(101)의 PMIC(420)는 동작 740에서, 지정된 주기인 제1 주기 동안 제1 전압과 다른 제2 전압을 갖는 제2 클럭 신호를 요청하는 제2 요청이 수신되었는지 여부를 확인할 수 있다.
일 실시 예에 따른 전자 장치(101)의 PMIC(420)는 동작 750에서, 제1 주기 동안 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압의 변화가 발생하였는지 여부를 확인할 수 있다.
일 실시 예에 따른 전자 장치(101)의 PMIC(420)는 동작 760에서, 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압의 크기가 유지된 상태로 제1 주기가 경과하는 경우 프로세서(410)가 이상 상태인 것으로 감지할 수 있다. PMIC(420)는 프로세서(410)의 도메인 별 DVFS에 따른 각각의 전압 및/또는 전류를 측정하는 전원 모니터링(Power Monitoring)을 활용하여 프로세서(410)를 구성하는 시스템의 이상 상태를 감지할 수 있다.
일 실시 예에 따른 전자 장치(101)의 PMIC(420)는 프로세서(410)를 DVFS 구동시키는 다양한 도메인에 공급되는 전압 및/또는 전류를 측정하여 프로세서(410)가 이상 상태인지 여부를 판단할 수 있다. PMIC(420)는 적어도 하나의 모듈(610)에 전원을 공급하는 LDO 회로의 전류를 측정하여 적어도 하나의 모듈(610)이 이상 상태인지 여부를 판단할 수 있다. PMIC(420)는 프로세서(410)가 슬립 상태인지 여부 및/또는 외부 장치의 입력 조건에 대한 판단을 추가적으로 수행하여 보다 정확한 시스템 이상 상태를 감지할 수 있다.
도 8은 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))가 이상 상태를 회복하는 방법을 나타낸 흐름도(800)이다.
일 실시 예에 따른 전자 장치(101)는 동작 810에서, 전압 모니터링을 설정할 수 있다. 전자 장치(101)의 PMIC(예: 도 5a 및/또는 도 5b의 PMIC(420))는 프로세서(예: 도 55a 및/또는 도 5b 의 프로세서(410))를 이루는 복수의 블록들(예: 도 55a 및/또는 도 5b 의 복수의 블록들(411, 412, 413, 414)) 및/또는 시스템의 구성에 따라 동작시킬 모니터링부(421)를 설정할 수 있다. PMIC(420)의 모니터링부(421)의 설정은 프로세서(410)를 이루는 복수의 블록들(411, 412, 413, 414) 및/또는 시스템에 따라 다양할 수 있다. PMIC(420)는 시스템의 락-업 상태와 같은 이상 상태를 감지하기 위한 논리 회로들인 벅 컨버터 회로 및 LDO 회로를 프로세서(410)를 이루는 복수의 블록들(411, 412, 413, 414) 및/또는 시스템의 구성에 따라 설정할 수 있다.
일 실시 예에 따른 전자 장치(101)는 동작 820에서, 적어도 하나의 블록(예: 도 5a 및/또는 도 5b의 적어도 하나의 블록(411, 412, 413, 및/또는 414))의 전압을 제1 주기마다 모니터링할 수 있다. 전자 장치(101)의 PMIC(420)는 설정된 모니터링 설정에 따라서 프로세서(410)를 설정된 제1 주기마다 모니터링 할 수 있다. PMIC(420)는 모니터링 된 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압 값을 모니터링부(421)에 저장할 수 있다.
일 실시 예에 따른 전자 장치(101)는 동작 830에서, 제1 주기 동안 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압의 크기가 일정한지 여부를 확인할 수 있다. 전자 장치(101)의 PMIC(420)는 프로세서(410)를 이루는 적어도 하나의 블록(411, 412, 413, 및/또는 414) 및/또는 시스템에 이상이 발생하였는지 여부를 판단할 수 있다. PMIC(420)는 프로세서(410)를 이루는 적어도 하나의 블록(411, 412, 413, 및/또는 414) 및/또는 시스템의 이상을 감지하기 위해 수집된 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압 값이 제1 주기 동안 일정한 값을 유지하거나, 일정한 값 범위 이내를 유지하는지 여부를 확인할 수 있다. PMIC(420)는 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압 값이 제1 주기 동안 일정한 값을 유지하거나, 일정한 값 범위 이내를 유지하는 경우 1차적으로 프로세서(410)를 이루는 적어도 하나의 블록(411, 412, 413, 및/또는 414) 및/또는 시스템에 이상이 있다고 판단할 수 있다.
일 실시 예에서, PMIC(420)는 프로세서(410)가 슬립 상태에 진입하였는지 여부를 추가적으로 판단하여 제1 주기를 변경할 수 있다. PMIC(420)는 제1 요청이 수신된 후 제1 주기 이내에 제2 요청이 수신되었는지 여부를 추가적으로 판단하여 프로세서(410)를 이루는 적어도 하나의 블록(411, 412, 413, 및/또는 414) 및/또는 시스템이 이상 상태인지 여부를 최종적으로 판단할 수 있다.
일 실시 예에서, PMIC(420)는 제1 주기 동안 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압의 크기가 변화하는 경우 (동작 830 - No), 동작 820으로 돌아갈 수 있다. PMIC(420)는 제1 주기 동안 적어도 하나의 블록(411, 412, 413, 및/또는 414)의 전압의 크기가 일정한 경우 (동작 830 - Yes), 동작 840으로 진행할 수 있다.
일 실시 예에 따른 전자 장치(101)는 동작 840에서, PMIC(420)가 프로세서(410)를 리셋시키는 동작을 수행할 수 있다. 예를 들어, PMIC(420)는 판단 결과, 프로세서(410)를 이루는 적어도 하나의 블록(411, 412, 413, 및/또는 414) 및/또는 시스템에 이상이 발생하여 프로세서(410)가 이상 상태인 경우 프로세서(410)를 리셋시키는 트리거를 실행할 수 있다. 다른 예로, PMIC(420)는 판단 결과, 프로세서(410)를 이루는 적어도 하나의 블록(411, 412, 413, 및/또는 414) 및/또는 시스템에 이상이 발생하여 프로세서(410)가 이상 상태인 경우 프로세서(410)에 공급되는 전원을 지정된 시간 동안 차단할 수 있다.
일 실시 예에 따른 전자 장치(101)는 동작 850에서, 프로세서(410)의 운영 체제(Operating System, OS)를 재부팅(reboot)시킬 수 있다. 프로세서(410)는 PMIC(420)에서 제공하는 리셋 기능을 활용하여 운영 체제를 재부팅하여 이상 상태로부터 회복할 수 있다.
일 실시 예에 따른 전자 장치(101)의 PMIC(420)는 프로세서(410)의 시스템이 동작할 수 없는 상황이 발생하였을 경우 자체적으로 이상 상태를 감지하고 이상 상태로부터 안전하게 회복할 수 있다. 특히 PMIC(420)의 리셋 기능을 이용하여 프로세서(410)의 이상 상태를 회복하는 방법은 물리적인 키가 생략된 구조를 갖는 키리스(keyless) 전자 장치(101)의 시스템을 안전하게 회복할 수 있는 방법이 될 수 있다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나",“A 또는 B 중 적어도 하나,”"A, B 또는 C," "A, B 및 C 중 적어도 하나,”및 “A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer pro메모리 product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치(예: 스마트폰)들 간에 직접 또는 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (15)

  1. 전자 장치에 있어서,
    하우징;
    상기 하우징의 내부에 배치되고 지정된 기능을 수행하기 위한 적어도 하나의 블록을 포함하는 프로세서;
    상기 하우징의 내부에 배치되고, 상기 프로세서와 전기적으로 연결되어 상기 프로세서가 복수의 신호들을 송수신하도록 하는 인터페이스; 및
    상기 하우징의 내부에 배치되고, 상기 프로세서와 상기 인터페이스를 통해 전기적으로 연결되어 상기 적어도 하나의 블록에 지정된 전압을 갖는 적어도 하나의 클럭 신호를 공급하는 PMIC(power management integrated circuit)를 포함하고,
    상기 PMIC는,
    상기 인터페이스를 통해 상기 프로세서로부터 상기 적어도 하나의 클럭 신호 중 제1 클럭 신호를 요청하는 제1 요청을 수신하고,
    상기 제1 요청에 응답하여 상기 제1 클럭 신호를 상기 프로세서로 공급하고,
    상기 제1 클럭 신호에 지정된 전압인 제1 전압 및 상기 적어도 하나의 블록의 전압을 확인하고,
    지정된 주기인 제1 주기 동안 상기 제1 전압과 다른 제2 전압을 갖는 제2 클럭 신호를 요청하는 제2 요청이 수신되었는지 여부를 확인하고,
    상기 제1 주기 동안 상기 적어도 하나의 블록의 전압의 변화가 발생하였는지 여부를 확인하고, 및
    상기 적어도 하나의 블록의 전압의 크기가 유지된 상태로 상기 제1 주기가 경과하는 경우 상기 프로세서가 이상 상태인 것으로 감지하도록 설정된 전자 장치.
  2. 청구항 1에 있어서, 상기 PMIC는,
    상기 제1 요청이 수신되지 않는 경우 상기 프로세서가 상기 이상 상태인 것으로 감지하도록 설정된 전자 장치.
  3. 청구항 1에 있어서, 상기 PMIC는,
    상기 제1 요청이 수신된 이후 상기 제1 주기 동안 상기 제2 요청이 수신되지 않는 경우 상기 프로세서가 상기 이상 상태인 것으로 감지하도록 설정된 전자 장치.
  4. 청구항 1에 있어서, 상기 PMIC는,
    상기 제1 요청이 수신된 이후 상기 제1 주기 동안의 전압의 평균값을 상기 제1 전압으로 산출하도록 설정된 전자 장치.
  5. 청구항 1에 있어서, 상기 PMIC는,
    상기 제1 요청이 수신된 이후 상기 제1 주기 동안 상기 적어도 하나의 블록으로 유입되는 전류를 센싱하도록 설정된 전자 장치.
  6. 청구항 1에 있어서, 상기 PMIC는,
    상기 이상 상태를 감지하는 경우 상기 프로세서로 공급되는 상기 적어도 하나의 클럭 신호의 공급을 지정된 시간 동안 차단하거나 리셋 트리거(trigger)를 실행하여 상기 프로세서를 리셋시키도록 설정된 전자 장치.
  7. 청구항 6에 있어서, 상기 프로세서는,
    상기 PMIC가 상기 프로세서를 리셋시킬 때 상기 프로세서를 구동하는 운영 체제를 재부팅하도록 설정된 전자 장치.
  8. 청구항 1에 있어서,
    적어도 하나의 모듈을 더 포함하고,
    상기 PMIC는,
    상기 프로세서의 외부에 배치된 상기 적어도 하나의 모듈에 공급되는 전류를 센싱하고, 상기 전류가 지정된 범위를 벗어나는 경우 상기 적어도 하나의 모듈에 공급되는 상기 전류를 지정된 시간 동안 차단하거나 리셋 트리거를 실행하여 상기 적어도 하나의 모듈을 리셋시키도록 설정된 전자 장치.
  9. 청구항 1에 있어서, 상기 PMIC는,
    상기 프로세서로부터 상기 프로세서가 대기 상태에 진입함을 알리는 슬립(sleep) 알림 신호를 수신하는 경우, 상기 제1 주기를 증가시키도록 설정된 전자 장치.
  10. 청구항 1에 있어서, 상기 PMIC는,
    상기 적어도 하나의 클럭 신호 각각에 지정된 전압 및 상기 적어도 하나의 클럭 신호 각각에 지정된 주파수에 관련된 정보를 저장하도록 설정된 전자 장치.
  11. 전자 장치의 이상 상태를 회복하기 위한 방법에 있어서,
    PMIC가 인터페이스를 통해 프로세서로부터 적어도 하나의 클럭 신호 중 제1 클럭 신호를 요청하는 제1 요청을 수신하는 동작;
    상기 PMIC가 상기 제1 요청에 응답하여 상기 제1 클럭 신호를 상기 프로세서로 공급하는 동작;
    상기 PMIC가 상기 제1 클럭 신호에 지정된 전압인 제1 전압 및 상기 적어도 하나의 블록의 전압을 확인하는 동작;
    상기 PMIC에 지정된 주기인 제1 주기 동안 상기 제1 전압과 다른 제2 전압을 갖는 제2 클럭 신호를 요청하는 제2 요청이 수신되었는지 여부를 확인하는 동작;
    상기 PMIC가 상기 제1 주기 동안 상기 적어도 하나의 블록의 전압의 변화가 발생하였는지 여부를 확인하는 동작; 및
    상기 적어도 하나의 블록의 전압의 크기가 유지된 상태로 상기 제1 주기가 경과하는 경우 상기 PMIC에서 상기 프로세서가 이상 상태인 것으로 감지하는 동작을 포함하는 방법.
  12. 청구항 11에 있어서, 상기 PMIC는,
    상기 제1 요청이 수신되지 않는 경우 상기 프로세서가 상기 이상 상태인 것으로 감지하는 방법.
  13. 청구항 11에 있어서, 상기 PMIC는,
    상기 제1 요청이 수신된 이후 상기 제1 주기 동안 상기 제2 요청이 수신되지 않는 경우 상기 프로세서가 상기 이상 상태인 것으로 감지하는 방법.
  14. 청구항 11에 있어서, 상기 PMIC는,
    상기 제1 요청이 수신된 이후 상기 제1 주기 동안의 전압의 평균값을 상기 제1 전압으로 산출하는 방법.
  15. 청구항 11에 있어서, 상기 PMIC는,
    상기 제1 요청이 수신된 이후 상기 제1 주기 동안 상기 적어도 하나의 블록으로 유입되는 전류를 센싱하는 방법.
PCT/KR2020/011483 2019-10-17 2020-08-27 전력 관리 집적 회로를 포함하는 전자 장치 및 상기 전자 장치의 이상 상태를 회복하기 위한 방법 WO2021075706A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0129194 2019-10-17
KR1020190129194A KR20210045768A (ko) 2019-10-17 2019-10-17 전력 관리 집적 회로를 포함하는 전자 장치 및 상기 전자 장치의 이상 상태를 회복하기 위한 방법

Publications (1)

Publication Number Publication Date
WO2021075706A1 true WO2021075706A1 (ko) 2021-04-22

Family

ID=75537859

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/011483 WO2021075706A1 (ko) 2019-10-17 2020-08-27 전력 관리 집적 회로를 포함하는 전자 장치 및 상기 전자 장치의 이상 상태를 회복하기 위한 방법

Country Status (2)

Country Link
KR (1) KR20210045768A (ko)
WO (1) WO2021075706A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102384589B1 (ko) * 2021-12-17 2022-04-08 주식회사 티머니 Pmic를 이용한 임베디드 단말기 상태 모니터링 및 제어 방법 및 이를 위한 임베디드 단말기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090103611A (ko) * 2008-03-28 2009-10-01 삼성전자주식회사 전력 조절 집적 회로를 포함하는 반도체 장치
KR20140016765A (ko) * 2012-07-31 2014-02-10 엘지전자 주식회사 이동 단말기
KR20140060618A (ko) * 2012-11-12 2014-05-21 삼성전자주식회사 데이터 요청 패턴 생성 장치 및 이를 구비하는 전자 기기
KR20190048204A (ko) * 2017-10-30 2019-05-09 삼성전자주식회사 시스템 온 칩의 구동 방법, 이를 수행하는 시스템 온 칩 및 이를 포함하는 전자 시스템
US20190279688A1 (en) * 2018-03-12 2019-09-12 Micron Technology, Inc. Power Management Integrated Circuit Load Switch Driver with Dynamic Biasing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090103611A (ko) * 2008-03-28 2009-10-01 삼성전자주식회사 전력 조절 집적 회로를 포함하는 반도체 장치
KR20140016765A (ko) * 2012-07-31 2014-02-10 엘지전자 주식회사 이동 단말기
KR20140060618A (ko) * 2012-11-12 2014-05-21 삼성전자주식회사 데이터 요청 패턴 생성 장치 및 이를 구비하는 전자 기기
KR20190048204A (ko) * 2017-10-30 2019-05-09 삼성전자주식회사 시스템 온 칩의 구동 방법, 이를 수행하는 시스템 온 칩 및 이를 포함하는 전자 시스템
US20190279688A1 (en) * 2018-03-12 2019-09-12 Micron Technology, Inc. Power Management Integrated Circuit Load Switch Driver with Dynamic Biasing

Also Published As

Publication number Publication date
KR20210045768A (ko) 2021-04-27

Similar Documents

Publication Publication Date Title
WO2021060836A1 (ko) 어플리케이션 실행 방법 및 장치
WO2021010622A1 (ko) 배터리를 포함하는 전자 장치 및 그의 배터리 충전 제어 방법
WO2019143185A1 (en) Electronic device and method of detecting status of battery thereof
WO2021033965A1 (ko) 전력 관리를 위한 위한 전자 장치 및 그의 동작 방법
WO2021020900A1 (en) Electronic device for preventing damage of usb device and operating method thereof
WO2021054675A1 (en) Method to charge battery and electronic device including battery
WO2019212156A1 (ko) 발열 제어를 위한 전자 장치 및 그의 동작 방법
WO2021066322A1 (en) Electronic device having grip sensor and method of controlling the electronic device having grip sensor
WO2021045499A1 (en) Electronic device for measuring bio-signals
WO2019135548A1 (ko) 포스 센서의 압력값 보상 방법 및 이를 사용하는 전자 장치
WO2020204451A1 (ko) 키리스 리셋을 위한 방법 및 이를 위한 전자 장치
WO2019022510A1 (en) METHOD OF USING INPUT DEVICE AND ELECTRONIC DEVICE THEREFOR
EP3750371A1 (en) Electronic device for connecting with external devices based on connection information and operating method thereof
WO2020171608A1 (en) Electronic device for providing handwriting input function and method of operating the same
WO2020032512A1 (en) Electronic device and method for displaying affordance for providing charging of battery of external device through display
WO2020032541A1 (en) Method for processing incoming call and electronic device for supporting the same
WO2020122424A1 (ko) 기생 커패시턴스를 식별하기 위한 전자 장치 및 방법
WO2019151619A1 (ko) 심 카드를 적재하는 트레이가 삽입되는 전자 장치 및 그의 제어 방법
WO2021060722A1 (en) Electronic device and method for controlling reset of control ic
WO2021075706A1 (ko) 전력 관리 집적 회로를 포함하는 전자 장치 및 상기 전자 장치의 이상 상태를 회복하기 위한 방법
WO2021020711A1 (ko) 불량을 예측하는 전자 장치 및 그 전자 장치의 제어 방법
WO2019083137A1 (ko) 알림을 제어하기 위한 방법 및 그 전자 장치
WO2020032525A1 (en) Electronic device for displaying information regarding stylus pen and method thereof
WO2020130729A1 (ko) 이벤트에 관련된 정보를 제공하는 폴더블 전자 장치 및 그의 동작 방법
WO2020022774A1 (en) Method of controlling operation mode using electronic pen and electronic device for same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20877413

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20877413

Country of ref document: EP

Kind code of ref document: A1