JP2006018665A

JP2006018665A - 電源安定化制御装置

Info

Publication number: JP2006018665A
Application number: JP2004196988A
Authority: JP
Inventors: Tomohisa Sezaki; 朋久瀬崎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-07-02
Filing date: 2004-07-02
Publication date: 2006-01-19

Abstract

【課題】システム及び回路の動作状態に応じて、最適な容量値を持ったデカップリング容量設定をリアルタイムで行うことが可能な電源安定化制御装置を提供することを目的とする。
【解決手段】電源供給ノード１１１〜１１４を有する電源装置に対し、マスタ側からのアクセス要求タイミング１５１〜１５３に合わせて、スレーブ側となる回路ブロック１０１〜１０３の電源供給ノード１１１〜１１４に接続されるデカップリング容量値を変更することとした。
【選択図】図１

Description

本発明は電源装置に関し、特に複数の回路ブロックへ電力を供給する複数の電源供給ノードと、前記電源供給ノードに接続される可変容量を備えた電源安定化制御装置に関する。

従来の電源安定化制御装置としては、電源部のデカップリング容量に可変コンデンサを内蔵させ、外部端子により前記可変コンデンサ容量の変更を行うことにより、ノイズ低減のためのコンデンサ容量調整を可能とするものが知られている（例えば、特許文献１参照。）。
特開平１１−３１０２１号公報（第１図、第２図）

しかしながら、上記従来の電源安定化制御装置は、特定回路へ供給される単一電源を対象としており、電源安定化のためにデカップリング容量を可変調整した後は、前記デカップリング容量を調整値に設定した状態でシステムを動作させる必要があり、このため、システム動作状態でのリアルタイムなデカップリング容量設定を行うことができない。

また、複数の回路ブロックで構成されたシステムにおいて、前記複数の回路ブロックのそれぞれに対して個別のデカップリング容量が必要な場合は、デカップリング容量設置用の多数のスペースが必要となり、同時に動作することのない回路ブロック群が存在する場合に、前記回路ブロック群に対して個別にデカップリング容量を設置するのは、スペース的な無駄を生じることになる。また、非アクティブ状態の回路ブロックのデカップリング容量にも電流が流れこむため、アクティブ状態の他の回路ブロック電源への新たなノイズ源になる可能性がある。

本発明は、上記課題を解決するためになされたものであり、複数の電源供給ノードを備える電源装置のデカップリング容量値を、システム回路の動作状態に対応してリアルタイムで可変調整可能な電源安定化制御装置を提供することを目的とする。

上記課題を解決するために、本発明の請求項１に係る電源安定化制御装置は、システム内の回路ブロックへ電源供給を行なう電源供給ノードを少なくとも１つ備える電源安定化制御装置において、前記電源供給ノードに対して接続され、外部制御により容量値が可変可能な可変容量と、前記可変容量の容量値を制御する可変容量制御部とを備えることを特徴とする。

また、本発明の請求項２に係る電源安定化制御装置は、請求項１に記載の電源安定化制御装置において、前記可変容量制御部は、前記回路ブロックへアクセス要求信号が出力されてから任意時間を計時するカウンタと、前記カウンタが前記任意時間を計時する間、前記アクセス要求信号を受けた回路ブロックに電源供給を行なう電源ノードに対して接続される前記可変容量の容量値を、任意の値に変化させる第１の制御回路とを備えることを特徴とする。

また、本発明の請求項３に係る電源安定化制御装置は、請求項１に記載の電源安定化制御装置において、前記可変容量制御部は、前記回路ブロックの動作リセットを行なうリセット信号が前記回路ブロックに出力されてから任意時間を計時するカウンタと、前記カウンタが前記任意時間を計時する間、前記リセット信号を受けた前記回路ブロックに電源供給を行なう電源ノードに対して接続される前記可変容量の容量値を、任意の値に変化させる第２の制御回路とを備えることを特徴とする。

また、本発明の請求項４に係る電源安定化制御装置は、請求項１に記載の電源安定化装置において、前記可変容量制御部は、前記可変容量の容量値を制御するプログラムを格納する記憶媒体と、前記記憶媒体から前記制御プログラムを読出し、該制御プログラムを実行するＣＰＵと、前記ＣＰＵの指示を受けて、所定の前記可変容量の容量値を変化させる第３の制御回路とを備えることを特徴とする。

また、本発明の請求項５に係る電源安定化制御装置は、請求項１に記載の電源安定化制御装置において、前記可変容量は、前記電源供給ノードと接地電位との間に並列に接続される固定容量と、前記固定容量と前記電源供給ノードとの間に設けられる切替手段とを備え、前記切替手段を個別に活性化又は不活性化することにより、その容量値を変化させることを特徴とする。

本発明に係る電源安定化制御装置によれば、少なくとも１つの回路ブロックへ電力を供給する複数の電源供給ノードと、前記電源供給ノードに接続される可変容量を備えた電源安定化制御装置において、前記可変容量の容量値を制御する可変容量制御部を備えることとし、前記可変容量制御部は、前記回路ブロックへアクセス要求信号が出力されてから任意時間を計時するカウンタと、前記カウンタが前記任意時間を計時する間、前記アクセス要求信号を受けた回路ブロックに電源供給を行なう電源ノードに対して接続される前記可変容量の容量値を、任意の値に変化させる第１の制御回路とを備えることとしたので、マスタ側から回路ブロックへのアクセス要求時に、回路ブロックの電源供給ノードに接続されるデカップリング容量値を高め、アクセス終了と同時に元の容量値に設定することができ、これにより、電力の不安定やノイズの発生が生じやすいアクセス要求時の電力の安定供給とノイズの低減を図ることが可能となると共に、デカップリング容量が増加したことによる電力消費の増加や、該電力消費に起因するノイズの発生を抑制することが可能となる。

また、本発明に係る電源安定化制御装置によれば、少なくとも１つの回路ブロックへ電力を供給する複数の電源供給ノードと、前記電源供給ノードに接続される可変容量を備えた電源安定化制御装置において、前記可変容量の容量値を制御する可変容量制御部を備えることとし、前記可変容量制御部は、前記回路ブロックの動作リセットを行なうリセット信号が前記回路ブロックに出力されてから任意時間を計時するカウンタと、前記カウンタが前記任意時間を計時する間、前記リセット信号を受けた前記回路ブロックに電源供給を行なう電源ノードに対して接続される前記可変容量の容量値を、任意の値に変化させる第２の制御回路とを備えることとしたので、システムのリセット解除前と、リセット解除後のシステム起動時に、回路ブロックの電源供給ノードに接続されるデカップリング容量値を変更することができ、これにより、回路ブロック全体が広範囲で動作し、電源供給が最も不安定となり得るリセット解除時に、回路ブロックの動作状態に応じたリアルタイムでのデカップリング容量値の最適化を行い、電力の安定供給とノイズの低減を図ることが可能となる。

また、本発明に係る電源安定化制御装置によれば、少なくとも１つの回路ブロックへ電力を供給する複数の電源供給ノードと、前記電源供給ノードに接続される可変容量を備えた電源安定化制御装置において、前記可変容量の容量値を制御する可変容量制御部を備えることとし、前記可変容量制御部は、前記可変容量の容量値を制御するプログラムを格納する記憶媒体と、前記記憶媒体から前記制御プログラムを読出し、該制御プログラムを実行するＣＰＵと、前記ＣＰＵの指示を受けて、所定の前記可変容量の容量値を変化させる第３の制御回路とを備えることとしたので、各回路ブロックの電源供給ノードに接続されるデカップリング容量値を、各回路ブロック動作状況に合わせて変更することができ、これにより、回路ブロック毎のデカップリング容量値の最適化をリアルタイムで行なうことが可能となり、電力の安定供給とノイズの低減と同時に、トータル容量の有効な活用による容量の省スペース化を図ることが可能となる。

（実施の形態１）
本実施の形態１に係る電源安定化制御装置は、複数の回路ブロックへ電力を供給する複数の電源供給ノードに接続されるデカップリング容量の容量値を、スレーブとなる回路ブロックへのアクセスに応じて可変制御するようにしたものである。

図１は本実施の形態１に係る電源安定化制御装置の構成を表すブロック図である。
図１において、１０１〜１０３は、システムのスレーブ側である回路ブロックであり、図示しないマスタ側とアクセス要求信号線１５１を介して接続されている。１１１〜１１４は、回路ブロック１０１〜１０３に対して電力の供給を行なう電源配線であり、回路ブロック１０１に対しては電源配線１１１が、回路ブロック１０２に対しては電源配線１１２が、また、回路ブロック１０３に対しては電源配線１１３と１１４が接続される。１１５は、ＧＮＤを表す。１２１〜１２４は、電源配線１１１〜１１４とＧＮＤ１１５との間に接続される可変容量である。可変容量１２１〜１２４は、電源配線１１１〜１１４とＧＮＤ１１５間に並列に接続される固定容量と、前記固定容量と前記電源供給ノードとの間に設けられる切替手段とを備え、前記固定容量と前記電源供給ノード間の信号伝達経路をそれぞれ個別に活性化、又は不活性化することによりその容量値を変化させる。なお、前記固定容量と切替手段は図示していない。１３１は、可変容量１２１〜１２４と可変容量制御部１３０とを接続する容量制御バス信号線である。１３０は、可変容量１２１〜１２４の容量値を制御する可変容量制御部であり、以下、可変容量制御部１３０の構成について図２を用いて説明する。

図２は、本実施の形態１に係る電源安定化制御装置の可変容量制御部１３０の構成を表すブロック図である。なお、図２において、図１と同一の構成要素については、同一の符号を付し、その説明を省略する。

図２において、１３２はスイッチング制御回路Ａを、１３３はカウンタＡを、１３４はクロック信号線をそれぞれ表す。スイッチング制御回路Ａ１３２には、アクセス要求信号線１５１〜１５３が接続されており、スイッチング制御回路Ａ１３２は、マスタ側が回路ブロック１０１〜１０３に出力したアクセス要求信号１０１〜１０３のいずれかの出力を受けると、カウンタＡ１３３のカウント動作を起動させると共に、スイッチング制御回路Ａ１３２に接続される容量制御バス信号線１３１を介して、可変容量１２１〜１２４の容量制御に対応したビット信号１３１−１〜１３１−４をアサートする。また、スイッチング制御回路Ａ１３２は、カウンタＡ１３３からカウント動作の終了通知を受けると、ビット信号１３１−１〜１３１−４をネゲートする。カウンタＡ１３３は、システム回路の動作クロックと同期するクロック信号１３４により動作し、予め設定された任意の値をカウントする。本実施の形態１では、マスタ側が回路ブロック１０１〜１０３に対してアクセスするのに必要な時間をカウントするように設定している。

以上のように構成される電源安定化制御装置の動作について、図３を用いて以下説明する。図３は、回路ブロック１０１〜１０３へのアクセス動作、及び可変容量部１２０の制御動作を表すタイミングチャートである。

図３に示す各波形は、上段より、システム回路の動作クロックと同期するクロック信号１３４、回路ブロック１０１の内部ＩＯにマッピングされたアドレス、回路ブロック１０１の前記アドレスに対応する内部ＩＯからの読出しデータ出力、回路ブロック１０１へ出力されるアクセス要求信号１５１、回路ブロック１０１から通知さるアクセス終了信号、回路ブロック１０２へ出力されるアクセス要求信号１５２、回路ブロック１０３へ出力されるアクセス要求信号１５３、及び可変容量１２１〜１２４の容量制御に対応したビット信号１３１−１〜１３１−４をそれぞれ表す。また、Ｔ₁は回路ブロック１０１に対するアクセス要求開始時刻、Ｔ₂は回路ブロック１０１に対するアクセス開始時刻、Ｔ₃は回路ブロック１０１に対するアクセス終了時刻、Ｔ₄は回路ブロック１０３に対するアクセス要求開始時刻、Ｔ₅は回路ブロック１０３に対するアクセス終了時刻、Ｔ₆は回路ブロック１０１に対するアクセス開始時刻をそれぞれ表し、ｔ₁、及びｔ₂はそれぞれスイッチング制御回路Ａの容量スイッチング期間を表す。なお、上記各信号は、容量制御バス信号１３１のアサートタイミングを除いて、クロック同期信号として扱われる。

まず、アクセス要求開始時刻Ｔ₁にて、アクセス要求信号１５１が、マスタ側から回路ブロック１０１、及びスイッチング制御回路Ａ１３２に対してアサートされる。スイッチング制御回路Ａ１３２は、カウンタＡ１３３のカウント動作を起動させ、カウンタＡ１３３は、カウント動作を開始する。また、スイッチング制御回路Ａ１３２は、回路ブロック１０１に接続される可変容量１２１の容量値を制御する容量制御バス信号１３１−１をアサートし、これにより、電源配線１１１とＧＮＤ１１５間のデカップリング容量である可変容量１２１は、その容量値が大きくなるように制御される。

アクセス開始時刻Ｔ₂にて、回路ブロック１０１がマスタ側からのアクセス要求を受付けると、アクセス要求信号１５１がネゲートされ、同時に、回路ブロック１０１の内部ＩＯアドレス０ｘ０へアクセスが起こり、データ０ｘｆｆが読み出される。回路ブロック１０１へのアクセスは、４バイトのバースアクセス、すなわち、１回につき１バイトの転送であるため、最初のデータ読出し以降連続して３回のＩＯアドレスアクセスとデータ読出しが行われる。最後の１バイトアクセス時には、アクセス終了信号が出力され、マスタ側へ本アクセスの終了を通知する。

アクセス終了時刻Ｔ₃にて、カウンタＡ１３３は、予め設定されたカウント回数を計時し、スイッチング制御回路Ａ１３２に対してカウント動作の終了を通知する。スイッチング制御回路Ａ１３２は、カウンタＡ１３３からのカウント動作終了通知を受けると、容量制御バス信号１３１−１をネゲートし、これにより、可変容量１２１の容量値は通常とり得る容量値となる。以上の動作により、スイッチング制御回路Ａ１３２は、カウンタＡ１３３のカウント設定値に合わせて、容量スイッチング期間ｔ₁の間、可変容量１２１の容量値が大きくなるように制御する。

次に、アクセス要求開始時刻Ｔ₄にて、マスタ側から回路ブロック１０３へのアクセス要求信号１５３がアサートされると、スイッチング制御回路Ａ１３２は、回路ブロック１０３に接続される可変容量１２３及び１２４の容量値を制御する容量制御バス信号１３１−３及び１３１−４をアサートする。可変容量１２３、及び１２４は、その容量値が大きくなるように制御され、これ以降、上述した動作と同様の動作が回路ブロック１０３につき行なわれ、アクセス終了時刻Ｔ₅にて、スイッチング制御回路Ａ１３２は、容量制御バス信号１３１−３及び１３１−４をネゲートする。以上の動作により、容量スイッチング期間ｔ₂の間、可変容量１２３、及び１２４は、その容量値が大きくなるように制御されることになる。

アクセス要求開始時刻Ｔ₆にて、再度回路ブロック１０１へのアクセス要求信号１５１がマスタ側からアサートされると、上述したＴ₁からＴ₃までの動作が行なわれ、可変容量１２１は、その容量値が大きくなるように制御される。

以上のように、本実施の形態１に係る電源安定化制御装置によれば、回路ブロック１０１〜１０３へ電力を供給する複数の電源供給ノード１１１〜１１４と、前記電源供給ノード１１１〜１１４に接続される可変容量１２１〜１２４を備えた電源安定化制御装置において、システム内の回路ブロック１０１〜１０３に電源供給を行なう電源ノード１１１〜１１４に接続される可変容量１２１〜１２４の容量値を制御するスイッチング制御回路Ａ１３２と、予め設定した任意時間を計時するカウンタＡ１３３とを備え、前記スイッチング制御回路Ａ１３２は、システムのマスタ側から各回路ブロック１０１〜１０３へ出力されるアクセス要求信号１５１〜１５３を受けると、前記カウンタＡ１３３の計時を開始させると共に、前記アクセス要求信号を受けた回路ブロックに電源供給を行なう電源ノードに対して接続される前記可変容量の容量値を任意の値に設定し、カウンタＡ１３３の計時終了を受けると、前記可変容量の容量値を通常とり得る値に設定することとしたので、回路ブロック１０１〜１０３の動作状態に合わせてデカップリング容量値の変更ができ、これにより、回路ブロックの動作状態に応じたリアルタイムでのデカップリング容量値の最適化を行うことで、電力の安定供給とノイズの低減が可能となる。

なお、本実施の形態１では、可変容量制御部１３０はカウンタＡ１３３からの出力を用いて、可変容量部１２１〜１２４を制御するタイミング設計を行っているが、例えば図５に示すアクセス終了信号のように、各回路ブロックから出力されるアクセス終了を通知する信号を使用してもよい。

（実施の形態２）
本実施の形態２に係る電源安定化制御装置は、回路ブロックへ電力を供給する電源供給ノードに接続されるデカップリング容量値を、回路ブロックのリセット動作に応じて可変制御するようにしたものである。

図４は、本実施の形態２に係る電源安定化制御装置の構成を表す図であり、また、図５は、本実施の形態２に係る電源安定化制御装置の可変容量制御部１３０の構成を表す図である。なお、図４、及び図５において、図１、及び図２と同一の構成要素については同一の符号を付し、その説明を省略する。

図４において、１５４〜１５６は、回路ブロック１０１〜１０３の動作リセットを行なうためのリセット信号を出力するためのリセット信号線をそれぞれ表す。

図５において、１３５は、カウンタＢを、１３６はスイッチング制御回路Ｂをそれぞれ表す。スイッチング制御回路Ｂ１３６には、リセット信号線１５４〜１５６が接続されており、スイッチング制御回路Ｂ１３６は、リセット信号１５４〜１５６のいずれかの出力を受けると、カウンタＢ１３５のカウント動作を起動させると共に、可変容量１２１〜１２４の容量制御に対応したビット信号１３１−１〜１３１−４をアサートする。また、スイッチング制御回路Ｂ１３６は、カウンタＢ１３５からカウント動作の終了通知を受けると、ビット信号１３１−１〜１３１−４をネゲートする。カウンタＢ１３５は、システム回路の動作クロックと同期するクロック信号１３４により動作し、予め設定された任意の値をカウントする。本実施の形態２におけるカウンタＢ１３５のカウント設定値は、カウント回数×クロック信号１３４の周期で表される容量制御バス信号１３１のアサート期間が、当該システム回路のリセット解除終了に必要な時間より長くなるように設定する。

以上のように構成される電源安定化制御装置の動作について、以下説明する。
スイッチング制御回路Ｂ１３６は、リセット信号１５４〜１５６がアサートされると、カウンタＢ１３５のカウント動作を起動すると共に、回路ブロック１０１〜１０３に接続される電源配線１１１〜１１４に接続される可変容量１２１〜１２４の容量値を制御する容量制御バス信号１３１をアサートする。

可変容量部１２０の各可変容量１２１〜１２４は、容量制御バス信号１３１がアサートされる期間、その容量値が大きくなるように制御される。

カウンタＢ１３５が予め設定したカウント値を計時すると、スイッチング制御回路Ｂ１３６に対してカウント動作終了を通知する。

スイッチング制御回路Ｂ１３６は、カウンタＢ１３５からカウント動作の終了を受けて、容量制御バス信号１３１をネゲートし、これにより、可変容量１２１〜１２４は所定の容量値に戻る。

以上のように、本実施の形態２に係る電源安定化制御装置によれば、回路ブロック１０１〜１０３へ電力を供給する複数の電源供給ノード１１１〜１１４と、前記電源供給ノード１１１〜１１４に接続される可変容量１２１〜１２４を備えた電源安定化制御装置において、システム内の回路ブロック１０１〜１０３に電源供給を行なう電源ノード１１１〜１１４に対して接続される可変容量１２１〜１２４の容量値を制御するスイッチング制御回路Ｂ１３６と、予め設定した任意時間を計時するカウンタＢ１３５とを備え、前記スイッチング制御回路Ｂ１３６は、システムの回路リセットを行なうリセット信号１５４〜１５６の出力を受けると、前記カウンタＢ１３５の計時を開始させると共に前記可変容量１２１〜１２４の容量値を任意の値に設定し、カウンタＢ１３５の計時終了を受けると、前記可変容量の容量値を、通常とり得る値に設定することとし、カウンタＢ１３５の動作期間を、容量制御バス信号１３１のアサート期間が、当該システム回路のリセット解除終了に必要な時間より長くなるように設定することとしたので、システムのリセット解除前と、リセット解除後のシステム起動時に、回路ブロックの電源供給ノードに接続されるデカップリング容量値を変更することが可能となり、これにより、回路ブロック全体が広範囲で動作し、電源供給が最も不安定となり得るリセット解除時に、回路ブロック動作状態に応じたリアルタイムでのデカップリング容量値の最適化を行うことで、電力の安定供給とノイズの低減を図ることが可能となる。

なお、本実施の形態２では、全回路ブロック１１１〜１１３に供給する全ての電源供給ノード１１１〜１１４に接続された可変容量部１２１〜１２４に対して、容量値の変更を実施しているが、リセット信号１５４〜１５６がアサートされない回路ブロック等に接続された可変容量に対しては、容量値の変更を行わないようにしても良い。

（実施の形態３）
本実施の形態３に係る電源安定化制御装置は、複数の回路ブロックへ電力を供給する複数の電源供給ノードに接続されるデカップリング容量値を、ＣＰＵを用いたプログラマブルな制御により、回路特性及び状態に応じて、可変制御するようにしたものである。

図６は、本実施の形態３に係る電源安定化制御装置の構成を示す図であり、図７は、本実施の形態３に係る電源安定化制御装置の可変容量制御部１３０の構成を表す図である。なお、図６、及び図７において、図１と同一の構成要素については同一の符号を付し、その説明を省略する。

図７において、１３７はＣＰＵ、１３８はバス制御回路、１３９はメモリ、１４０は外部インターフェイス信号、１４１はスイッチング制御回路Ｃをそれぞれ表す。ＣＰＵ１３７と、メモリ１３９と、スイッチング制御回路Ｃ１４１とは、バス制御回路１３８を介してそれぞれ接続される。メモリ１３９には、可変容量部１２０を制御するプログラムが格納されており、該プログラムは、ＣＰＵ１３７にて処理可能な制御プログラムとして記述され、外部インターフェイス信号１４０からバス制御回路１３８を介してメモリ１３９へ記憶される。

以上のように構成される電源安定化制御装置の動作につき、以下説明する。
メモリ１３９に格納されるプログラムに対応した可変容量部１２０の制御処理が発生すると、外部インターフェイス信号１４０からバス制御回路１３８を介してＣＰＵ１３７が起動され、起動したＣＰＵ１３７は、バス制御回路１３８を介してメモリ１３９から前記制御プログラムを読み出し、該プログラムを実行する。

ＣＰＵ１３７は、前記制御プログラムに従い、バス制御回路１３８を介して、スイッチング制御回路Ｃ１４１を起動する。スイッチング制御回路Ｃ１４１は、ＣＰＵ１３７の制御に従い容量制御バス信号１３１を出力し、可変容量１２１〜１２４の容量値を制御する。

以上のように、本実施の形態３に係る電源安定化制御装置によれば、回路ブロック１０１〜１０３へ電力を供給する複数の電源供給ノード１１１〜１１４と、前記電源供給ノード１１１〜１１４に接続される可変容量１２１〜１２４を備えた電源安定化制御装置において、デカップリング容量である可変容量１２１〜１２４の容量値を、ＣＰＵ１３７を用いて所定のプログラムに従い制御することとしたので、各回路ブロック１０１〜１０３の電源供給ノード１１１〜１１４に接続される可変容量１２１〜１２４の容量値を、各回路ブロック１０１〜１０３の動作状況に合わせて変更することができ、これにより、回路ブロック毎のデカップリング容量値の最適化をリアルタイムで行なうことが可能となり、電力の安定供給とノイズの低減と同時に、トータル容量の有効な活用による容量の省スペース化を図ることができる。

本発明に係る電源安定化制御装置は、複数の回路ブロックへ電力を供給するために接続される複数の電源供給ノードに接続されるデカップリング容量値をリアルタイムで可変制御することができ、高周波装置、あるいはシステムＬＳＩ等の半導体装置において、電力の安定供給とノイズ低減を実現することができる点において有用である。

本発明の実施の形態１に係る電源安定化制御装置の構成を表すブロック図である。本発明の実施の形態１の可変容量制御部を表すブロック図である。ブロック回路アクセス動作と容量制御バス信号のタイミングチャートを示す図である。本発明の実施の形態２に係る電源安定化制御装置の構成を表すブロック図である。本発明の実施の形態２の可変容量制御部を表すブロック図である。本発明の実施の形態３に係る電源安定化制御装置の構成を表すブロック図である。本発明の実施の形態３の可変容量制御部を表すブロック図である。

符号の説明

１０１〜１０３回路ブロック
１１１〜１１４電源配線
１１５ＧＮＤ
１２０可変容量部
１２１〜１２４可変容量
１３０可変容量制御部
１３１容量制御バス信号
１３２スイッチング制御回路Ａ
１３３カウンタＡ
１３４クロック信号
１３５カウンタＢ
１３６スイッチング制御回路Ｂ
１３７ＣＰＵ
１３８バス制御回路外部
１３９メモリ
１４０外部インターフェイス信号
１４１スイッチング制御回路Ｃ
１５１〜１５３アクセス要求信号
１５４〜１５６リセット信号
Ｔ₁ アクセス要求開始時刻
Ｔ₂ アクセス開始時刻
Ｔ₃ アクセス終了時刻
Ｔ₄ アクセス要求開始時刻
Ｔ₅ アクセス終了時刻
Ｔ₆ アクセス要求開始時刻

Claims

システム内の回路ブロックへ電源供給を行なう電源供給ノードを少なくとも１つ備える電源安定化制御装置において、
前記電源供給ノードに対して接続され、外部制御により容量値が可変可能な可変容量と、
前記可変容量の容量値を制御する可変容量制御部とを備える、
ことを特徴とする電源安定化制御装置。
請求項１に記載の電源安定化制御装置において、
前記可変容量制御部は、前記回路ブロックにアクセス要求信号が出力されてから任意時間を計時するカウンタと、
前記カウンタが前記任意時間を計時する間、前記アクセス要求信号を受けた回路ブロックに電源供給を行なう電源ノードに対して接続される前記可変容量の容量値を、任意の値に変化させる第１の制御回路とを備える、
ことを特徴とする電源安定化装置。
請求項１に記載の電源安定化制御装置において、
前記可変容量制御部は、前記回路ブロックの動作リセットを行なうリセット信号が前記回路ブロックに出力されてから任意時間を計時するカウンタと、
前記カウンタが前記任意時間を計時する間、前記リセット信号を受けた前記回路ブロックに電源供給を行なう電源ノードに対して接続される前記可変容量の容量値を、任意の値に変化させる第２の制御回路とを備える、
ことを特徴とする電源安定化制御装置。
請求項１に記載の電源安定化装置において、
前記可変容量制御部は、前記可変容量の容量値を制御するプログラムを格納する記憶媒体と、
前記記憶媒体から前記制御プログラムを読出し、該制御プログラムを実行するＣＰＵと、
前記ＣＰＵの指示を受けて、所定の前記可変容量の容量値を変化させる第３の制御回路とを備える、
ことを特徴とする電源安定化制御装置。
請求項１に記載の電源安定化制御装置において、
前記可変容量は、前記電源供給ノードと接地電位との間に並列に接続される固定容量と、前記電源供給ノードと前記固定容量との間に設けられる切替手段とを備え、
前記切替手段を個別に活性化又は不活性化することにより、その容量値を変化させる、
ことを特徴とする電源安定化制御装置。