JP2003288278A - マイクロコントローラ - Google Patents
マイクロコントローラInfo
- Publication number
- JP2003288278A JP2003288278A JP2002120554A JP2002120554A JP2003288278A JP 2003288278 A JP2003288278 A JP 2003288278A JP 2002120554 A JP2002120554 A JP 2002120554A JP 2002120554 A JP2002120554 A JP 2002120554A JP 2003288278 A JP2003288278 A JP 2003288278A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- block
- clock
- response
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 スレーブブロックへのクロック信号の供給を
停止する機能を有するマイコンに関して、クロック信号
の供給が停止されたスレーブブロックに対してアクセス
が行われた場合に、適切にアクセスを中止する機能を有
するマイコンを提供する。 【構成】 本発明に係るマイコンは、マイコン全体を制
御するマスターブロック１０１と、マスターブロック１
０１により制御されるスレーブブロック１０２及び１０
３と、マスターブロック１０１から出力されるクロック
制御信号に応答してクロック信号の供給／停止を制御す
るクロック信号制御手段１０６及び１０７と、クロック
信号の供給が停止しているスレーブブロックに代わり応
答信号ＲＥＳＰを出力するデフォルトスレーブブロック
１０４とを有する。
停止する機能を有するマイコンに関して、クロック信号
の供給が停止されたスレーブブロックに対してアクセス
が行われた場合に、適切にアクセスを中止する機能を有
するマイコンを提供する。 【構成】 本発明に係るマイコンは、マイコン全体を制
御するマスターブロック１０１と、マスターブロック１
０１により制御されるスレーブブロック１０２及び１０
３と、マスターブロック１０１から出力されるクロック
制御信号に応答してクロック信号の供給／停止を制御す
るクロック信号制御手段１０６及び１０７と、クロック
信号の供給が停止しているスレーブブロックに代わり応
答信号ＲＥＳＰを出力するデフォルトスレーブブロック
１０４とを有する。
Description
【０００１】
【発明の属する分野】本発明はマイクロコントローラに
係り、特にクロック信号の供給／停止機能を有するマイ
クロコントローラに関するものである。
係り、特にクロック信号の供給／停止機能を有するマイ
クロコントローラに関するものである。
【０００２】
【従来の技術】従来のマイクロコントローラ（以下、マ
イコンという）は、ＣＰＵ等のマスターブロックと、マ
スターブロックにより制御されるスレーブブロックと、
スレーブブロックへのクロック信号の供給／停止の制御
を行うクロック信号制御手段とから構成される。クロッ
ク信号制御手段は、マスターブロックから出力されるク
ロック制御信号（クロック停止要求信号）に応答してク
ロック信号の供給／停止の制御を行う。このように、従
来のマイコンでは、クロック信号を供給する必要がない
スレーブブロックに対してはクロック信号の供給を停止
することにより低消費電力化を図ってきた。また、従来
のマイコンでは、アクセスが終了した時に、スレーブブ
ロックがマスターブロックに対してアクセスが終了した
ことを示す応答信号を出力し、マスターブロックはこの
応答信号を受信することによりアクセス動作を終了して
いた。
イコンという）は、ＣＰＵ等のマスターブロックと、マ
スターブロックにより制御されるスレーブブロックと、
スレーブブロックへのクロック信号の供給／停止の制御
を行うクロック信号制御手段とから構成される。クロッ
ク信号制御手段は、マスターブロックから出力されるク
ロック制御信号（クロック停止要求信号）に応答してク
ロック信号の供給／停止の制御を行う。このように、従
来のマイコンでは、クロック信号を供給する必要がない
スレーブブロックに対してはクロック信号の供給を停止
することにより低消費電力化を図ってきた。また、従来
のマイコンでは、アクセスが終了した時に、スレーブブ
ロックがマスターブロックに対してアクセスが終了した
ことを示す応答信号を出力し、マスターブロックはこの
応答信号を受信することによりアクセス動作を終了して
いた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
マイコンでは、マスターブロックがクロック信号の供給
が停止されているスレーブブロックに対してアクセスを
行った場合、非活性状態となっているスレーブブロック
は応答信号を出力することができないため、マスターブ
ロックはアクセス動作を維持したままとなる。そのた
め、マイコン全体としては所定の処理を行わないままマ
スターブロックのみがアクセス動作を維持しているため
無駄な電力を消費することとなり、低消費電力化を図る
ことが出来ないという問題があった。
マイコンでは、マスターブロックがクロック信号の供給
が停止されているスレーブブロックに対してアクセスを
行った場合、非活性状態となっているスレーブブロック
は応答信号を出力することができないため、マスターブ
ロックはアクセス動作を維持したままとなる。そのた
め、マイコン全体としては所定の処理を行わないままマ
スターブロックのみがアクセス動作を維持しているため
無駄な電力を消費することとなり、低消費電力化を図る
ことが出来ないという問題があった。
【０００４】
【課題を解決するための手段】この発明に係るマイクロ
コントローラは、前述の課題を解決するためになされた
ものであり、その代表的なものは、クロック信号の供給
が停止された機能ブロックに対してアクセスが行われた
場合に、その機能ブロックに代わり、機能ブロックへの
アクセスが異常であることを示す応答信号を出力する応
答手段を有する。
コントローラは、前述の課題を解決するためになされた
ものであり、その代表的なものは、クロック信号の供給
が停止された機能ブロックに対してアクセスが行われた
場合に、その機能ブロックに代わり、機能ブロックへの
アクセスが異常であることを示す応答信号を出力する応
答手段を有する。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【０００６】（第１の実施の形態）図１は、本発明の第
１の実施の形態に係るマイクロコントローラ（以下、マ
イコンという）の構成を示す回路ブロック図である。本
実施の形態に係るマイコンは、マイコン全体を制御する
マスターブロック１０１と、所定の機能を実行する複数
の機能ブロック（スレーブブロック１０２及び１０３）
と、クロック信号ＣＬＯＣＫを各機能ブロックに選択的
に供給するクロック信号制御手段１０６及び１０７と、
クロック信号の供給が停止している機能ブロックに代わ
り応答信号ＲＥＳＰを出力する応答手段（デフォルトス
レーブブロック１０４）とを備える。マスターブロック
１０１と、スレーブブロック１０２及び１０３とは、ア
ドレス信号線１１２と、データ信号線１１３と、リード
・ライト信号線１０８と、応答信号線１０９とによって
接続されている。また、マスターブロック１０１とデフ
ォルトスレーブブロック１０４とは、アドレス信号線１
１２と、応答信号線１０９とによって接続されている。
１の実施の形態に係るマイクロコントローラ（以下、マ
イコンという）の構成を示す回路ブロック図である。本
実施の形態に係るマイコンは、マイコン全体を制御する
マスターブロック１０１と、所定の機能を実行する複数
の機能ブロック（スレーブブロック１０２及び１０３）
と、クロック信号ＣＬＯＣＫを各機能ブロックに選択的
に供給するクロック信号制御手段１０６及び１０７と、
クロック信号の供給が停止している機能ブロックに代わ
り応答信号ＲＥＳＰを出力する応答手段（デフォルトス
レーブブロック１０４）とを備える。マスターブロック
１０１と、スレーブブロック１０２及び１０３とは、ア
ドレス信号線１１２と、データ信号線１１３と、リード
・ライト信号線１０８と、応答信号線１０９とによって
接続されている。また、マスターブロック１０１とデフ
ォルトスレーブブロック１０４とは、アドレス信号線１
１２と、応答信号線１０９とによって接続されている。
【０００７】マスターブロック１０１は、例えば中央演
算処理装置（ＣＰＵ）等である。マスターブロック１０
１は、各機能ブロックと関連付けされたアドレス信号Ａ
ＤＤＲを生成し、アドレス信号線１１２を介して各機能
ブロックへ送信する。このときアドレス信号ＡＤＤＲ
は、アドレス信号線１１２を介してデフォルトスレーブ
ブロック１０４にも送信される。また、マスターブロッ
ク１０１は、各機能ブロックとデータ信号線１１３を介
してデータ信号ＤＡＴＡの授受を行う。また、マスター
ブロック１０１は、リードサイクル若しくはライトサイ
クルであることを指示するリード・ライト信号Ｗ／Ｒを
生成し、リード・ライト信号線１０８を介して各機能ブ
ロックへ送信する。また、マスターブロック１０１は、
クロック信号の供給／停止を指示するクロック制御信号
（クロック停止要求信号）ＣＫＳＴＯＰ１及びＣＫＳＴ
ＯＰ２を生成し、クロック制御信号線１１０及び１１１
を介してクロック信号制御手段１０６及び１０７に送信
する。本実施の形態では、クロック制御信号ＣＫＳＴＯ
Ｐ１、ＣＫＳＴＯＰ２の論理値が“０”のときにクロッ
ク信号の供給を指示し、クロック制御信号ＣＫＳＴＯＰ
１、ＣＫＳＴＯＰ２の論理値が“１”のときにクロック
信号の供給の停止を指示する。ここで、クロック制御信
号の論理値“１”はハイレベル（以下、“Ｈ”とする）
の電位に対応し、クロック制御信号の論理値“０”はロ
ーレベル（以下、“Ｌ”とする）の電位に対応する。
算処理装置（ＣＰＵ）等である。マスターブロック１０
１は、各機能ブロックと関連付けされたアドレス信号Ａ
ＤＤＲを生成し、アドレス信号線１１２を介して各機能
ブロックへ送信する。このときアドレス信号ＡＤＤＲ
は、アドレス信号線１１２を介してデフォルトスレーブ
ブロック１０４にも送信される。また、マスターブロッ
ク１０１は、各機能ブロックとデータ信号線１１３を介
してデータ信号ＤＡＴＡの授受を行う。また、マスター
ブロック１０１は、リードサイクル若しくはライトサイ
クルであることを指示するリード・ライト信号Ｗ／Ｒを
生成し、リード・ライト信号線１０８を介して各機能ブ
ロックへ送信する。また、マスターブロック１０１は、
クロック信号の供給／停止を指示するクロック制御信号
（クロック停止要求信号）ＣＫＳＴＯＰ１及びＣＫＳＴ
ＯＰ２を生成し、クロック制御信号線１１０及び１１１
を介してクロック信号制御手段１０６及び１０７に送信
する。本実施の形態では、クロック制御信号ＣＫＳＴＯ
Ｐ１、ＣＫＳＴＯＰ２の論理値が“０”のときにクロッ
ク信号の供給を指示し、クロック制御信号ＣＫＳＴＯＰ
１、ＣＫＳＴＯＰ２の論理値が“１”のときにクロック
信号の供給の停止を指示する。ここで、クロック制御信
号の論理値“１”はハイレベル（以下、“Ｈ”とする）
の電位に対応し、クロック制御信号の論理値“０”はロ
ーレベル（以下、“Ｌ”とする）の電位に対応する。
【０００８】機能ブロック（スレーブブロック１０２及
び１０３）は、例えばメモリ等である。スレーブブロッ
ク１０２及び１０３は、応答信号線１０９を介して、バ
スアクセスの完了状態を示す応答信号ＲＥＳＰをマスタ
ーブロック１０１に出力する。ここで、図２を参照して
応答信号ＲＥＳＰについて説明する。図２は、応答信号
ＲＥＳＰの論理値とバスアクセスの完了状態との関係を
示す表である。本実施の形態において、応答信号ＲＥＳ
Ｐは２ビットで構成される。応答信号ＲＥＳＰは、論理
値“００”のときに「アクセス無し“ＮＯ”」を示し、
論理値“０１”のときに「正常終了“ＯＫ”」を示し、
論理値“１０”のときに「異常終了“ＥＲＲ”」を示
し、論理値“１１”のときに「予約」を示す。
び１０３）は、例えばメモリ等である。スレーブブロッ
ク１０２及び１０３は、応答信号線１０９を介して、バ
スアクセスの完了状態を示す応答信号ＲＥＳＰをマスタ
ーブロック１０１に出力する。ここで、図２を参照して
応答信号ＲＥＳＰについて説明する。図２は、応答信号
ＲＥＳＰの論理値とバスアクセスの完了状態との関係を
示す表である。本実施の形態において、応答信号ＲＥＳ
Ｐは２ビットで構成される。応答信号ＲＥＳＰは、論理
値“００”のときに「アクセス無し“ＮＯ”」を示し、
論理値“０１”のときに「正常終了“ＯＫ”」を示し、
論理値“１０”のときに「異常終了“ＥＲＲ”」を示
し、論理値“１１”のときに「予約」を示す。
【０００９】クロック信号制御手段１０６、１０７（と
もに図１に示される）は、マスターブロック１０１で生
成されるクロック制御信号ＣＫＳＴＯＰ１、ＣＫＳＴＯ
Ｐ２に応答して、スレーブブロック１０２、１０３への
クロック信号の供給／停止を制御する。クロック信号制
御手段１０６及び１０７は論理和回路（ＯＲ回路）で構
成される。以下、クロック信号制御手段１０６及び１０
７を、ＯＲ回路１０６及び１０７という。ＯＲ回路１０
６の２つの入力端子のうち一方の入力端子にはクロック
制御信号ＣＫＳＴＯＰ１が入力され、他方の入力端子に
はクロック信号ＣＬＯＣＫが入力される。ＯＲ回路１０
６の出力信号ＣＫ１は、スレーブブロック１０２に供給
される。ＯＲ回路１０６は、クロック制御信号ＣＫＳＴ
ＯＰ１が“Ｌ”（論理値“０”）のとき、すなわち、ク
ロック信号の供給を指示するとき、クロック信号ＣＬＯ
ＣＫと同波形のクロック信号ＣＫ１を出力し、クロック
制御信号ＣＫＳＴＯＰ１が“Ｈ”（論理値“１”）のと
き（クロック信号の供給の停止を指示するとき）“Ｈ”
（論理値“１”）の信号を出力する。すなわち、クロッ
ク制御信号ＣＫＳＴＯＰ１が“Ｈ”（論理値“１”）の
とき、スレーブブロック１０２へのクロック信号の供給
は停止される。
もに図１に示される）は、マスターブロック１０１で生
成されるクロック制御信号ＣＫＳＴＯＰ１、ＣＫＳＴＯ
Ｐ２に応答して、スレーブブロック１０２、１０３への
クロック信号の供給／停止を制御する。クロック信号制
御手段１０６及び１０７は論理和回路（ＯＲ回路）で構
成される。以下、クロック信号制御手段１０６及び１０
７を、ＯＲ回路１０６及び１０７という。ＯＲ回路１０
６の２つの入力端子のうち一方の入力端子にはクロック
制御信号ＣＫＳＴＯＰ１が入力され、他方の入力端子に
はクロック信号ＣＬＯＣＫが入力される。ＯＲ回路１０
６の出力信号ＣＫ１は、スレーブブロック１０２に供給
される。ＯＲ回路１０６は、クロック制御信号ＣＫＳＴ
ＯＰ１が“Ｌ”（論理値“０”）のとき、すなわち、ク
ロック信号の供給を指示するとき、クロック信号ＣＬＯ
ＣＫと同波形のクロック信号ＣＫ１を出力し、クロック
制御信号ＣＫＳＴＯＰ１が“Ｈ”（論理値“１”）のと
き（クロック信号の供給の停止を指示するとき）“Ｈ”
（論理値“１”）の信号を出力する。すなわち、クロッ
ク制御信号ＣＫＳＴＯＰ１が“Ｈ”（論理値“１”）の
とき、スレーブブロック１０２へのクロック信号の供給
は停止される。
【００１０】また、ＯＲ回路１０７の２つの入力端子の
うち一方の入力端子にはクロック制御信号ＣＫＳＴＯＰ
２が入力され、他方の入力端子にはクロック信号ＣＬＯ
ＣＫが入力される。ＯＲ回路１０７の出力信号ＣＫ２
は、スレーブブロック１０３に供給される。ＯＲ回路１
０７は、クロック制御信号ＣＫＳＴＯＰ２が“Ｌ”（論
理値“０”）のとき、すなわち、クロック信号の供給を
指示するとき、クロック信号ＣＬＯＣＫと同波形のクロ
ック信号ＣＫ２を出力し、クロック制御信号ＣＫＳＴＯ
Ｐ２が“Ｈ”（論理値“１”）のとき（クロック信号の
供給の停止を指示するとき）“Ｈ”（論理値“１”）の
信号を出力する。すなわち、クロック制御信号ＣＫＳＴ
ＯＰ２が“Ｈ”（論理値“１”）のとき、スレーブブロ
ック１０３へのクロック信号の供給は停止される。
うち一方の入力端子にはクロック制御信号ＣＫＳＴＯＰ
２が入力され、他方の入力端子にはクロック信号ＣＬＯ
ＣＫが入力される。ＯＲ回路１０７の出力信号ＣＫ２
は、スレーブブロック１０３に供給される。ＯＲ回路１
０７は、クロック制御信号ＣＫＳＴＯＰ２が“Ｌ”（論
理値“０”）のとき、すなわち、クロック信号の供給を
指示するとき、クロック信号ＣＬＯＣＫと同波形のクロ
ック信号ＣＫ２を出力し、クロック制御信号ＣＫＳＴＯ
Ｐ２が“Ｈ”（論理値“１”）のとき（クロック信号の
供給の停止を指示するとき）“Ｈ”（論理値“１”）の
信号を出力する。すなわち、クロック制御信号ＣＫＳＴ
ＯＰ２が“Ｈ”（論理値“１”）のとき、スレーブブロ
ック１０３へのクロック信号の供給は停止される。
【００１１】デフォルトスレーブブロック１０４は、ア
ドレス信号ＡＤＤＲと、クロック制御信号ＣＫＳＴＯＰ
１若しくはＣＫＳＴＯＰ２とに基づいて応答信号ＲＥＳ
Ｐをマスターブロック１０１に出力する。デフォルトス
レーブブロック１０４は、スレーブブロック１０２への
クロック信号ＣＫ１の供給が停止しているとき、すなわ
ち、クロック制御信号ＣＫＳＴＯＰ１が“Ｈ”（論理値
“１”）のとき、スレーブブロック１０２に代わり応答
信号ＲＥＳＰ“１０”（異常終了“ＥＲＲ”）をマスタ
ーブロック１０１に出力する。また、デフォルトスレー
ブブロック１０４は、スレーブブロック１０３へのクロ
ック信号ＣＫ２の供給が停止しているとき、すなわち、
クロック制御信号ＣＫＳＴＯＰ２が“Ｈ”（論理値
“１”）のとき、スレーブブロック１０３に代わり応答
信号ＲＥＳＰ“１０”（異常終了“ＥＲＲ”）をマスタ
ーブロック１０１に出力する。
ドレス信号ＡＤＤＲと、クロック制御信号ＣＫＳＴＯＰ
１若しくはＣＫＳＴＯＰ２とに基づいて応答信号ＲＥＳ
Ｐをマスターブロック１０１に出力する。デフォルトス
レーブブロック１０４は、スレーブブロック１０２への
クロック信号ＣＫ１の供給が停止しているとき、すなわ
ち、クロック制御信号ＣＫＳＴＯＰ１が“Ｈ”（論理値
“１”）のとき、スレーブブロック１０２に代わり応答
信号ＲＥＳＰ“１０”（異常終了“ＥＲＲ”）をマスタ
ーブロック１０１に出力する。また、デフォルトスレー
ブブロック１０４は、スレーブブロック１０３へのクロ
ック信号ＣＫ２の供給が停止しているとき、すなわち、
クロック制御信号ＣＫＳＴＯＰ２が“Ｈ”（論理値
“１”）のとき、スレーブブロック１０３に代わり応答
信号ＲＥＳＰ“１０”（異常終了“ＥＲＲ”）をマスタ
ーブロック１０１に出力する。
【００１２】ここで、デフォルトスレーブブロック１０
４について図３を参照してさらに詳しく説明する。図３
は、図１に示したマイコンのデフォルトスレーブブロッ
ク１０４の構成を示す回路ブロック図である。デフォル
トスレーブブロック１０４は、アドレス信号ＡＤＤＲを
デコードするデコード手段（デコード部３０１）と、ク
ロック制御信号ＣＫＳＴＯＰ１、ＣＫＳＴＯＰ２とデコ
ード部３０１の出力信号ｓｅｌ０〜ｓｅｌ２とに基づい
てＳＥＬＥＣＴ信号を出力する論理回路部３０２と、Ｓ
ＥＬＥＣＴ信号に応答して応答信号ＲＥＳＰを出力する
機能ブロック３０３とから構成される。
４について図３を参照してさらに詳しく説明する。図３
は、図１に示したマイコンのデフォルトスレーブブロッ
ク１０４の構成を示す回路ブロック図である。デフォル
トスレーブブロック１０４は、アドレス信号ＡＤＤＲを
デコードするデコード手段（デコード部３０１）と、ク
ロック制御信号ＣＫＳＴＯＰ１、ＣＫＳＴＯＰ２とデコ
ード部３０１の出力信号ｓｅｌ０〜ｓｅｌ２とに基づい
てＳＥＬＥＣＴ信号を出力する論理回路部３０２と、Ｓ
ＥＬＥＣＴ信号に応答して応答信号ＲＥＳＰを出力する
機能ブロック３０３とから構成される。
【００１３】デコード部３０１は、デコード回路３０
４、３０５、及び３０６で構成される。本実施の形態に
おいて、デコード回路３０４は、アドレス信号ＡＤＤＲ
がスレーブブロック１０２（図１）に対応するものであ
るとき“Ｈ”（論理値“１”）のｓｅｌ１信号を出力
し、アドレス信号ＡＤＤＲがスレーブブロック１０２に
対応するものでないとき“Ｌ”（論理値“０”）のｓｅ
ｌ１信号を出力する。 デコード回路３０５は、アドレ
ス信号ＡＤＤＲがスレーブブロック１０３に対応するも
のであるとき“Ｈ”（論理値“１”）の信号をｓｅｌ２
信号として出力し、アドレス信号ＡＤＤＲがスレーブブ
ロック１０３に対応するものでないとき“Ｌ”（論理値
“０”）のｓｅｌ２信号を出力する。デコード回路３０
６は、アドレス信号ＡＤＤＲがスレーブブロック１０１
若しくは１０２のどちらにも対応しないものであるとき
“Ｈ”（論理値“１”）のｓｅｌ０信号を出力し、アド
レス信号ＡＤＤＲがスレーブブロック１０１（図１）若
しくは１０２（図１）のどちらか一方に対応するもので
あるとき“Ｌ”（論理値“０”）のｓｅｌ０信号を出力
する。
４、３０５、及び３０６で構成される。本実施の形態に
おいて、デコード回路３０４は、アドレス信号ＡＤＤＲ
がスレーブブロック１０２（図１）に対応するものであ
るとき“Ｈ”（論理値“１”）のｓｅｌ１信号を出力
し、アドレス信号ＡＤＤＲがスレーブブロック１０２に
対応するものでないとき“Ｌ”（論理値“０”）のｓｅ
ｌ１信号を出力する。 デコード回路３０５は、アドレ
ス信号ＡＤＤＲがスレーブブロック１０３に対応するも
のであるとき“Ｈ”（論理値“１”）の信号をｓｅｌ２
信号として出力し、アドレス信号ＡＤＤＲがスレーブブ
ロック１０３に対応するものでないとき“Ｌ”（論理値
“０”）のｓｅｌ２信号を出力する。デコード回路３０
６は、アドレス信号ＡＤＤＲがスレーブブロック１０１
若しくは１０２のどちらにも対応しないものであるとき
“Ｈ”（論理値“１”）のｓｅｌ０信号を出力し、アド
レス信号ＡＤＤＲがスレーブブロック１０１（図１）若
しくは１０２（図１）のどちらか一方に対応するもので
あるとき“Ｌ”（論理値“０”）のｓｅｌ０信号を出力
する。
【００１４】論理回路部３０２は、論理積回路（ＡＮＤ
回路）３０７及び３０８と、論理和回路（ＯＲ回路３０
９）とから構成される。ＡＮＤ回路３０７はクロック制
御信号ＣＫＳＴＯＰ１とｓｅｌ１信号とを入力とし、Ａ
ＮＤ回路３０８はクロック制御信号ＣＫＳＴＯＰ２とｓ
ｅｌ２信号とを入力とする。また、ＯＲ回路３０９は、
ＡＮＤ回路３０７の出力信号と、ＡＮＤ回路３０８の出
力信号と、デコード回路３０６の出力ｓｅｌ０信号とを
入力とし、論理和演算の結果をＳＥＬＥＣＴ信号として
機能ブロック３０３に出力する。ＳＥＬＥＣＴ信号は、
クロック制御信号ＣＫＳＴＯＰ１が“Ｈ”（論理値
“１”）でかつ信号ｓｅｌ１が“Ｈ”（論理値“１”）
の場合、若しくはクロック制御信号ＣＫＳＴＯＰ２が
“Ｈ”（論理値“１”）でかつ信号ｓｅｌ２が“Ｈ”
（論理値“１”）の場合、若しくは信号ｓｅｌ０が
“Ｈ”（論理値“１”）の場合のいずれか１つの場合に
“Ｈ”（論理値“１”）となり、いずれにも該当しない
場合は“Ｌ”（論理値“０”）となる。すなわち、ＳＥ
ＬＥＣＴ信号は、クロック信号ＣＫ１の供給が停止して
いるスレーブブロック１０２（図１）に対してアクセス
が行われた場合、若しくはクロック信号ＣＫ２の供給が
停止しているスレーブブロック１０３（図１）に対して
アクセスが行われた場合、若しくはアドレス信号ＡＤＤ
Ｒに対応する機能ブロックが存在しない場合のいずれか
１つの場合に“Ｈ”（論理値“１”）となり、いずれに
も該当しない場合は“Ｌ”（論理値“０”）となる。機
能ブロック３０３は、ＳＥＬＥＣＴ信号が“Ｈ”（論理
値“１”）のとき、応答信号ＲＥＳＰ“１０”（異常終
了“ＥＲＲ”）を出力する。
回路）３０７及び３０８と、論理和回路（ＯＲ回路３０
９）とから構成される。ＡＮＤ回路３０７はクロック制
御信号ＣＫＳＴＯＰ１とｓｅｌ１信号とを入力とし、Ａ
ＮＤ回路３０８はクロック制御信号ＣＫＳＴＯＰ２とｓ
ｅｌ２信号とを入力とする。また、ＯＲ回路３０９は、
ＡＮＤ回路３０７の出力信号と、ＡＮＤ回路３０８の出
力信号と、デコード回路３０６の出力ｓｅｌ０信号とを
入力とし、論理和演算の結果をＳＥＬＥＣＴ信号として
機能ブロック３０３に出力する。ＳＥＬＥＣＴ信号は、
クロック制御信号ＣＫＳＴＯＰ１が“Ｈ”（論理値
“１”）でかつ信号ｓｅｌ１が“Ｈ”（論理値“１”）
の場合、若しくはクロック制御信号ＣＫＳＴＯＰ２が
“Ｈ”（論理値“１”）でかつ信号ｓｅｌ２が“Ｈ”
（論理値“１”）の場合、若しくは信号ｓｅｌ０が
“Ｈ”（論理値“１”）の場合のいずれか１つの場合に
“Ｈ”（論理値“１”）となり、いずれにも該当しない
場合は“Ｌ”（論理値“０”）となる。すなわち、ＳＥ
ＬＥＣＴ信号は、クロック信号ＣＫ１の供給が停止して
いるスレーブブロック１０２（図１）に対してアクセス
が行われた場合、若しくはクロック信号ＣＫ２の供給が
停止しているスレーブブロック１０３（図１）に対して
アクセスが行われた場合、若しくはアドレス信号ＡＤＤ
Ｒに対応する機能ブロックが存在しない場合のいずれか
１つの場合に“Ｈ”（論理値“１”）となり、いずれに
も該当しない場合は“Ｌ”（論理値“０”）となる。機
能ブロック３０３は、ＳＥＬＥＣＴ信号が“Ｈ”（論理
値“１”）のとき、応答信号ＲＥＳＰ“１０”（異常終
了“ＥＲＲ”）を出力する。
【００１５】次に、図４を参照して本実施の形態に係る
マイクロコントローラの動作について説明する。図４
は、第１の実施の形態に係るマイクロコントローラの動
作を示す動作波形図である。図４は、上から順にクロッ
ク信号ＣＬＯＣＫ、マスターブロック１０１の入力／出
力信号（図中「Ａ」と表す）、スレーブブロック１０２
の入力／出力信号（図中「Ｂ」と表す）、デフォルトス
レーブブロック１０４の内部信号（図中「Ｃ」と表す）
を示す。図４の横方向は時刻を示す。なお、クロック制
御信号ＣＫＳＴＯＰ１は、時刻ｔ４まで“Ｌ”（論理値
“０”）であり、時刻ｔ４から“Ｈ”（論理値“１”）
となる。すなわち、時刻ｔ４まではスレーブブロック１
０２にクロック信号ＣＫ２が供給されている状態であ
り、時刻ｔ４からはスレーブブロック１０２へのクロッ
ク信号ＣＫ２の供給が停止されている状態である（ＣＫ
１）。ここでは、スレーブブロック１０２に対するマス
ターブロック１０１のアクセスが正常終了した場合（時
刻ｔ１〜時刻ｔ３）と、スレーブブロック１０２に対す
るマスターブロック１０１のアクセスが異常終了した場
合（時刻ｔ５〜時刻ｔ７）とについて説明する。
マイクロコントローラの動作について説明する。図４
は、第１の実施の形態に係るマイクロコントローラの動
作を示す動作波形図である。図４は、上から順にクロッ
ク信号ＣＬＯＣＫ、マスターブロック１０１の入力／出
力信号（図中「Ａ」と表す）、スレーブブロック１０２
の入力／出力信号（図中「Ｂ」と表す）、デフォルトス
レーブブロック１０４の内部信号（図中「Ｃ」と表す）
を示す。図４の横方向は時刻を示す。なお、クロック制
御信号ＣＫＳＴＯＰ１は、時刻ｔ４まで“Ｌ”（論理値
“０”）であり、時刻ｔ４から“Ｈ”（論理値“１”）
となる。すなわち、時刻ｔ４まではスレーブブロック１
０２にクロック信号ＣＫ２が供給されている状態であ
り、時刻ｔ４からはスレーブブロック１０２へのクロッ
ク信号ＣＫ２の供給が停止されている状態である（ＣＫ
１）。ここでは、スレーブブロック１０２に対するマス
ターブロック１０１のアクセスが正常終了した場合（時
刻ｔ１〜時刻ｔ３）と、スレーブブロック１０２に対す
るマスターブロック１０１のアクセスが異常終了した場
合（時刻ｔ５〜時刻ｔ７）とについて説明する。
【００１６】時刻ｔ１において、マスターブロック１０
１から、スレーブブロック１０２に対応するアドレス信
号ＡＤＤＲと「リードアクセス」であることを指示する
リード・ライト信号Ｗ／Ｒとが出力され、マスターブロ
ック１０２に対するリードサイクルに入る。この時、ク
ロック制御信号ＣＫＳＴＯＰ１は“Ｌ”（論理値
“０”）であり、スレーブブロック１０２にはクロック
信号ＣＫ１が供給されている。マスターブロック１０２
は、クロック信号ＣＫ１が供給されているため動作状態
である。
１から、スレーブブロック１０２に対応するアドレス信
号ＡＤＤＲと「リードアクセス」であることを指示する
リード・ライト信号Ｗ／Ｒとが出力され、マスターブロ
ック１０２に対するリードサイクルに入る。この時、ク
ロック制御信号ＣＫＳＴＯＰ１は“Ｌ”（論理値
“０”）であり、スレーブブロック１０２にはクロック
信号ＣＫ１が供給されている。マスターブロック１０２
は、クロック信号ＣＫ１が供給されているため動作状態
である。
【００１７】デフォルトスレーブブロック１０４のｓｅ
ｌ１信号は、アドレス信号ＡＤＤＲがスレーブブロック
１０２に対応するアドレスであるため、“Ｈ”（論理値
“１”）となるが、クロック制御信号ＣＫＳＴＯＰ１が
“Ｌ”（論理値“０”）となっているためＳＥＬＥＣＴ
信号は“Ｌ”（論理値“０”）のままである。
ｌ１信号は、アドレス信号ＡＤＤＲがスレーブブロック
１０２に対応するアドレスであるため、“Ｈ”（論理値
“１”）となるが、クロック制御信号ＣＫＳＴＯＰ１が
“Ｌ”（論理値“０”）となっているためＳＥＬＥＣＴ
信号は“Ｌ”（論理値“０”）のままである。
【００１８】時刻ｔ２において、スレーブブロック１０
２からデータが正常に出力されることにより、スレーブ
ブロック１０２は“０１”（正常終了“ＯＫ”）の応答
信号ＲＥＳＰを出力する。時刻ｔ３において、リードサ
イクルが正常に終了する。
２からデータが正常に出力されることにより、スレーブ
ブロック１０２は“０１”（正常終了“ＯＫ”）の応答
信号ＲＥＳＰを出力する。時刻ｔ３において、リードサ
イクルが正常に終了する。
【００１９】時刻ｔ４において、マスターブロック１０
１から“Ｈ”（論理値“１”）のクロック制御信号ＣＫ
ＳＴＯＰ１が出力される。クロック制御信号ＣＫＳＴＯ
Ｐ１が“Ｈ” （論理値“１”）となることによりＯＲ
回路１０６の出力信号ＣＫ１は“Ｈ” （論理値
“１”）を維持する。すなわち、クロック制御信号ＣＫ
ＳＴＯＰ１が“Ｈ” （論理値“１”）となることによ
り、スレーブブロック１０２へのクロック信号ＣＫ１の
供給は停止される。スレーブブロック１０２は、クロッ
ク信号の供給が停止されることにより、非活性状態（動
作していない状態）となる。
１から“Ｈ”（論理値“１”）のクロック制御信号ＣＫ
ＳＴＯＰ１が出力される。クロック制御信号ＣＫＳＴＯ
Ｐ１が“Ｈ” （論理値“１”）となることによりＯＲ
回路１０６の出力信号ＣＫ１は“Ｈ” （論理値
“１”）を維持する。すなわち、クロック制御信号ＣＫ
ＳＴＯＰ１が“Ｈ” （論理値“１”）となることによ
り、スレーブブロック１０２へのクロック信号ＣＫ１の
供給は停止される。スレーブブロック１０２は、クロッ
ク信号の供給が停止されることにより、非活性状態（動
作していない状態）となる。
【００２０】時刻ｔ５において、マスターブロック１０
１から、スレーブブロック１０２に対応するアドレス信
号ＡＤＤＲと「ライトアクセス」であることを指示する
リード・ライト信号Ｗ／Ｒとが出力される。しかし、ス
レーブブロック１０２は、非活性状態となっているため
データの取り込みだけでなく、ライトアクセスが異常で
あることを示す“１０”（異常終了“ＥＲＲ”）の応答
信号ＲＥＳＰの出力も行うことができない。この時、デ
フォルトスレーブブロック１０４では、アドレス信号Ａ
ＤＤＲがスレーブブロック１０２に対応するものである
ため、ｓｅｌ１信号が“Ｈ”（論理値“１”）となる。
ＡＮＤ回路３０７は、この“Ｈ”（論理値“１”）のｓ
ｅｌ１信号と“Ｈ”（論理値“１”）のクロック制御信
号ＣＫＳＴＯＰ１とに基づいて “Ｈ”（論理値
“１”）のＳＥＬＥＣＴ信号を出力する。
１から、スレーブブロック１０２に対応するアドレス信
号ＡＤＤＲと「ライトアクセス」であることを指示する
リード・ライト信号Ｗ／Ｒとが出力される。しかし、ス
レーブブロック１０２は、非活性状態となっているため
データの取り込みだけでなく、ライトアクセスが異常で
あることを示す“１０”（異常終了“ＥＲＲ”）の応答
信号ＲＥＳＰの出力も行うことができない。この時、デ
フォルトスレーブブロック１０４では、アドレス信号Ａ
ＤＤＲがスレーブブロック１０２に対応するものである
ため、ｓｅｌ１信号が“Ｈ”（論理値“１”）となる。
ＡＮＤ回路３０７は、この“Ｈ”（論理値“１”）のｓ
ｅｌ１信号と“Ｈ”（論理値“１”）のクロック制御信
号ＣＫＳＴＯＰ１とに基づいて “Ｈ”（論理値
“１”）のＳＥＬＥＣＴ信号を出力する。
【００２１】時刻ｔ６において、機能ブロック３０３
は、“Ｈ”（論理値“１”）のＳＥＬＥＣＴ信号に応答
して“１０”（異常終了“ＥＲＲ”）の応答信号ＲＥＳ
Ｐを出力する。このように、デフォルトスレーブブロッ
ク１０４は、クロック信号ＣＫ２の供給が停止している
スレーブブロック１０２に代わりライトアクセスが異常
（エラー）であることを示す応答信号ＲＥＳＰをマスタ
ーブロック１０１に出力する。
は、“Ｈ”（論理値“１”）のＳＥＬＥＣＴ信号に応答
して“１０”（異常終了“ＥＲＲ”）の応答信号ＲＥＳ
Ｐを出力する。このように、デフォルトスレーブブロッ
ク１０４は、クロック信号ＣＫ２の供給が停止している
スレーブブロック１０２に代わりライトアクセスが異常
（エラー）であることを示す応答信号ＲＥＳＰをマスタ
ーブロック１０１に出力する。
【００２２】時刻ｔ７において、デフォルトスレーブブ
ロック１０４から出力された“１０”（異常終了“ＥＲ
Ｒ”）の応答信号ＲＥＳＰに応答して、マスターブロッ
ク１０１はスレーブブロックへのライトアクセスを終了
する。
ロック１０４から出力された“１０”（異常終了“ＥＲ
Ｒ”）の応答信号ＲＥＳＰに応答して、マスターブロッ
ク１０１はスレーブブロックへのライトアクセスを終了
する。
【００２３】以上説明したように、本実施の形態に係る
マイクロコントローラは、クロック信号の供給が停止さ
れた機能ブロック（例えば、スレーブブロック１０２）
に対してアクセスが行われた場合に、その機能ブロック
に代わり、その機能ブロックへのアクセスが異常である
ことを示す応答信号ＲＥＳＰを出力する応答手段（デフ
ォルトスレーブブロック１０４）を有するため、クロッ
ク信号の供給が停止されている機能ブロックへのアクセ
スが行われた場合でも、マスターブロック（ＣＰＵ等）
のアクセス動作を中止させることができる。すなわち、
本実施の形態に係るマイクロコントローラは、以上説明
した応答手段（デフォルトスレーブブロック１０４）を
有するため、クロック信号の供給が停止している機能ブ
ロックへのアクセスが行われた場合に、マスターブロッ
クがアクセス動作を維持しつつけることによる電力の消
費を防止することができ低消費電力化を図ることができ
る。
マイクロコントローラは、クロック信号の供給が停止さ
れた機能ブロック（例えば、スレーブブロック１０２）
に対してアクセスが行われた場合に、その機能ブロック
に代わり、その機能ブロックへのアクセスが異常である
ことを示す応答信号ＲＥＳＰを出力する応答手段（デフ
ォルトスレーブブロック１０４）を有するため、クロッ
ク信号の供給が停止されている機能ブロックへのアクセ
スが行われた場合でも、マスターブロック（ＣＰＵ等）
のアクセス動作を中止させることができる。すなわち、
本実施の形態に係るマイクロコントローラは、以上説明
した応答手段（デフォルトスレーブブロック１０４）を
有するため、クロック信号の供給が停止している機能ブ
ロックへのアクセスが行われた場合に、マスターブロッ
クがアクセス動作を維持しつつけることによる電力の消
費を防止することができ低消費電力化を図ることができ
る。
【００２４】（第２の実施の形態）次に、本発明の第２
の実施の形態について説明する。図５は、本発明の第２
の実施の形態に係るマイクロコントローラ（以下、マイ
コンという）の構成を示す回路ブロック図である。本実
施の形態に係るマイコンにおいて、図１に示した第１の
実施の形態に係るマイコンと異なる点は、各機能ブロッ
ク（スレーブブロック５０２及び５０３）ごとに、クロ
ック信号の供給が停止された場合でも応答信号ＲＥＳＰ
を出力することができる応答手段を設けた点である。デ
フォルトスレーブブロック５０４は、マスターブロック
１０１から出力されるアドレス信号ＡＤＤＲに対応する
機能ブロックが存在しない場合にのみアクセスが異常
（エラー）であることを示す応答信号ＲＥＳＰを出力す
る。
の実施の形態について説明する。図５は、本発明の第２
の実施の形態に係るマイクロコントローラ（以下、マイ
コンという）の構成を示す回路ブロック図である。本実
施の形態に係るマイコンにおいて、図１に示した第１の
実施の形態に係るマイコンと異なる点は、各機能ブロッ
ク（スレーブブロック５０２及び５０３）ごとに、クロ
ック信号の供給が停止された場合でも応答信号ＲＥＳＰ
を出力することができる応答手段を設けた点である。デ
フォルトスレーブブロック５０４は、マスターブロック
１０１から出力されるアドレス信号ＡＤＤＲに対応する
機能ブロックが存在しない場合にのみアクセスが異常
（エラー）であることを示す応答信号ＲＥＳＰを出力す
る。
【００２５】ここで、スレーブブロック５０２について
図６を参照して詳細に説明する。図６は、本発明の第２
の実施の形態に係るマイクロコントローラのスレーブブ
ロックの構成を示す回路図である。なお、スレーブブロ
ック５０３もスレーブブロック５０２と同様の構成とな
っている。スレーブブロック５０２は、第１の実施の形
態のスレーブブロック１０２にさらに停止制御部６００
を設けたものであり、アドレス信号ＡＤＤＲをデコード
するデコード回路６１１と、所定の機能を実行する回路
ブロック６１０と、回路ブロック６１０に代わり応答信
号ＲＥＳＰを出力する停止制御部６００とから構成され
る。停止制御部６００は、クロック制御信号ＣＫＳＴＯ
Ｐ１とデコード回路６１１から出力されるアドレス信号
ＡＤＤＲのデコード結果（ＳＥＬＥＣＴ信号）とに基づ
いて選択信号ｓｅｌを生成する選択信号生成部６０１
と、選択信号ｓｅｌに応答して、バスアクセスの完了状
態を示す固定値（ここでは、「異常終了“ＥＲＲ”」）
若しくはバスアクセスの完了状態「アクセス無し“Ｎ
Ｏ”」のどちらか一方を選択して出力する選択回路６０
２と、応答信号ＲＥＳＰを出力する応答信号出力回路６
０７とから構成される。
図６を参照して詳細に説明する。図６は、本発明の第２
の実施の形態に係るマイクロコントローラのスレーブブ
ロックの構成を示す回路図である。なお、スレーブブロ
ック５０３もスレーブブロック５０２と同様の構成とな
っている。スレーブブロック５０２は、第１の実施の形
態のスレーブブロック１０２にさらに停止制御部６００
を設けたものであり、アドレス信号ＡＤＤＲをデコード
するデコード回路６１１と、所定の機能を実行する回路
ブロック６１０と、回路ブロック６１０に代わり応答信
号ＲＥＳＰを出力する停止制御部６００とから構成され
る。停止制御部６００は、クロック制御信号ＣＫＳＴＯ
Ｐ１とデコード回路６１１から出力されるアドレス信号
ＡＤＤＲのデコード結果（ＳＥＬＥＣＴ信号）とに基づ
いて選択信号ｓｅｌを生成する選択信号生成部６０１
と、選択信号ｓｅｌに応答して、バスアクセスの完了状
態を示す固定値（ここでは、「異常終了“ＥＲＲ”」）
若しくはバスアクセスの完了状態「アクセス無し“Ｎ
Ｏ”」のどちらか一方を選択して出力する選択回路６０
２と、応答信号ＲＥＳＰを出力する応答信号出力回路６
０７とから構成される。
【００２６】選択信号生成部６０１は、クロック制御信
号ＣＫＳＴＯＰ１を反転して出力するインバータ６０３
と、クロック信号ＣＬＯＣＫとインバータ６０３の出力
信号との論理和演算を行う論理和回路（OR回路）６０４
と、アドレス信号ＡＤＤＲのデコード結果であるＳＥＬ
ＥＣＴ信号とＯＲ回路６０４の出力信号とに基づいて信
号を出力するフリップフロップ回路（以下、Ｆ／Ｆ回路
という）６０５と、ＳＥＬＥＣＴ信号とＦ／Ｆ回路６０
５の出力信号とに基づいて論理積演算を行い、その結果
を選択信号ｓｅｌとして選択回路６０２に出力する論理
積回路（ＡＮＤ回路）６０６とから構成される。
号ＣＫＳＴＯＰ１を反転して出力するインバータ６０３
と、クロック信号ＣＬＯＣＫとインバータ６０３の出力
信号との論理和演算を行う論理和回路（OR回路）６０４
と、アドレス信号ＡＤＤＲのデコード結果であるＳＥＬ
ＥＣＴ信号とＯＲ回路６０４の出力信号とに基づいて信
号を出力するフリップフロップ回路（以下、Ｆ／Ｆ回路
という）６０５と、ＳＥＬＥＣＴ信号とＦ／Ｆ回路６０
５の出力信号とに基づいて論理積演算を行い、その結果
を選択信号ｓｅｌとして選択回路６０２に出力する論理
積回路（ＡＮＤ回路）６０６とから構成される。
【００２７】選択信号生成部６０１は、クロック信号Ｃ
Ｋ１の供給が停止されているスレーブブロック５０２に
対してマスターブロック１０１がアクセスを行った場合
に、選択回路６０２にアクセスの完了状態を示す信号
（ここでは、「異常終了“ＥＲＲ”」）を出力すること
を指示する選択信号ｓｅｌを出力する。また、それ以外
の場合は、選択回路６０２にアクセス完了状態「アクセ
ス無し“ＮＯ”」を出力することを指示する選択信号ｓ
ｅｌを出力する。具体的には、クロック制御信号ＣＫＳ
ＴＯＰ１が“Ｈ”（論理値“１”）であり、かつ、アド
レス信号ＡＤＤＲがスレーブブロック１０２に対応する
ものである（すなわち、ＳＥＬＥＣＴ信号が“Ｈ”（論
理値“１”）である）時に、論理値“１”の選択信号ｓ
ｅｌを出力する。また、（クロック停止要求信号ＣＫＳ
ＴＯＰ１，ＳＥＬＥＣＴ信号）＝（０，０）、（０，
１）、（１，０）の時は、論理値“０”の選択信号ｓｅ
ｌを出力する。
Ｋ１の供給が停止されているスレーブブロック５０２に
対してマスターブロック１０１がアクセスを行った場合
に、選択回路６０２にアクセスの完了状態を示す信号
（ここでは、「異常終了“ＥＲＲ”」）を出力すること
を指示する選択信号ｓｅｌを出力する。また、それ以外
の場合は、選択回路６０２にアクセス完了状態「アクセ
ス無し“ＮＯ”」を出力することを指示する選択信号ｓ
ｅｌを出力する。具体的には、クロック制御信号ＣＫＳ
ＴＯＰ１が“Ｈ”（論理値“１”）であり、かつ、アド
レス信号ＡＤＤＲがスレーブブロック１０２に対応する
ものである（すなわち、ＳＥＬＥＣＴ信号が“Ｈ”（論
理値“１”）である）時に、論理値“１”の選択信号ｓ
ｅｌを出力する。また、（クロック停止要求信号ＣＫＳ
ＴＯＰ１，ＳＥＬＥＣＴ信号）＝（０，０）、（０，
１）、（１，０）の時は、論理値“０”の選択信号ｓｅ
ｌを出力する。
【００２８】選択回路６０２は、選択信号ｓｅｌが論理
値“１”の時に「異常終了“ＥＲＲ”」を出力し、選択
信号ｓｅｌが論理値“０”の時に「アクセス無し“Ｎ
Ｏ”」を出力する。ＯＲ回路６０７は、選択回路６０２
の出力信号と、メモリ６１０のＲＥＳＰ１信号との論理
和演算を行い、その結果を応答信号ＲＥＳＰとして出力
する。
値“１”の時に「異常終了“ＥＲＲ”」を出力し、選択
信号ｓｅｌが論理値“０”の時に「アクセス無し“Ｎ
Ｏ”」を出力する。ＯＲ回路６０７は、選択回路６０２
の出力信号と、メモリ６１０のＲＥＳＰ１信号との論理
和演算を行い、その結果を応答信号ＲＥＳＰとして出力
する。
【００２９】次に、図７を参照して本実施の形態に係る
マイコンの動作について説明する。図７は、本発明の第
２の実施の形態に係るマイコンの動作を示す動作波形図
である。図７は、上から順にクロック信号ＣＬＯＣＫ、
マスターブロック１０１の入力／出力信号（図中「Ａ」
と表す）、スレーブブロック５０２の入力／出力信号
（図中「Ｂ」と表す）、停止制御部の各信号（図中
「Ｃ」と表す）を示す。図７の横方向は時刻を示す。な
お、クロック制御信号ＣＫＳＴＯＰ１は、時刻ｔ１まで
“Ｌ”（論理値“０”）であり、時刻ｔ１から“Ｈ”
（論理値“１”）となる。すなわち、時刻ｔ１までは回
路ブロック６１０にクロック信号ＣＫ１が供給されてい
る状態であり、時刻ｔ１からは回路ブロック６１０への
クロック信号ＣＫ１の供給が停止されている状態であ
る。ここでは、回路ブロック６１０へのクロック信号の
供給が停止している時に、マスターブロック１０１から
回路ブロック６１０にアクセスが行われた場合（時刻ｔ
１〜時刻ｔ４）について説明する。
マイコンの動作について説明する。図７は、本発明の第
２の実施の形態に係るマイコンの動作を示す動作波形図
である。図７は、上から順にクロック信号ＣＬＯＣＫ、
マスターブロック１０１の入力／出力信号（図中「Ａ」
と表す）、スレーブブロック５０２の入力／出力信号
（図中「Ｂ」と表す）、停止制御部の各信号（図中
「Ｃ」と表す）を示す。図７の横方向は時刻を示す。な
お、クロック制御信号ＣＫＳＴＯＰ１は、時刻ｔ１まで
“Ｌ”（論理値“０”）であり、時刻ｔ１から“Ｈ”
（論理値“１”）となる。すなわち、時刻ｔ１までは回
路ブロック６１０にクロック信号ＣＫ１が供給されてい
る状態であり、時刻ｔ１からは回路ブロック６１０への
クロック信号ＣＫ１の供給が停止されている状態であ
る。ここでは、回路ブロック６１０へのクロック信号の
供給が停止している時に、マスターブロック１０１から
回路ブロック６１０にアクセスが行われた場合（時刻ｔ
１〜時刻ｔ４）について説明する。
【００３０】時刻ｔ１において、マスターブロック１０
１から“Ｈ”（論理値“１”）のクロック制御信号ＣＫ
ＳＴＯＰ１が出力される。クロック制御信号ＣＫＳＴＯ
Ｐ１が“Ｈ” （論理値“１”）となることにより、Ｏ
Ｒ回路１０６の出力信号ＣＫ１は“Ｈ”を維持する。す
なわち、クロック制御信号ＣＫＳＴＯＰ１が“Ｈ”（論
理値“１”）となることにより、回路ブロック６１０へ
のクロック信号ＣＫ１の供給は停止される。回路ブロッ
ク６１０は、クロック信号ＣＫ１の供給が停止すること
により、非活性状態（動作していない状態）となる。こ
の時、ＯＲ回路６０４の出力信号であるＳＣＫ１は、ク
ロック制御信号ＣＫＳＴＯＰ１がインバータ６０３で反
転されるため、クロック信号ＣＬＯＣＫと同波形の信号
となる。
１から“Ｈ”（論理値“１”）のクロック制御信号ＣＫ
ＳＴＯＰ１が出力される。クロック制御信号ＣＫＳＴＯ
Ｐ１が“Ｈ” （論理値“１”）となることにより、Ｏ
Ｒ回路１０６の出力信号ＣＫ１は“Ｈ”を維持する。す
なわち、クロック制御信号ＣＫＳＴＯＰ１が“Ｈ”（論
理値“１”）となることにより、回路ブロック６１０へ
のクロック信号ＣＫ１の供給は停止される。回路ブロッ
ク６１０は、クロック信号ＣＫ１の供給が停止すること
により、非活性状態（動作していない状態）となる。こ
の時、ＯＲ回路６０４の出力信号であるＳＣＫ１は、ク
ロック制御信号ＣＫＳＴＯＰ１がインバータ６０３で反
転されるため、クロック信号ＣＬＯＣＫと同波形の信号
となる。
【００３１】時刻ｔ２において、マスターブロック１０
１から、スレーブブロック５０２に対応するアドレス信
号ＡＤＤＲと「ライトアクセス」を指示するライト・リ
ード信号Ｗ／Ｒとが出力される。しかし、メモリ６１０
は非活性状態となっているため、データの取り込みだけ
でなく、ライトアクセスが異常であることを示す応答信
号ＲＥＳＰ「“１０”（異常終了“ＥＲＲ”）」の出力
も行うことができない。この時、停止制御部６００に入
力されるＳＥＬＥＣＴ信号（アドレス信号ＡＤＤＲのデ
コード結果）は“Ｈ”（論理値“１”）となっている。
１から、スレーブブロック５０２に対応するアドレス信
号ＡＤＤＲと「ライトアクセス」を指示するライト・リ
ード信号Ｗ／Ｒとが出力される。しかし、メモリ６１０
は非活性状態となっているため、データの取り込みだけ
でなく、ライトアクセスが異常であることを示す応答信
号ＲＥＳＰ「“１０”（異常終了“ＥＲＲ”）」の出力
も行うことができない。この時、停止制御部６００に入
力されるＳＥＬＥＣＴ信号（アドレス信号ＡＤＤＲのデ
コード結果）は“Ｈ”（論理値“１”）となっている。
【００３２】時刻ｔ３において、選択回路６０２から
「“１０”（異常終了“ＥＲＲ”）」のＳＲＥＳＰ信号
が出力される。ここで、この動作について詳細に説明す
る。“Ｈ”（論理値“１”）のクロック制御信号ＣＫＳ
ＴＯＰ１は、インバータ６０３により反転され“Ｌ”
（論理値“０”）の信号としてＯＲ回路６０４に入力さ
れる。ＯＲ回路６０４では、インバータ６０３の出力信
号とクロック信号ＣＬＯＣＫとの論理和演算を行い、ク
ロック信号ＣＬＯＣＫと同波形の信号ＳＣＫ１をＦ／Ｆ
回路６０５に出力する。ここで、Ｆ／Ｆ回路６０５には
“Ｈ”（論理値“１”）のＳＥＬＥＣＴ信号が入力され
ている。Ｆ／Ｆ回路６０５は、ＳＣＫ１信号の立ち上が
りで“Ｈ”（論理値“１”）のＳＥＬＥＣＴ信号を取り
込み、ＡＮＤ回路６０６に“Ｈ”（論理値“１”）の信
号を出力する。ＡＮＤ回路６０６は、このＦ／Ｆ回路６
０５の出力信号と“Ｈ”（論理値“１”）のＳＥＬＥＣ
Ｔ信号との論理積演算を行い、“Ｈ”（論理値“１”）
の選択信号ｓｅｌを選択回路６０２に出力する。選択回
路６０２は、“Ｈ”（論理値“１”）の選択信号に応答
して「“１０”（異常終了“ＥＲＲ”）」のＳＲＥＳＰ
信号を出力する。ＯＲ回路６０７は、選択回路６０２か
ら出力される“１０”（異常終了“ＥＲＲ”）のＳＲＥ
ＳＰ信号を応答信号ＲＥＳＰとして出力する。
「“１０”（異常終了“ＥＲＲ”）」のＳＲＥＳＰ信号
が出力される。ここで、この動作について詳細に説明す
る。“Ｈ”（論理値“１”）のクロック制御信号ＣＫＳ
ＴＯＰ１は、インバータ６０３により反転され“Ｌ”
（論理値“０”）の信号としてＯＲ回路６０４に入力さ
れる。ＯＲ回路６０４では、インバータ６０３の出力信
号とクロック信号ＣＬＯＣＫとの論理和演算を行い、ク
ロック信号ＣＬＯＣＫと同波形の信号ＳＣＫ１をＦ／Ｆ
回路６０５に出力する。ここで、Ｆ／Ｆ回路６０５には
“Ｈ”（論理値“１”）のＳＥＬＥＣＴ信号が入力され
ている。Ｆ／Ｆ回路６０５は、ＳＣＫ１信号の立ち上が
りで“Ｈ”（論理値“１”）のＳＥＬＥＣＴ信号を取り
込み、ＡＮＤ回路６０６に“Ｈ”（論理値“１”）の信
号を出力する。ＡＮＤ回路６０６は、このＦ／Ｆ回路６
０５の出力信号と“Ｈ”（論理値“１”）のＳＥＬＥＣ
Ｔ信号との論理積演算を行い、“Ｈ”（論理値“１”）
の選択信号ｓｅｌを選択回路６０２に出力する。選択回
路６０２は、“Ｈ”（論理値“１”）の選択信号に応答
して「“１０”（異常終了“ＥＲＲ”）」のＳＲＥＳＰ
信号を出力する。ＯＲ回路６０７は、選択回路６０２か
ら出力される“１０”（異常終了“ＥＲＲ”）のＳＲＥ
ＳＰ信号を応答信号ＲＥＳＰとして出力する。
【００３３】時刻ｔ４において、マスターブロック１０
１は、停止制御部６００から出力された「“１０”（異
常終了“ＥＲＲ”）」の応答信号ＲＥＳＰに応答して、
スレーブブロック５０２に対応するアドレス信号ＡＤＤ
Ｒ及びライト・リード信号Ｗ／Ｒの出力を停止し、スレ
ーブブロック５０２へのライトアクセスを終了する。
１は、停止制御部６００から出力された「“１０”（異
常終了“ＥＲＲ”）」の応答信号ＲＥＳＰに応答して、
スレーブブロック５０２に対応するアドレス信号ＡＤＤ
Ｒ及びライト・リード信号Ｗ／Ｒの出力を停止し、スレ
ーブブロック５０２へのライトアクセスを終了する。
【００３４】以上説明したように、本実施の形態に係る
マイクロコントローラは、クロック信号の供給が停止さ
れた機能ブロック（例えば、回路ブロック６１０）に対
してアクセスが行われた場合に、その回路ブロックに代
わり、アクセスが異常であることを示す応答信号ＲＥＳ
Ｐを出力する応答手段（停止制御部６００）を有するた
め、クロック信号の供給が停止している機能ブロックへ
のアクセスが行われた場合に、マスターブロック１０１
がアクセス動作を維持しつつけることによる電力の消費
を防止することができ低消費電力化を図ることができ
る。また、本実施の形態に係るマイクロコントローラ
は、各機能ブロック（スレーブブロック１０２及び１０
３）毎に応答手段を有するため、各機能ブロック毎に異
なる応答信号を設定することができマイコン制御の自由
度が増す。
マイクロコントローラは、クロック信号の供給が停止さ
れた機能ブロック（例えば、回路ブロック６１０）に対
してアクセスが行われた場合に、その回路ブロックに代
わり、アクセスが異常であることを示す応答信号ＲＥＳ
Ｐを出力する応答手段（停止制御部６００）を有するた
め、クロック信号の供給が停止している機能ブロックへ
のアクセスが行われた場合に、マスターブロック１０１
がアクセス動作を維持しつつけることによる電力の消費
を防止することができ低消費電力化を図ることができ
る。また、本実施の形態に係るマイクロコントローラ
は、各機能ブロック（スレーブブロック１０２及び１０
３）毎に応答手段を有するため、各機能ブロック毎に異
なる応答信号を設定することができマイコン制御の自由
度が増す。
【００３５】ここで、本実施の形態に係るマイクロコン
トローラの停止制御部の他の構成について説明する。図
８は、本発明の第２の実施の形態に係るマイクロコント
ローラ（以下、マイコンという）の停止制御部の他の構
成を示す回路図である。本実施の形態に係るマイコンに
おいて、図６に示した停止制御部と異なる点は、選択回
路６０２の入力信号を回路ブロック６１０から供給する
ように変更した点である。回路ブロック６０２に入力さ
れる信号は回路ブロック６１０のＲＥＳＰ＿ＲＥＧ端子
から出力される。この選択回路６０２に入力される信号
は、外部からのプログラム入力により回路ブロック６１
０に設定することができる。
トローラの停止制御部の他の構成について説明する。図
８は、本発明の第２の実施の形態に係るマイクロコント
ローラ（以下、マイコンという）の停止制御部の他の構
成を示す回路図である。本実施の形態に係るマイコンに
おいて、図６に示した停止制御部と異なる点は、選択回
路６０２の入力信号を回路ブロック６１０から供給する
ように変更した点である。回路ブロック６０２に入力さ
れる信号は回路ブロック６１０のＲＥＳＰ＿ＲＥＧ端子
から出力される。この選択回路６０２に入力される信号
は、外部からのプログラム入力により回路ブロック６１
０に設定することができる。
【００３６】
【発明の効果】以上詳細に説明したように、この発明の
代表的なものによれば、クロック信号の供給が停止され
た機能ブロックに対してアクセスが行われた場合に、そ
の機能ブロックに代わり、機能ブロックへのアクセスが
異常であることを示す応答信号を出力する応答手段を有
することにより、クロック信号の供給が停止された機能
ブロックに対してアクセスが行われた場合にもそのアク
セスを終了させることができマイクロコントローラ全体
として低消費電力化を図ることができる。
代表的なものによれば、クロック信号の供給が停止され
た機能ブロックに対してアクセスが行われた場合に、そ
の機能ブロックに代わり、機能ブロックへのアクセスが
異常であることを示す応答信号を出力する応答手段を有
することにより、クロック信号の供給が停止された機能
ブロックに対してアクセスが行われた場合にもそのアク
セスを終了させることができマイクロコントローラ全体
として低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るマイクロコン
トローラの構成を示す回路ブロック図
トローラの構成を示す回路ブロック図
【図２】応答信号ＲＥＳＰの論理値とバスアクセスの完
了状態との関係を示す表
了状態との関係を示す表
【図３】図１に示したマイコンのデフォルトスレーブブ
ロック１０４の構成を示す回路ブロック図
ロック１０４の構成を示す回路ブロック図
【図４】第１の実施の形態に係るマイクロコントローラ
の動作を示す動作波形図
の動作を示す動作波形図
【図５】本発明の第２の実施の形態に係るマイクロコン
トローラの構成を示す回路ブロック図
トローラの構成を示す回路ブロック図
【図６】本発明の第２の実施の形態に係るマイクロコン
トローラのスレーブブロックの構成を示す回路図
トローラのスレーブブロックの構成を示す回路図
【図７】本発明の第２の実施の形態に係るマイコンの動
作を示す動作波形図
作を示す動作波形図
【図８】本発明の第２の実施の形態に係るマイクロコン
トローラの停止制御部の他の構成を示す回路図
トローラの停止制御部の他の構成を示す回路図
１０１ マスターブロック
１０２ スレーブブロック
１０３ スレーブブロック
１０４ デフォルトスレーブブロック
１０５ クロック信号線
１０６ クロック信号制御手段
１０７ クロック信号制御手段
１０８ ライト・リード信号線
１０９ 応答信号線
１１０ クロック制御信号線
１１１ クロック制御信号線
１１２ アドレス信号線
１１３ データ信号線
ＣＬＯＣＫ クロック信号
ＡＤＤＲ アドレス信号
ＤＡＴＡ データ信号
Ｗ／Ｒ ライト・リード信号
ＲＥＳＰ 応答信号
ＣＫＳＴＯＰ１ クロック制御信号
ＣＫＳＴＯＰ２ クロック制御信号
Claims (8)
- 【請求項１】 クロック信号が供給され、所定の機能を
実行する複数の機能ブロックと、 クロック制御信号に応答して前記クロック信号を選択的
に前記機能ブロックへ供給するクロック信号制御手段
と、 前記クロック信号の供給が停止された前記機能ブロック
に対してアクセスが行われた場合に、該機能ブロックに
代わり、該機能ブロックへのアクセスが異常であること
を示す応答信号を出力する応答手段とを有することを特
徴とするマイクロコントローラ。 - 【請求項２】 前記応答手段は、前記機能ブロックに対
応するアドレス信号と前記クロック制御信号とに基づい
て前記応答信号を出力することを特徴とする請求項１記
載のマイクロコントローラ。 - 【請求項３】 前記応答手段は、前記各機能ブロックご
とに設けられていることを特徴とする請求項１記載のマ
イクロコントローラ。 - 【請求項４】 前記応答手段は、選択信号に応答して、
予め設定された第１の信号若しくは予め設定された第２
の信号のどちらか一方を選択して出力する選択回路と、 前記機能ブロックに入力されるアドレス信号と前記クロ
ック制御信号とに基づいて前記選択信号を生成する選択
信号生成回路と、 前記第１の信号若しくは前記第２の信号のどちらか一方
の信号に基づいて前記応答信号を出力する応答信号出力
回路とを備えることを特徴とする請求項３記載のマイク
ロコントローラ。 - 【請求項５】 前記第１の信号は、外部からのプログラ
ムにより設定されることを特徴とする請求項４記載のマ
イクロコントローラ。 - 【請求項６】 所定の機能を実行する複数の機能ブロッ
クと、 前記機能ブロックの制御を行う制御ブロックと、 前記制御ブロックから出力されるクロック制御信号に応
答して、前記機能ブロックへのクロック信号の供給／停
止の制御を行うクロック信号制御手段と、 前記制御ブロックが、前記クロック信号の供給が停止さ
れている機能ブロックに対してアクセスを行った場合
に、前記機能ブロックへのアクセスの中止を指示する応
答手段とを有することを特徴とするマイクロコントロー
ラ。 - 【請求項７】 前記応答手段は、前記制御ブロックから
出力される前記クロック制御信号と前記制御ブロックか
ら出力されるアドレス信号とに応答して前記機能ブロッ
クへのアクセスの中止を前記制御ブロックに指示するこ
とを特徴とする請求項６記載のマイクロコントローラ。 - 【請求項８】 前記応答手段は、前記各機能ブロックご
とに設けられることを特徴とする請求項６記載のマイク
ロコントローラ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002120554A JP3665624B2 (ja) | 2002-01-25 | 2002-04-23 | マイクロコントローラ |
| US10/259,643 US7007181B2 (en) | 2002-04-23 | 2002-09-30 | Microcontroller |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002016861 | 2002-01-25 | ||
| JP2002-16861 | 2002-01-25 | ||
| JP2002120554A JP3665624B2 (ja) | 2002-01-25 | 2002-04-23 | マイクロコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003288278A true JP2003288278A (ja) | 2003-10-10 |
| JP3665624B2 JP3665624B2 (ja) | 2005-06-29 |
Family
ID=29253198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002120554A Expired - Fee Related JP3665624B2 (ja) | 2002-01-25 | 2002-04-23 | マイクロコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3665624B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006099527A (ja) * | 2004-09-30 | 2006-04-13 | Oki Electric Ind Co Ltd | システムｌｓｉ |
| JP2009116378A (ja) * | 2007-11-01 | 2009-05-28 | Renesas Technology Corp | 半導体装置 |
| JP2012043171A (ja) * | 2010-08-19 | 2012-03-01 | Sony Corp | バスシステムおよびバスシステムと接続機器とを接続するブリッジ回路 |
| JP2013205961A (ja) * | 2012-03-27 | 2013-10-07 | Fujitsu Semiconductor Ltd | エラー応答回路、半導体集積回路及びデータ転送制御方法 |
| JP2015524122A (ja) * | 2013-05-20 | 2015-08-20 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | ピーシーアイエクスプレスのエンドポイントデバイスにアクセスするための方法、コンピューターシステム、および、装置 |
| KR20190037690A (ko) * | 2017-09-29 | 2019-04-08 | 삼성전자주식회사 | 버스 시스템 |
-
2002
- 2002-04-23 JP JP2002120554A patent/JP3665624B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4644461B2 (ja) * | 2004-09-30 | 2011-03-02 | Ｏｋｉセミコンダクタ株式会社 | システムｌｓｉ |
| JP2006099527A (ja) * | 2004-09-30 | 2006-04-13 | Oki Electric Ind Co Ltd | システムｌｓｉ |
| JP2009116378A (ja) * | 2007-11-01 | 2009-05-28 | Renesas Technology Corp | 半導体装置 |
| JP2012043171A (ja) * | 2010-08-19 | 2012-03-01 | Sony Corp | バスシステムおよびバスシステムと接続機器とを接続するブリッジ回路 |
| US8762616B2 (en) | 2010-08-19 | 2014-06-24 | Sony Corporation | Bus system and bridge circuit connecting bus system and connection apparatus |
| US9898358B2 (en) | 2012-03-27 | 2018-02-20 | Socionext Inc. | Error response circuit, semiconductor integrated circuit, and data transfer control method |
| JP2013205961A (ja) * | 2012-03-27 | 2013-10-07 | Fujitsu Semiconductor Ltd | エラー応答回路、半導体集積回路及びデータ転送制御方法 |
| US9213617B2 (en) | 2012-03-27 | 2015-12-15 | Socionext Inc. | Error response circuit, semiconductor integrated circuit, and data transfer control method |
| JP2015524122A (ja) * | 2013-05-20 | 2015-08-20 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | ピーシーアイエクスプレスのエンドポイントデバイスにアクセスするための方法、コンピューターシステム、および、装置 |
| US9384110B2 (en) | 2013-05-20 | 2016-07-05 | Huawei Technologies Co., Ltd. | Method, computer system, and apparatus for accessing peripheral component interconnect express endpoint device |
| US9323635B2 (en) | 2013-05-20 | 2016-04-26 | Huawei Technologies Co., Ltd. | Method, computer system, and apparatus for accessing peripheral component interconnect express endpoint device |
| KR20190037690A (ko) * | 2017-09-29 | 2019-04-08 | 삼성전자주식회사 | 버스 시스템 |
| KR102385541B1 (ko) | 2017-09-29 | 2022-04-11 | 삼성전자주식회사 | 버스 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3665624B2 (ja) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5309286B2 (ja) | クロックジェネレータ | |
| JP2643146B2 (ja) | マイクロコンピュータのクロック生成回路 | |
| US7007181B2 (en) | Microcontroller | |
| JP2007048022A (ja) | 非同期バスインタフェース及びその処理方法 | |
| JP2003288278A (ja) | マイクロコントローラ | |
| KR100632289B1 (ko) | 클록생성회로를 구비한 정보처리장치 및 클록지연회로를구비한 정보처리장치 | |
| JPS6045828A (ja) | シングルチツプマイコン | |
| JP2002518729A (ja) | 異なるクロックレートで動作する装置を接続するインターフェイス装置及びインターフェイスの動作方法 | |
| JPH11145786A (ja) | フリップフロップのリセット回路 | |
| US5734878A (en) | Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals | |
| US20020040443A1 (en) | Single chip microprocessor with a power save capability | |
| JPH096462A (ja) | データ処理システム及び半導体集積回路 | |
| JPH11167530A (ja) | 信号制御回路 | |
| JPH023172A (ja) | 半導体記憶装置 | |
| JP2004185619A (ja) | クロックソースを切り替えるシステムおよび方法 | |
| US20030145245A1 (en) | Microcontroller | |
| JP3219964B2 (ja) | パワーダウンメモリ制御ユニット | |
| US7224623B2 (en) | Memory device having off-chip driver enable circuit and method for reducing delays during read operations | |
| JP3189875B2 (ja) | ステートマシン | |
| JPH05341872A (ja) | データ処理装置 | |
| JPH11316619A (ja) | クロックスキュー調整回路 | |
| JP2006202172A (ja) | バスタイミング制御回路 | |
| JP3977894B2 (ja) | データ処理システムおよび柔軟なリセット設定方法 | |
| JP2565135B2 (ja) | 位相制御回路 | |
| JP3727670B2 (ja) | マイクロコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3665624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |