JP2013205961A - エラー応答回路、半導体集積回路及びデータ転送制御方法 - Google Patents

エラー応答回路、半導体集積回路及びデータ転送制御方法 Download PDF

Info

Publication number
JP2013205961A
JP2013205961A JP2012072059A JP2012072059A JP2013205961A JP 2013205961 A JP2013205961 A JP 2013205961A JP 2012072059 A JP2012072059 A JP 2012072059A JP 2012072059 A JP2012072059 A JP 2012072059A JP 2013205961 A JP2013205961 A JP 2013205961A
Authority
JP
Japan
Prior art keywords
response
unit
signal
state
circuit unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012072059A
Other languages
English (en)
Other versions
JP6015054B2 (ja
JP2013205961A5 (ja
Inventor
Natsumi Saito
なつみ 齊藤
Eiichi Nimoda
永一 仁茂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2012072059A priority Critical patent/JP6015054B2/ja
Priority to US13/785,123 priority patent/US9213617B2/en
Priority to CN201610232528.0A priority patent/CN105930222B/zh
Priority to CN201310090628.0A priority patent/CN103365730B/zh
Publication of JP2013205961A publication Critical patent/JP2013205961A/ja
Publication of JP2013205961A5 publication Critical patent/JP2013205961A5/ja
Priority to US14/936,488 priority patent/US9898358B2/en
Application granted granted Critical
Publication of JP6015054B2 publication Critical patent/JP6015054B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079Root cause analysis, i.e. error or fault diagnosis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766Error or fault reporting or storing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3055Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3058Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Abstract

【課題】命令の送信先の回路部が低消費電力状態になることによるデータ転送時のハングアップの発生を抑制する。
【解決手段】解析部15aは、回路部11から回路部12へ送信される命令を解析して回路部11と回路部12間のデータ転送状態を検出する。応答部15bは、回路部12が、第1の消費電力状態から、第1の消費電力状態より低い電力を消費する第2の消費電力状態となると、検出したデータ転送状態に応じて、エラー信号を生成し、切り替え部15cは、命令に対する回路部12から回路部11への応答信号の代わりに、エラー信号を回路部11へ送信する。
【選択図】図1

Description

本発明は、エラー応答回路、半導体集積回路及びデータ転送制御方法に関する。
近年、電子機器や半導体集積回路などにおいて、一層の低消費電力化が求められている。低消費電力化のための手法として、たとえば、ある回路部への電力供給を制御する方法や、その回路の動作クロックを停止する方法が考えられる。
ところで、たとえば、半導体集積回路におけるデータ転送の際、転送命令の送信元の回路部に対して、送信先の回路部はその転送命令に対する応答を返す。送信元の回路部はその応答を受けるまで待機する。このような、ハンドシェイクを伴うデータ転送規格の1つとして、AMBA(Advanced Microcontroller Bus Architecture)があり、SoC(System-on-a-Chip)などの半導体集積回路で用いられている。
特開2007−172575号公報
しかし、上記のようなデータ転送の際、転送命令の送信先の回路部が、低消費電力状態になると、転送命令の送信元の回路部に対して応答が返せない場合がある。たとえば、データ転送中に転送命令の送信先の回路部が低消費電力化された場合や、転送命令の送信先の回路部が低消費電力状態にあるときに転送命令が送信元の回路部から送信された場合に、送信元の回路部は応答信号を受信できない可能性がある。その場合、データ転送が不正に中断されて、転送命令の送信元の回路部がいつまでたっても処理を行うことができず、ハングアップに陥る可能性があった。
発明の一観点によれば、解析部と、応答部と、切り替え部を有するエラー応答回路が提供される。解析部は、第1の回路部から第2の回路部へ送信される命令を解析して第1の回路部と第2の回路部間のデータ転送状態を検出する。応答部は、第2の回路部が、第1の消費電力状態から、第1の消費電力状態より低い電力を消費する第2の消費電力状態となると、解析部で検出されるデータ転送状態に応じて、エラー信号を生成する。切り替え部は、第2の回路部が第2の消費電力状態となると、命令に対する第2の回路部から第1の回路部への応答信号の代わりに、応答部で生成されるエラー信号を第1の回路部へ送信する。
また、発明の一観点によれば、命令の送信元である第1の回路部と、命令の送信先であり、命令に対する応答信号を第1の回路部に返す第2の回路部と、エラー応答回路を有する半導体集積回路が提供される。
エラー応答回路は、命令を解析して第1の回路部と第2の回路部間のデータ転送状態を検出する。そしてエラー応答回路は、第2の回路部が第1の消費電力状態から、第1の消費電力状態より低い電力を消費する第2の消費電力状態となると、データ転送状態に応じて、エラー信号を生成し、命令に対する応答信号の代わりに、エラー信号を第1の回路部へ送信する。
開示のエラー応答回路、半導体集積回路及びデータ転送制御方法によれば、ハングアップの発生を抑制できる。
第1の実施の形態の半導体集積回路の一例を示す図である。 第2の実施の形態の半導体集積回路の一例を示す図である。 スレーブが低消費電力化される際のデータ転送制御方法の一例を示すフローチャートである。 AHB適用時のエラー応答回路の信号例を示す図である。 AHB適用時の半導体集積回路の1つ目の動作例を示すタイミングチャートである。 AHB適用時の半導体集積回路の2つ目の動作例を示すタイミングチャートである。 AHB適用時の半導体集積回路の3つ目の動作例を示すタイミングチャートである。 AHB適用時の半導体集積回路の状態遷移の一例を示す図である。 APB適用時のエラー応答回路の信号例を示す図である。 AXI適用時のエラー応答回路の信号例を示す図である。 AXI適用時の半導体集積回路のライト転送時の動作例を示すタイミングチャートである。 AXI適用時の半導体集積回路のリード転送時の動作例を示すタイミングチャートである。 AXI適用時の半導体集積回路の状態遷移の一例を示す図である(その1)。 AXI適用時の半導体集積回路の状態遷移の一例を示す図である(その2)。 本実施の形態の半導体集積回路の変形例を示す図である。
以下、発明を実施するための形態を、図面を参照しつつ説明する。
(第1の実施の形態)
図1は、第1の実施の形態の半導体集積回路の一例を示す図である。
半導体集積回路10は、転送命令などの命令の送信元である回路部(以下マスタと呼ぶ)11と、その命令の送信先であり、その命令に対する応答信号をマスタ11に返す回路部(以下スレーブと呼ぶ)12と、内部バス13、電力制御部14を有している。さらに、本実施の形態の半導体集積回路10は、エラー応答回路15を有している。図1の例では、エラー応答回路15は、内部バス13と、スレーブ12間に設けられているが、これに限定されず、エラー応答回路15は、マスタ11と内部バス13の間に設けられていてもよい。
なお、図1では、各部の間で送受信される信号の流れが矢印で示されている。
電力制御部14は、電力制御信号を出力し、スレーブ12の電力状態を制御する。電力制御信号は、たとえば、スレーブ12の電源電圧の制御、またはスレーブ12の動作クロックの制御を行うことで、スレーブ12の電力状態を制御する。なお、図1の例では、電力制御信号が直接スレーブ12に入力されるようにしているが、スレーブ12に電源電圧を供給する回路部や、スレーブ12に動作クロックを供給する回路部に対して上記電力制御信号が入力されるようにしてもよい。それらの回路部については図示を省略している。
また、電力制御信号は、エラー応答回路15にも入力される。なお、エラー応答回路15に入力される電力制御信号と、スレーブ12に入力される電力制御信号とは同じものでなくてもよい。また、以下の説明では、マスタ11とエラー応答回路15は、スレーブ12とは同時に低消費電力状態にはならず、通常動作を行う電力状態であるものとする。
エラー応答回路15は、解析部15a、応答部15b、切り替え部15cを有している。
解析部15aは、マスタ11からスレーブ12へ送信される命令を解析してマスタ−スレーブ間のデータ転送状態を検出する。
応答部15bは、スレーブ12が、通常動作を行う消費電力状態から、それより低い電力を消費する低消費電力状態(応答信号を出力しない状態)となると、解析部15aで検出されるデータ転送状態に応じてエラー信号を生成する。
たとえば、応答部15bは、マスタ−スレーブ間でデータ転送中のとき、スレーブ12が低消費電力状態になったことを切り替え部15cから通知されると、エラー信号を生成する。また、スレーブ12が低消費電力状態であるときに、マスタ11によるスレーブ12へのデータ転送が開始したことを解析部15aが検出したときにも、応答部15bはエラー信号を生成する。
切り替え部15cは、電力制御信号からスレーブ12が低消費電力状態であるか否かを検出する。そして、切り替え部15cは、スレーブ12が低消費電力状態となると、マスタ11が送信する命令に対するスレーブ12からの応答信号の代わりに、応答部15bで生成されたエラー信号をマスタ11へ送信するように切り替える。
以下、第1の実施の形態の半導体集積回路10の動作の一例を説明する。
電力制御部14から出力される電力制御信号が、非低消費電力状態を指示するものである場合には、マスタ11が送信した転送命令に応じた応答信号がスレーブ12から出力される。切り替え部15cは、その応答信号を、内部バス13を介してマスタ11に通知することで、データ転送が行われる。
データ転送中、電力制御信号が低消費電力化を指示するものとなると、図1のように、スレーブ12はマスタ11からの転送命令に対して応答不可となる。応答部15bは、解析部15aで検出される転送状態が転送中であるとき、切り替え部15cからの信号によりスレーブ12が低消費電力化を指示されていることを通知されると、エラー信号を生成する。
切り替え部15cは、電力制御信号が低消費電力化を指示するものとなると、スレーブ12からの応答信号の代わりに、応答部15bで生成されたエラー信号をマスタ11に対して送信するように経路を切り替える。これにより、マスタ11は転送が失敗したことを検出でき、転送の中止などの処理を行うことができる。
一方、スレーブ12が低消費電力状態のときに、マスタ11がデータ転送を開始する旨の命令をスレーブ12に送信したときも同様に、応答部15bでエラー信号が生成され、切り替え部15cはそのエラー信号をマスタ11に対して送信する。これにより、マスタ11は転送が失敗したことを検出でき、転送の中止などの処理を行うことができる。
このように、第1の実施の形態の半導体集積回路10では、スレーブ12が低消費電力状態で応答を返せないときでも、エラー応答回路15がエラー信号をマスタ11に送信することにより、マスタ−スレーブ間のデータ転送時のハングアップの発生を抑制できる。
なお、上記では、応答部15bは、電力制御信号が入力される切り替え部15cからの信号により、スレーブ12が低消費電力化を指示されていることを検出するものとしたが、応答部15bにも上記の電力制御信号が入力されるようにしてもよい。
(第2の実施の形態)
図2は、第2の実施の形態の半導体集積回路の一例を示す図である。
半導体集積回路20は、複数のマスタ21−1,21−2,…,21−m、複数のスレーブ22−1,22−2,…,22−n、内部バス23、システムモードコントローラ24、複数のエラー応答回路25−1,25−2,…,25−nを有している。
図2の例では、エラー応答回路25−1〜25−nは各スレーブ22−1〜22−nと内部バス23との間に設けられているが、これに限定されずエラー応答回路25−1〜25−nは、各マスタ21−1〜21−mと内部バス23の間に設けられていてもよい。
また、図2では、3つ以上のマスタ21−1〜21−m、スレーブ22−1〜22−n、エラー応答回路25−1〜25−nを示しているが、この数に限定されず、m,nは1以上の任意の値となる。
システムモードコントローラ24は、前述の電力制御部14の機能を有し、電力制御信号を出力し、スレーブ22−1〜22−nの電力状態を制御する。なお、システムモードコントローラ24は、スレーブ22−1〜22−nに電源電圧を供給する回路部や、スレーブ22−1〜22−nに動作クロックを供給する回路部に対して電力制御信号を供給するようにしてもよい。その場合、システムモードコントローラ24は、間接的にスレーブ22−1〜22−nの電力状態を制御する。
また、システムモードコントローラ24は、電力制御信号をエラー応答回路25−1〜25−nにも供給する。なお、エラー応答回路25−1〜25−nに供給される電力制御信号と、スレーブ22−1〜22−nに供給される電力制御信号とは同じものでなくてもよい。
また、以下の説明では、マスタ21−1〜21−mと、エラー応答回路25−1〜25−nは、電力制御信号によってスレーブ22−1〜22−nと同時には低消費電力状態とはならないものとする。つまり、切り替え部25cに入力される電力制御信号は、スレーブ22−1〜22−nが低消費電力状態であるか否かを認識するために用いられる。
エラー応答回路25−1は、解析部25a、応答部25b、切り替え部25cを有している。他のエラー応答回路25−2〜25−nについても同様の要素を有しているが図示を省略している。
解析部25aは、マスタ21−1〜21−mの何れかからスレーブ22−1へ送信される命令を解析してマスタ−スレーブ間のデータ転送状態を検出する。データ転送状態は、データ転送規格に応じたものとなる。データ転送規格として、AMBA(Advanced Microcontroller Bus Architecture)がある。また、AMBAでは、複数のバス規格が定義されている。たとえば、バス規格には、AHB(Advanced High-performance Bus)、APB(Advanced Peripheral Bus)、AXI(Advanced eXtensible Interface)などがある。
解析部25aは上記のような規格の命令を解析してデータ転送状態を検出する。また、解析部25aは、記憶部25dを有しており、転送命令や、検出したデータ転送状態に関する情報(以下転送情報と呼ぶことにする)を、記憶部25dに記憶する。なお、記憶部25dは、解析部25aの外に設けられていてもよい。
応答部25bは、記憶部25dに記憶されている転送情報を取得して、データ転送状態に応じた応答信号を生成する。また、応答部25bは、スレーブ22−1が低消費電力状態となると、データ転送状態に応じてエラー信号を生成する。たとえば、応答部25bは、マスタ−スレーブ間でデータ転送中のとき、スレーブ22−1が低消費電力状態になったことを切り替え部25cから通知されると、エラー信号を生成する。また、スレーブ22−1が低消費電力状態であるときに、マスタ21−1〜21−mの何れかによるスレーブ22−1へのデータ転送が開始したことを解析部25aが検出したときにも、応答部25bはエラー信号を生成する。
切り替え部25cは、システムモードコントローラ24から供給される電力制御信号からスレーブ22−1が低消費電力状態であるか否かを検出する。そして、切り替え部25cは、スレーブ22−1が低消費電力状態となると、マスタ21−1〜21−mの何れかが送信する命令に対するスレーブ22−1からの応答信号の代わりに、応答部25bで生成されたエラー信号を、命令の送信元に返す。
なお、上記の例では、応答部25bは、切り替え部25cから、スレーブ22−1が低消費電力状態であるか否かを検出しているがこれに限定されない。応答部25bにも電力制御信号が入力されるようにして、応答部25bも、スレーブ22−1が低消費電力状態であるか否かを検出できるようにしてもよい。
以下、第2の実施の形態の半導体集積回路20を用いたデータ転送制御方法の例を説明する。
(データ転送制御方法)
図3は、スレーブが低消費電力化される際のデータ転送制御方法の一例を示すフローチャートである。
たとえば、ファームウェアによって低消費電力化を実行する旨の命令が発行されると(ステップS10)、システムモードコントローラ24はスレーブ22−1〜22−nを低消費電力状態に制御する(ステップS11)。このとき、各エラー応答回路25−1〜25−nの切り替え部25cは、スレーブ22−1〜22−nからマスタ21−1〜21−mへの応答信号の代わりに、応答部25bで生成された信号がマスタ21−1〜21−mへ送信されるように経路を切り替える。なお、スレーブ22−1〜22−nは、個々に低消費電力状態となるか否かが制御されるようにしてもよい。
そして、応答部25bは、各エラー応答回路25−1〜25−nの解析部25aの記憶部25dに記憶されている転送情報を参照し、データ転送が実行中か否か判定する(ステップS12)。データ転送が実行中の場合には、応答部25bはエラー信号を生成し出力する。たとえば、マスタ21−1とスレーブ22−1間でデータ転送が実行されていた場合には、切り替え部25cは、応答部25bで生成されたエラー信号をマスタ21−1に送信する(ステップS13)。
データ転送が実行中でない場合、またはステップS13の処理の後、ステップS14の処理が行われる。ステップS14の処理では、応答部25bは、転送情報と切り替え部25cからの信号をもとに、スレーブ22−1〜22−nが低消費電力状態であるときに、マスタ21−1〜21−nの何れかから転送命令が発行されたか否かを判定する。
転送命令が発行された場合には、応答部25bはエラー信号を生成し出力する。たとえば、マスタ21−1が低消費電力状態のスレーブ22−1に対して転送命令を発行した場合、エラー応答回路25−1の応答部25bはエラー信号を生成する。そして、切り替え部25cは、応答部25bで生成されたエラー信号をマスタ21−1に送信する(ステップS15)。
転送命令が発行されていない場合または、ステップS15の後、ステップS16の処理が行われる。ステップS16の処理では、応答部25bは、切り替え部25cからの信号をもとに、スレーブ22−1〜22−nの低消費電力状態が終了したか否かを判断する(ステップS16)。低消費電力状態が終了していない場合には、ステップS14からの処理が繰り返される。低消費電力状態が終了した場合、各エラー応答回路25−1〜25−nの切り替え部25cは、スレーブ22−1〜22−nからの応答信号がマスタ21−1〜21−mへ送信されるよう切り替えを実行する(ステップS17)。これにより、スレーブ22−1〜22−nの低消費電力状態への移行時と復帰時の、データ転送制御処理が終了する。
次に、3種類のバス規格(AHB、APB,AXI)が適用される場合を例にして、各規格の適用時における半導体集積回路20の動作の例をより詳細に説明する。
(AHB適用時のエラー応答回路の信号例)
図4は、AHB適用時のエラー応答回路の信号例を示す図である。図4では、図2に示したエラー応答回路25−1内の信号例が示されている。他のエラー応答回路25−2〜25−nでも同様の信号が用いられる。
解析部25aには、マスタ側からの命令(たとえば、どのような転送を行うかなどを示す命令)と、動作クロックを生成する図示しない回路部からクロック信号HCLKが入力される。
応答部25bには、解析部25aで解析され、記憶部25dに格納された転送情報と、切り替え部25cから、スレーブが低電力状態になったことを示す信号SELと、クロック信号HCLKが入力される。また、応答部25bは、信号HREADY,HRESP,HRDATAを出力する。これらは、スレーブ側から出力されるものと同じ種類の信号である。
信号HREADYは、転送を延長するか否かを示す信号である。信号HRESPは、転送のステータスを示す信号である。転送のステータスとしては、“OK”、“ERROR”、“RETRY”などがある。信号HRDATAは、読み出し時にスレーブ側からマスタ側へ送られるデータである。なお、応答部25bから出力される信号HRDATAは、データが任意の値である状態を示す。
切り替え部25cには、システムモードコントローラ24から電力制御信号が入力され、スレーブ側及び応答部25bから信号HREADY,HRESP,HRDATAが入力される。また、切り替え部25cには、クロック信号HCLKが入力される。また、切り替え部25cは、電力制御信号に応じて、スレーブ側と応答部25bの何れかから入力される信号HREADY,HRESP,HRDATAを出力する。
(AHB適用時の半導体集積回路20の動作例)
以下では、マスタ21−1とスレーブ22−1間でデータ転送を行う場合を例にして説明する。
図5は、AHB適用時の半導体集積回路の1つ目の動作例を示すタイミングチャートである。マスタ21−1、スレーブ22−1、応答部25bにおける信号の様子が示されている。
マスタ21−1における信号としては、クロック信号HCLKと、マスタ21−1から出力される命令またはデータとして信号HTRANS,HADDR,HBURST,HWRITE,HSIZE,HWDATAがある。さらに、マスタ21−1に入力される信号HREADY,HRESPが示されている。
信号HTRANSは、転送の種類を示す信号である。転送の種類としては、“NONSEQUENTIAL”、“SEQUENTIAL”、“IDLE”、“BUSY”がある。信号HADDRは、アドレスを示す信号である。信号HBURSTは、バースト転送の種類を示す信号である。信号HWRITEは、ライト転送か否かを示す信号である。信号HSIZEは、転送サイズを示す信号である。
スレーブ22−1に供給される信号としては、たとえば、クロック信号HCLK、信号HSEL,HTRANS,HADDR,HBURST,HWRITE,HSIZE,HWDATA、電力制御信号などがある。スレーブ22−1が出力する信号としては、たとえば、信号HREADY,HRESPなどがある。なお、スレーブ22−1に供給される信号HSELは、図示しないデコーダから供給されるスレーブ選択信号である。
なお、以下に説明する例では、電力制御信号が“1”(信号レベルがH(High)レベル)のときに、スレーブ22−1が低消費電力状態となるものとする。また、電力制御信号が“0”(信号レベルがL(Low)レベル)のときに、スレーブ22−1は非低消費電力状態となるものとする。
応答部25bに供給される信号としては、クロック信号HCLK、信号SELがある。また応答部25bが出力する信号としては、たとえば、信号HREADY,HRESPなどがある。なお、応答部25bに供給される信号SELは、切り替え部25cから供給され、スレーブ22−1が低消費電力状態(非選択状態)にあるか否かを示す。
図5において、タイミングt1までは、電力制御信号が“0”であり、スレーブ22−1は非低消費電力状態である。このとき、マスタ21−1とスレーブ22−1の間でライト転送が行われる。図5の例では、“NONSEQUENTIAL(略してNSEQと表記されている)”と“SEQUENTIAL(略してSEQと表記されている)”で、4ビート・バースト転送を行うControl_Aという制御で転送が行われている。信号HADDRでは、アドレスA、A+4、A+8、A+12が指定されている。また、信号HWDATAとしてライトデータDATA_Aがマスタ21−1から出力されている。
スレーブ22−1は、信号HSELが“1”になると、信号HTRANS,HADDR,HBURST,HWRITE,HSIZEを受け、ライトデータDATA_Aを受信する。また、スレーブ22−1は、転送完了を示す信号HREADYと、転送が正しく行われていることを示す“OK”という転送ステータスを示す信号HRESPを出力する。
また、タイミングt1までは、応答部25bもスレーブ22−1と同様の、IDLE状態を示す信号HREADY,HRESPを出力する。
タイミングt1において、電力制御信号が“1”になると、スレーブ22−1は、低消費電力状態になり、応答ができなくなる。このとき、切り替え部25cは、応答部25bから出力される信号をマスタ21−1に送信するように応答経路を切り替える。また、切り替え部25cは、信号SELを“1”にする。応答部25bは、信号SELの変化を受けて、解析部25aの記憶部25dに記憶されている転送情報(信号HTRANSなどの値)から転送が実行中と判定し、信号HREADYを“0”とし、ウェイトを発生させる。マスタ21−1では、タイミングt2でウェイトを検出する。これにより、マスタ21−1からのライト転送が一時保留され、タイミング調整が図られる。
また、応答部25bは、タイミングt2で、転送ステータスを“ERROR”とした信号HRESPを2クロックサイクル分出力する。また、応答部25bは、タイミングt3で信号HREADYを“1”とする。これを受けて、マスタ21−1は、タイミングt3及びt4で、正常なライト転送ができなかったことを検出する。
応答部25bでは、タイミングt4で、解析部25aの記憶部25dに記憶されている転送情報から転送が中断中と判定し、転送ステータスを“OK”とした信号HRESPを出力し、信号HREADYについては“1”の状態としておく。マスタ21−1は、この信号をタイミングt5で検出する。
しかし、タイミングt5では、スレーブ22−1が低消費電力状態であるにもかかわらず、マスタ21−1による転送命令が発行されている。図5の例では、“NONSEQUENTIAL”で、Control_Bという制御でライト転送が行われる。信号HADDRでは、アドレスBが指定されている。また、タイミングt6で、信号HWDATAとしてライトデータDATA_Bがマスタ21−1から出力されている。
応答部25bは、タイミングt6で、解析部25aの記憶部25dに記憶されている転送情報から転送が実行中と判定し、転送ステータスを再び“ERROR”とした信号HRESPを、2クロックサイクル分出力する。また、応答部25bは、タイミングt7で信号HREADYを“1”とする。これを受けて、マスタ21−1は、タイミングt7及びt8で正常なライト転送ができなかったことを検出する。
タイミングt9で、電力制御信号が“0”になると、スレーブ22−1は低消費電力状態から復帰する。このとき、切り替え部25cは、転送が未実行であることを確認すると、スレーブ22−1から出力される信号HREADY,HRESPをマスタ21−1に送信するように切り替える。
次に、AHB適用時の半導体集積回路20の2つ目の動作例を説明する。
図6は、AHB適用時の半導体集積回路の2つ目の動作例を示すタイミングチャートである。図6では、マスタ21−1がアドレスフェーズの転送命令を全て発行した後、データフェーズの応答を待っている状態のときに、スレーブ22−1が低消費電力化された場合の動作例が示されている。図示されている信号の種類は、図5と同じである。
タイミングt10において、マスタ21−1によりアドレスA+12までの指定が終了したときに、電力制御信号が“1”となり、スレーブ22−1は、低消費電力状態になり、応答ができなくなっている。このとき、切り替え部25cは、応答部25bから出力される信号をマスタ21−1に送信するように切り替える。また、切り替え部25cは、信号SELを“1”にする。応答部25bでは、解析部25aの記憶部25dに記憶されている転送情報から転送が実行中と判定し、信号HREADYを“0”とし、ウェイトを発生させる。マスタ21−1では、タイミングt11でウェイトを検出する。これにより、マスタ21−1からのライト転送が一時保留され、タイミング調整が図られる。
また、応答部25bは、タイミングt11で、転送ステータスを“ERROR”とした信号HRESPを、2クロックサイクル分出力する。また、応答部25bは、タイミングt12で信号HREADYを“1”とする。これを受けて、マスタ21−1は、タイミングt12及びt13で、正常なライト転送ができなかったことを検出する。
応答部25bでは、タイミングt13で、解析部25aの記憶部25dに記憶されている転送情報から転送が中断中と判定し、転送ステータスを“OK”とした信号HRESPを出力し、信号HREADYについては“1”の状態としておく。マスタ21−1では、この信号をタイミングt14で検出する。
次に、AHB適用時の半導体集積回路20の3つ目の動作例を説明する。
図7は、AHB適用時の半導体集積回路の3つ目の動作例を示すタイミングチャートである。図7では、スレーブ22−1が低消費電力状態のときに、マスタ21−1が転送を開始し、エラー応答回路25−1によるエラー応答中にスレーブ22−1の低消費電力状態が解除された場合の動作例が示されている。図示されている信号の種類は、図5及び図6と同じである。
スレーブ22−1が低消費電力状態のときに、タイミングt20で、マスタ21−1が転送命令を発行している。図7の例では、“NONSEQUENTIAL”で、Control_Cという制御でライト転送が行われる。信号HADDRでは、アドレスCが指定されている。また、タイミングt21で、信号HWDATAとしてライトデータDATA_Cがマスタ21−1から出力されている。
応答部25bは、タイミングt21において、解析部25aの記憶部25dに記憶されている転送情報から転送が開始されることを検出し、信号HREADYを“0”にする。また、応答部25bは、転送ステータスを“ERROR”とした信号HRESPを、2クロックサイクル分出力する。また、応答部25bは、タイミングt22で信号HREADYを“1”とする。これを受けて、マスタ21−1は、タイミングt22及びt23で、正常なライト転送ができなかったことを検出する。
さらに、図7の例では、タイミングt22において電力制御信号が“0”となり、スレーブ22−1は、低消費電力状態から解除される。しかし、切り替え部25cは、応答部25bによるマスタ21−1へのエラー応答中であるため、応答部25bからマスタ21−1への信号の送信を維持する。タイミングt23で、エラー応答が終了し、転送が未実行であることを確認すると、切り替え部25cは、スレーブ22−1から出力される信号HREADY,HRESPなどをマスタ21−1に送信するように切り替える。エラー応答は2クロックサイクル分実行することが規格で決められているので、上記のような処理によれば、規格違反が発生することを抑制できる。
図8は、AHB適用時の半導体集積回路の状態遷移の一例を示す図である。
電力制御信号がスレーブ22−1の非低消費電力化を指示している場合(たとえば、“0”の場合)、半導体集積回路20の状態は、スレーブ22−1からマスタ21−1への応答経路を確立するように、経路の切り替えが行われる状態T1となる。一方、電力制御信号がスレーブ22−1の低消費電力化を指示している場合(たとえば、“1”の場合)には、半導体集積回路20の状態は、状態T3に遷移する。
半導体集積回路20の状態は、状態T1の後、実行中のライトまたはリードの転送命令により、記憶部25dに記憶されている前の転送命令が更新される状態T2となる。状態T2において、電力制御信号がスレーブ22−1の非低消費電力化を指示している場合には、状態T2が維持される。一方、状態T2において、電力制御信号がスレーブ22−1の低消費電力化を指示する場合には、半導体集積回路20の状態は、状態T3に遷移する。
状態T3〜T8では、スレーブ22−1は低消費電力状態となっている。状態T3において、エラー応答回路25−1の解析部25aは、記憶部25dに更新された転送命令を解析してデータ転送状態を検出する。転送が未実行である場合、半導体集積回路20の状態は、応答部25bがOK応答を行う状態T4(転送ステータスを“OK”とした信号HRESPと“1”の信号HREADYを出力する状態)に遷移する。一方、転送が実行中である場合、半導体集積回路20の状態は、応答部25bがウェイトを発生させる状態T5に遷移する。
状態T4または状態T5の後に表記されている状態T6は、切り替え部25cにより、応答部25bからマスタ21−1への応答経路を確立するように、経路の切り替えが行われている状態である。なお、状態T6は、状態T4または状態T5と同一タイミングで現れる。たとえば、前述した、図5では、電力制御信号が“1”になって、切り替え部25cにより、応答部25bからマスタ21−1への応答経路を確立するタイミングt1で、信号HREADYが“0”となり、ウェイトが発生している。
状態T6の後、半導体集積回路20の状態は、転送が未実行である場合には、応答部25bがOK応答を行う状態T7に遷移する。一方、状態T6の後、半導体集積回路20の状態は、転送が実行中である場合には、応答部25bがエラー応答を行う状態T8に遷移する。
状態T7のとき、電力制御信号が、非低消費電力化を指示すると、半導体集積回路20の状態は、状態T1に戻る。また、状態T7のとき、マスタ21−1によるスレーブ22−1への新たなデータ転送が発生した場合、半導体集積回路20の状態は、状態T8に遷移する。
状態T8のとき、マスタ21−1がスレーブ22−1との間でデータ転送を中止した場合、状態T7に遷移する。また、状態T8のとき、マスタ21−1がエラー応答を無視してデータ転送を継続した場合、もしくは、マスタ21−1がスレーブ22−1へのデータ転送を中止したが、次の新たなデータ転送が発生した場合、状態T8が維持される。
以上のように、本実施の形態の半導体集積回路20では、転送中にスレーブ22−1が低消費電力状態となったり、低消費電力状態のときに転送が発生しても、エラー応答回路25−1が、マスタ21−1にエラー応答を返せる。このため、マスタ21−1のハングアップの発生を抑制できる。また、システム全体のハングアップの発生を抑制することもできる。
(APB適用時のエラー応答回路の信号例)
図9は、APB適用時のエラー応答回路の信号例を示す図である。図9でも、図2に示したエラー応答回路25−1内の信号例が示されている。他のエラー応答回路25−2〜25−nでも同様の信号が用いられる。
解析部25aには、マスタ側からの命令(どのような転送を行うかなどを示す命令)と、動作クロックを生成する図示しない回路部からクロック信号PCLKが入力される。
応答部25bには、解析部25aで解析され、記憶部25dに格納された転送情報と、切り替え部25cから、スレーブが低電力状態になったことを示す信号SELと、クロック信号PCLKが入力される。また、応答部25bは、信号PREADY,PSLVERR,PRDATAを出力する。これらは、スレーブ側から出力されるものと同じ種類の信号である。
信号PREADYは、転送を延長するか否かを示す信号である。信号PSLVERRは、転送が失敗したことを示す信号である。信号PRDATAは、読み出し時にスレーブ側からマスタ側へ送られるデータである。なお、応答部25bから出力される信号PRDATAは、データが任意の値である状態を示す。
切り替え部25cには、システムモードコントローラ24から電力制御信号が入力され、スレーブ側及び応答部25bから信号PREADY,PSLVERR,PRDATAが入力される。また、切り替え部25cには、クロック信号PCLKが入力される。また、切り替え部25cは、電力制御信号に応じて、スレーブ側と応答部25bの何れかから入力される信号PREADY,PSLVERR,PRDATAを出力する。
(APB適用時の半導体集積回路20の動作例)
APB適用時の半導体集積回路20の動作は、AHB適用時のものとほぼ同じである。
APB適用時では、図9に示したような信号を用いて動作が行われる。応答部25bは、スレーブ22−1が低消費電力状態となったことを切り替え部25cから出力される信号SELで検出し、転送状態に応じた応答信号を生成する。切り替え部25cは、スレーブ22−1が低消費電力状態となったことを電力制御信号で検出すると、マスタ21−1に送信する信号PREADY,PSLVERR,PRDATAとして、応答部25bで生成されたものを選択する。
応答部25bは、スレーブ22−1が低消費電力状態となると、マスタ21−1とスレーブ22−1が転送中の場合には、信号PREADYを“0”にしてウェイトを発生させる。その後、信号PSLVERRと信号PREADYによりエラー応答を発生させる。
以上のように、本実施の形態の半導体集積回路20では、APBを適用した場合にも、AHB適用時と同様の効果が得られるとともに、APBの規格にしたがった転送を行うことができる。
(AXI適用時のエラー応答回路の信号例)
図10は、AXI適用時のエラー応答回路の信号例を示す図である。図10でも、図3に示したエラー応答回路25−1内の信号例が示されている。他のエラー応答回路25−2〜25−nでも同様の信号が用いられる。
解析部25aには、マスタ側からの命令(どのような転送を行うかなどを示す命令)と、動作クロックを生成する図示しない回路部からクロック信号ACLKが入力される。
応答部25bには、解析部25aで解析され、記憶部25dに格納された転送情報と、切り替え部25cから、スレーブが低電力状態になったことを示す信号SELと、クロック信号ACLKが入力される。また、応答部25bは、ライト転送時の応答信号、リード転送時の応答信号、信号RDATAを出力する。これらは、スレーブ側から出力されるものと同じ種類の信号である。
ライト転送時の応答信号には、信号AWREADY,WREADY,BRESP,BVALIDなどがある。信号AWREADYは、スレーブ側がライトアドレスの受信準備ができているか否かを示す信号である。信号WREADYは、スレーブ側がライトデータの受信準備ができているか否かを示す信号である。信号BRESPは、ライト転送時の転送ステータスを示す信号である。転送ステータスには、スレーブエラー状態を返す際に用いられる“SLVERR”などがある。信号BVALIDは、有効な応答が存在するか否かを示す信号である。
リード転送時の応答信号には、信号ARREADY,RRESPなどがある。信号ARREADYは、スレーブ側がリードアドレスの受信準備ができているか否かを示す信号である。信号RRESPは、リード転送時の転送ステータスを示す信号である。転送ステータスには、スレーブ側がエラー状態を返す際に用いられる“SLVERR”などがある。
信号RDATAは、リード転送時にスレーブ側からマスタ側へ送られるリードデータである。なお、応答部25bから出力される信号RDATAは、データが任意の値である状態を示す。
切り替え部25cには、システムモードコントローラ24から電力制御信号が入力され、スレーブ側及び応答部25bからライト転送時の応答信号、リード転送時の応答信号、信号RDATAが入力される。また、切り替え部25cには、クロック信号ACLKが入力される。また、切り替え部25cは、電力制御信号に応じて、スレーブ側と応答部25bの何れかから入力されるライト転送時の応答信号、リード転送時の応答信号、信号RDATAなどを出力する。
(AXI適用時の半導体集積回路20の動作例)
以下では、マスタ21−1とスレーブ22−1間でデータ転送(ライト転送及びリード転送)を行う場合を例にして、AXI適用時の半導体集積回路20の動作例を説明する。
図11は、AXI適用時の半導体集積回路のライト転送時の動作例を示すタイミングチャートである。マスタ21−1、スレーブ22−1、応答部25bにおける信号の様子が示されている。
ライト転送時にマスタ21−1に供給される信号としては、クロック信号ACLK、スレーブ22−1またはエラー応答回路25−1から通知される信号AWREADY,WREADY,BVALID,BRESPなどのライト転送時の応答信号がある。また、マスタ21−1が出力する信号BREADYが図示されている。信号BREADYは、マスタ21−1がスレーブ側からの応答信号を受けられる状態にあるか否かを示す信号である。
さらに、図11には、マスタ21−1側における、ライトアドレスチャネル、ライトデータチャネル、ライトレスポンスチャネルの様子が示されている。ライトレスポンスチャネルには、上記のようなライト転送時の応答信号が伝達される。なお、図11ではライトレスポンスチャネルを伝達するライト転送の応答信号をWR−1,WR−2,WR−3,WR−4と表記している。
ライト転送時にスレーブ22−1に供給される信号としては、たとえば、クロック信号ACLK、電力制御信号などがある。スレーブ22−1が出力する信号としては、信号AWREADY,WREADY,BVALID,BRESPがある。さらに、スレーブ22−1側におけるライトアドレスチャネル、ライトデータチャネル、ライトレスポンスチャネルの様子が示されている。
応答部25bに供給される信号としては、クロック信号ACLK、信号SELがある。また応答部25bが出力する信号としては信号AWREADY,WREADY,BVALID,BRESPなどの応答信号がある。なお、応答部25bに供給される信号SELは、切り替え部25cから供給され、スレーブ22−1が低消費電力状態(非選択状態)にあるか否かを示す。さらに、図11では、応答部25bによって出力される応答信号が転送されるライトレスポンスチャネルの様子が示されている。
図11において、タイミングt30までは電力制御信号が“0”であり、スレーブ22−1は非低消費電力状態である。このとき、マスタ21−1とスレーブ22−1の間でライトアドレスWA−1,WA−2の指定と、ライトデータWD−1のデータ転送が行われている。スレーブ22−1が非低消費電力状態のとき、スレーブ22−1及び応答部25bから出力される信号BRESPは、転送ステータスが“OK”となっている。
また、図11の例では、タイミングt30までは、応答部25bもスレーブ22−1と同様の信号AWREADY,WREADY,BRESPを出力している。
図11の動作例では、ライトレスポンスチャネルを伝達する応答信号WR−1によるマスタ−スレーブ間のハンドシェイクが成立する前の、ウェイト(信号BREADYが“0”)状態のときに、電力制御信号が“1”となっている(タイミングt30)。これにより、スレーブ22−1は、低消費電力状態になり、応答ができなくなる。
このとき、切り替え部25cは、応答部25bから出力される信号をマスタ21−1に送信するように切り替える。また、切り替え部25cは、信号SELを“1”にする。応答部25bは、信号SELの変化を受けて、解析部25aの記憶部25dに記憶されている転送情報から転送が実行中と判定し、信号AWREADY,WREADYを“0”とし、ウェイトを発生させる。また、マスタ21−1は、タイミングt31で、応答部25bで発生したウェイトを検出する。
信号BREADYが“0”で、ライトレスポンスチャネルについてのハンドシェイクがウェイトされている状態のときは、スレーブ側の信号の変更が禁止されている。そのため、応答部25bは、タイミングt30から“1”の信号BVALIDを、信号BREADYが“1”の状態を検出するまで発生させ、応答信号WR−1を維持し、マスタ21−1に対してOK応答をする。その後、応答部25bは、タイミングt31で、信号BRESPで示される転送ステータスを“SLVERR”に変更する。
ところで、図11の例では、ライトアドレスWA−2の指定が終わり、ライトデータチャネルにおいて、タイミングt30のライトデータWD−2の転送開始時に、スレーブ22−1が低消費電力状態になる。このときも応答部25bはウェイトを発生するが、図11の例では前述したウェイトと同じタイミングt30で発生される。
ウェイトの解除後、ライトデータチャネルへのライトデータWD−2の転送が成立すると(タイミングt34)、応答部25bは応答信号WR−2を発生させ、信号BVALIDを、信号BREADYが“1”の状態を検出するまで、“1”にしてスレーブエラー応答を行う。
マスタ21−1は、タイミングt35でスレーブエラー応答を検出し、スレーブ22−1でエラーが発生し、ライト転送ができなかったことを検出できる。
また、図11の例では、ライトアドレスWA−3の指定開始時に、スレーブ22−1が低消費電力状態になる。このときも応答部25bはウェイトを発生するが、図11の例では前述したウェイトと同じタイミングt30で発生される。
ウェイトの解除後、応答部25bは、ライトアドレスチャネルへのライトアドレスWA−3の転送を成立させる(タイミングt32)。マスタ21−1によるライトデータチャネルへのライトデータWD−2の転送後、応答部25bは、ライトデータWD−3の転送を成立させる(タイミングt36)。そのタイミングで、応答部25bは応答信号WR−3を発生させ、信号BVALIDを、信号BREADYが“1”の状態を検出するまで、“1”にしてスレーブエラー応答を行う。
マスタ21−1は、タイミングt37でスレーブエラー応答を検出し、スレーブ22−1でエラーが発生したことを検出することができる。
また、図11の例では、スレーブ22−1が低消費電力中のタイミングt33で、ライトアドレスチャネルにてライトアドレスWA−4の転送が成立している。
タイミングt37では、電力制御信号が“0”となりスレーブ22−1の低消費電力状態が解除されているが、ライトアドレスチャネルでは転送が発生していない。つまり、切り替え部25cは、低消費電力状態の解除時、未完了のライト転送があるため、マスタ21−1と応答部25b間で送受信されるように、経路を維持しておく。そのため、ライトデータチャネルの信号(ライトデータWD−4)は、スレーブ22−1には転送されない。
マスタ21−1によるライトデータチャネルへのライトデータWD−4の転送が完了するが(タイミングt38)、応答信号WR−4についてはマスタ21−1に送られておらずライト転送は完了していない。そのため、切り替え部25cは、応答部25bから応答信号WR−4がマスタ21−1に送信されるように経路を維持しておく。
応答部25bは、タイミングt38で、信号BVALIDを、信号BREADYが“1”の状態を検出するまで、“1”とし、スレーブエラー応答を行う。マスタ21−1は、タイミングt39でスレーブエラー応答を検出し、スレーブ22−1でエラーが発生したことを認識することができる。また、タイミングt39では、応答部25bは、信号BRESPで示される転送ステータスを“OK”とする。
以上で、全てのライト転送が完了したので、切り替え部25cは、タイミングt40で、ライトアドレスチャネル、ライトデータチャネル及びライトレスポンスチャネルの信号についてもスレーブ22−1からマスタ21−1に送信されるように経路を切り替える。
次に、AXI適用時の半導体集積回路のリード転送時の動作例を説明する。
図12は、AXI適用時の半導体集積回路のリード転送時の動作例を示すタイミングチャートである。マスタ21−1、スレーブ22−1、応答部25bにおける信号の様子が示されている。
リード転送時にマスタ21−1に供給される信号としては、クロック信号ACLKと、スレーブ22−1またはエラー応答回路25−1から通知される信号ARREADY,RRESPなどのリード転送時の応答信号がある。
さらに、図12には、マスタ21−1側におけるリードアドレスチャネル、リードデータチャネルの様子が示されている。
リード転送時にスレーブ22−1に供給される信号としては、たとえば、クロック信号ACLK、電力制御信号などがある。スレーブ22−1が出力する信号としては、たとえば、信号ARREADY,RRESPがある。他にも、信号RVALIDなどがあるが図示を省略している。さらに、図12には、スレーブ22−1側におけるリードアドレスチャネル、リードデータチャネルの様子が示されている。
応答部25bに供給される信号としては、クロック信号ACLK、信号SELがある。また応答部25bが出力する信号としては、たとえば、信号ARREADY,RRESPがある。他にも、信号RVALIDなどがあるが図示を省略している。なお、応答部25bに供給される信号SELは、切り替え部25cから供給され、スレーブ22−1が低消費電力状態(非選択状態)にあるか否かを示す。
図12において、タイミングt50までは、電力制御信号が“0”であり、スレーブ22−1は非低消費電力状態である。このとき、スレーブ22−1が信号RVALIDを“1”、信号RRESPで示される転送ステータスを“OK”とした状態で、マスタ21−1との間でリードアドレスRA−1の指定と、リードデータRD−1の転送が行われている。
図12の例では、リードデータRD−1の転送中に電力制御信号が“1”となっている(タイミングt50)。これにより、スレーブ22−1は、低消費電力状態になり、応答ができなくなる。
このとき、切り替え部25cは、スレーブ22−1から出力される信号をマスタ21−1に送信する代わりに、応答部25bから出力される信号をマスタ21−1に送信するように経路を切り替える。また、切り替え部25cは、信号SELをHレベルにする。応答部25bは、信号SELの変化を受けて、解析部25aの記憶部25dに記憶されている転送情報(たとえば、リードアドレスRA−1など)から転送が実行中と判定し、信号ARREADYを“0”とし、ウェイトを発生させる。さらに、応答部25bは、信号RRESPで示される転送ステータスを“SLVERR”に変更する。また、応答部25bは、任意の値であるリードデータRD1を生成する。
なお、図12の例では、応答部25bが出力する信号ARREADYは、タイミングt50の前から“0”となっている。
タイミングt50以前では、マスタ21−1にはスレーブ22−1から出力される“1”である信号ARREADYが供給されている。しかし、切り替え部25cによる切り替え後は、応答部25bからの“0”である信号ARREADYが供給される。これによりマスタ21−1は、タイミングt51で、応答部25bで発生したウェイトを検出する。
タイミングt51では、応答部25bは、信号ARREADYを“1”とし、ウェイトを解除する。マスタ21−1は、タイミングt52において、ウェイトの解除を検出する。また、マスタ21−1は、信号RRESPによりスレーブエラー応答を検出する。これにより、マスタ21−1は、スレーブ22−1でエラーが発生し、リード転送ができなかったことを検出できる。
ところで、図12の例では、リードアドレスRA−2の指定開始時に、スレーブ22−1が低消費電力状態になる。このときも応答部25bはウェイトを発生するが、図12の例では前述したウェイトと同じタイミングt50で発生される。
ウェイトの解除後、応答部25bは、リードアドレスチャネルへのリードアドレスRA−2の転送を成立させる(タイミングt52)。応答部25bは、任意の値であるリードデータRD−2を生成してリードデータチャネルに転送するが、この転送に対してスレーブエラー応答を行う。そして、タイミングt53で、マスタ21−1においてスレーブ22−1のエラーが検出される。
また、図12の例では、スレーブ22−1が低消費電力中のタイミングt54で、リードアドレスチャネルにてリードアドレスRA−3が成立している。
タイミングt55では、電力制御信号が“0”となりスレーブ22−1の低消費電力状態が解除されている。しかし、未完了のリード転送があるため、切り替え部25cは、応答部25bで生成された任意の値であるリードデータRD−3がマスタ21−1に転送されるように、経路を維持しておく。
このとき、応答部25bは、任意の値であるリードデータRD−3の転送に対してスレーブエラー応答を行い、タイミングt56で、マスタ21−1においてスレーブ22−1のエラーが検出される。
また、図12の例では、スレーブ22−1が低消費電力中のタイミングt55で、リードアドレスチャネルにてリードアドレスRA−4が成立している。
そのため、タイミングt56で任意の値であるリードデータRD−3のリードデータチャネルへの転送が終わっても、切り替え部25cは、応答部25bで生成された任意の値であるリードデータRD−4がマスタ21−1に転送されるように、経路を維持しておく。
このとき、応答部25bは、任意の値であるリードデータRD−4の転送に対してスレーブエラー応答を行う。そして、タイミングt57で、マスタ21−1においてスレーブ22−1のエラーが検出される。
また、タイミングt57では、応答部25bは、信号RRESPで示される転送ステータスを“OK”とする。
以上で、全てのリード転送が完了したので、切り替え部25cは、タイミングt58で、リードデータチャネルの信号についても、スレーブ22−1からマスタ21−1に送信されるように経路を切り替える。
図13、図14は、AXI適用時の半導体集積回路の状態遷移の一例を示す図である。
まず、エラー応答回路25−1は、転送命令を保持するための記憶部25dの格納領域を用意する(状態T10)。格納領域は、Read Issuing Capability,Read ID(IDentification) Capability,Write Issuing Capability,Write ID Capabilityに応じて設けられる。
Read Issuing Capabilityとは、マスタが発行可能な実行中のリードトランザクションの最大数である。Read ID Capabilityとは、マスタが発行可能な実行中のリードトランザクションのうち、異なるARID(リードアドレスチャネルのトランザクションID)の最大数である。
Write Issuing Capabilityとは、マスタが発行可能な実行中のライトトランザクションの最大数である。Write ID Capabilityとは、マスタが発行可能な実行中のライトトランザクションのうち、異なるWRID(ライトアドレスチャネルのトランザクションID)の最大数である。
状態T10において、電力制御信号がスレーブ22−1の非低消費電力化を指示している場合、半導体集積回路20の状態は、スレーブ22−1からマスタ21−1への応答経路を確立するように、経路の切り替えが行われる状態T11となる。一方、電力制御信号がスレーブ22−1の低消費電力化を指示している場合、半導体集積回路20の状態は、状態T13に遷移する。
状態T11の後、半導体集積回路20の状態は、実行中のライトまたはリードの転送命令により、記憶部25dに記憶されている前の転送命令が更新される状態T12となる。状態T12において、電力制御信号がスレーブ22−1の非低消費電力化を指示している場合には、状態T12が維持される。一方、状態T12において、電力制御信号がスレーブ22−1の低消費電力化を指示する場合、半導体集積回路20の状態は、状態T13に遷移する。
状態T13〜T24では、スレーブ22−1は低消費電力状態となっている。状態T13では、エラー応答回路25−1の解析部25aは、記憶部25dに更新された転送命令を解析してデータ転送状態を検出する。転送が未実行である場合、かつ、記憶部25dに記憶されている転送命令による転送で未完了のものがない場合、半導体集積回路20の状態は、応答部25bがOK応答を行う状態T14に遷移する。
前述の図13のように、ライト転送のときは、応答部25bは、信号AWREADY,WREADYを“1”、転送ステータスを“OK”とした信号BRESPを出力することでOK応答を行う。また、前述の図14のように、リード転送のときは、応答部25bは、信号ARREADYを“1”、転送ステータスを“OK”とした信号RRESPを出力することでOK応答を行う。
一方、状態T13において、転送が実行中である場合、応答部25bが、ウェイトを発生させる状態T15に遷移する。
状態T14または状態T15の後に表記されている状態T16は、切り替え部25cにより、応答部25bからマスタ21−1への応答経路を確立するように、経路の切り替えが行われている状態である。なお、状態T16は、状態T14または状態T15と同一タイミングで現れる。
状態T16の後、転送が未実行である場合、かつ、記憶部25dに記憶されている転送命令による転送で未完了のものがない場合、半導体集積回路20の状態は、応答部25bがOK応答を行う状態T17に遷移する。一方、状態T16の後、転送が実行中である場合には、半導体集積回路20の状態は、実行中のライトまたはリードの転送命令により、記憶部25dに記憶されている前の転送命令が更新される状態T18となる。また、半導体集積回路20の状態は、状態T17のときに、マスタから新たな転送が発生した場合には、状態T18に遷移し、状態T18のときに、記憶部25dに記憶されている転送命令が全て完了した場合には、状態T17に遷移する。
一方、図14のように、状態T18のときに、未完了のリード転送がある場合には、半導体集積回路20の状態は、リード転送処理が行われる状態T19,T20,T21の何れかとなる。また、状態T18のときに、未完了のライト転送がある場合には、半導体集積回路20の状態は、ライト転送処理が行われる状態T22,T23,T24の何れかとなる。リード転送処理と、ライト転送処理とは並列で処理される。
リード転送処理と、ライト転送処理は、たとえば、図14のように、3段階の優先度(処理優先度高、中、低)がある。
リード転送処理では、リードアドレスチャネルを使用中の命令がある場合、半導体集積回路20の状態は、他に優先してアドレスチャネルでの転送を成立させる状態T19に遷移する。リードアドレスチャネルを使用中の命令がなく、リードデータチャネルを使用中の命令がある場合、半導体集積回路20の状態は、リードデータチャネルでの転送に対して全てエラー応答を行う状態T20に遷移する。リードアドレスチャネル及びリードデータチャネルの使用中の命令がない場合で、未完了のリード転送命令がある場合、半導体集積回路20の状態は、その転送命令にしたがって、スレーブエラー応答を行う状態T21に遷移する。
ライト転送処理では、ライトアドレスチャネルを使用中の命令がある場合、半導体集積回路20の状態は、他に優先してライトチャネルでの転送を成立させる状態T22に遷移する。ライトアドレスチャネルを使用中の命令がなく、ライトデータチャネルを使用中の命令がある場合、半導体集積回路20の状態は、ライトデータチャネルでの転送を成立させた後、その転送に対してエラー応答を行う状態T23に遷移する。ライトアドレスチャネルとライトデータチャネルを使用中の命令がなく、未完了のライト転送命令がある場合、半導体集積回路20の状態は、その転送命令にしたがいライトデータチャネルでの転送を成立させ、スレーブエラー応答を行う状態T24に遷移する。
状態T19〜24の後は、状態T18に遷移する。
以上のような制御を行うことで、本実施の形態の半導体集積回路20では、AXIを適用した場合でも、AHB適用時と同様の効果が得られるとともに、AXIの規格にしたがった転送を行うことができる。
このように、本実施の形態の半導体集積回路20は、エラー応答回路25−1〜25−nを有しているが、各規格にしたがった転送動作を行うことができるので、マスタ21−1〜21−m及びスレーブ22−1〜22−nは、変更を行わなくてもよい。
(変形例)
上記の説明では、図2に示したようなマスタ21−1〜21−mと、スレーブ22−1〜22−n間のデータ転送について説明したが、スレーブ22−1〜22−nは、以下に示すような回路部であってもよい。
図15は、本実施の形態の半導体集積回路の変形例を示す図である。図2と同じ要素については同一符号を付している。
図15に示されているような半導体集積回路20aは、複数の回路部30−1〜30−nを有しており、各回路部30−1〜30−nは、内部バス31と内部バス31に接続されたモジュール32−1,32−2,…,32−xを有している。回路部30−1〜30−nに対しては、システムモードコントローラ24からの電力制御信号が供給される。なお、モジュール32−1〜32−xの数は、回路部30−1〜30−nごとに異なっていてもよい。
図15の例では、マスタ21−1〜21−mと、回路部30−1〜30−n内のモジュール32−1〜32−x間でのデータ転送が行われる。エラー応答回路25−1〜25−nは、各回路部30−1〜30−nに対して設けられている。そして、エラー応答回路25−1〜25−nは、マスタ21−1〜21−mと回路部30−1〜30−n間のデータ転送に対して、以上説明してきた処理と同様の転送制御を行う。
たとえば、マスタ21−1と回路部30−1内のモジュール32−1がデータ転送中のとき、回路部30−1が低消費電力状態となると、エラー応答回路25−1は、応答が返せないモジュール32−1の代わりに、マスタ21−1にエラー信号を送信する。また、回路部30−1が低消費電力状態のときに、マスタ21−1による回路部30−1内のモジュール32−1とのデータ転送が開始されると、エラー応答回路25−1は、応答が返せないモジュール32−1の代わりに、マスタ21−1にエラー信号を送信する。
以上、実施の形態に基づき、本発明のエラー応答回路、半導体集積回路及びデータ転送制御方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
10 半導体集積回路
11 回路部(マスタ)
12 回路部(スレーブ)
13 内部バス
14 電力制御部
15 エラー応答回路
15a 解析部
15b 応答部
15c 切り替え部

Claims (7)

  1. 第1の回路部から第2の回路部へ送信される命令を解析して前記第1の回路部と前記第2の回路部間のデータ転送状態を検出する解析部と、
    前記第2の回路部が、第1の消費電力状態から、前記第1の消費電力状態より低い電力を消費する第2の消費電力状態となると、前記解析部で検出される前記データ転送状態に応じて、エラー信号を生成する応答部と、
    前記第2の回路部が前記第2の消費電力状態となると、前記命令に対する前記第2の回路部から前記第1の回路部への応答信号の代わりに、前記応答部で生成される前記エラー信号を前記第1の回路部へ送信する切り替え部と、
    を有するエラー応答回路。
  2. 前記応答部は、前記第1の回路部と前記第2の回路部がデータ転送中であるときに前記第2の回路部が前記第2の消費電力状態となると、前記エラー信号を生成する、請求項1に記載のエラー応答回路。
  3. 前記応答部は、前記第2の回路部が前記第2の消費電力状態であるときに、前記第1の回路部がデータ転送を開始すると、前記エラー信号を生成する、請求項1または2に記載のエラー応答回路。
  4. 前記切り替え部は、前記第2の回路部が前記第2の消費電力状態から前記第1の消費電力状態に復帰すると、前記第2の消費電力状態時の前記データ転送状態に応じて前記応答部で生成されたエラー信号を前記第1の回路部へ送信してから、前記第2の回路部で生成される前記応答信号が前記第1の回路部に送信されるように切り替える請求項1乃至3の何れか一項に記載のエラー応答回路。
  5. 前記応答部は、前記第1の回路部と前記第2の回路部がデータ転送中であるときに前記第2の回路部が前記第2の消費電力状態となると、データ転送を一時保留させるためのウェイトを発生させた後、前記エラー信号を生成する、請求項1乃至4の何れか一項に記載のエラー応答回路
  6. 命令の送信元である第1の回路部と、
    前記命令の送信先であり、前記命令に対する応答信号を前記第1の回路部に返す第2の回路部と、
    前記命令を解析して前記第1の回路部と前記第2の回路部間のデータ転送状態を検出し、前記第2の回路部が、第1の消費電力状態から、前記第1の消費電力状態より低い電力を消費する第2の消費電力状態となると、前記データ転送状態に応じて、エラー信号を生成し、前記命令に対する前記応答信号の代わりに、前記エラー信号を前記第1の回路部へ送信するエラー応答回路と、
    を有する半導体集積回路。
  7. 第1の回路部から第2の回路部へ送信される命令を解析して前記第1の回路部と前記第2の回路部間のデータ転送状態を検出し、
    前記第2の回路部が、第1の消費電力状態から、前記第1の消費電力状態より低い電力を消費する第2の消費電力状態となると、
    検出した前記データ転送状態に応じて、エラー信号を生成し、
    前記命令に対する前記第2の回路部から前記第1の回路部への応答信号の代わりに、前記エラー信号を前記第1の回路部へ送信する、
    データ転送制御方法。
JP2012072059A 2012-03-27 2012-03-27 エラー応答回路、半導体集積回路及びデータ転送制御方法 Active JP6015054B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012072059A JP6015054B2 (ja) 2012-03-27 2012-03-27 エラー応答回路、半導体集積回路及びデータ転送制御方法
US13/785,123 US9213617B2 (en) 2012-03-27 2013-03-05 Error response circuit, semiconductor integrated circuit, and data transfer control method
CN201610232528.0A CN105930222B (zh) 2012-03-27 2013-03-20 错误响应电路、半导体集成电路以及数据传输控制方法
CN201310090628.0A CN103365730B (zh) 2012-03-27 2013-03-20 错误响应电路、半导体集成电路以及数据传输控制方法
US14/936,488 US9898358B2 (en) 2012-03-27 2015-11-09 Error response circuit, semiconductor integrated circuit, and data transfer control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012072059A JP6015054B2 (ja) 2012-03-27 2012-03-27 エラー応答回路、半導体集積回路及びデータ転送制御方法

Publications (3)

Publication Number Publication Date
JP2013205961A true JP2013205961A (ja) 2013-10-07
JP2013205961A5 JP2013205961A5 (ja) 2015-01-22
JP6015054B2 JP6015054B2 (ja) 2016-10-26

Family

ID=49236741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012072059A Active JP6015054B2 (ja) 2012-03-27 2012-03-27 エラー応答回路、半導体集積回路及びデータ転送制御方法

Country Status (3)

Country Link
US (2) US9213617B2 (ja)
JP (1) JP6015054B2 (ja)
CN (2) CN103365730B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9465766B1 (en) * 2013-10-29 2016-10-11 Xilinx, Inc. Isolation interface for master-slave communication protocols
KR101704787B1 (ko) * 2014-12-31 2017-02-22 주식회사 효성 제어기의 이중화 시스템
FR3117227B1 (fr) * 2020-12-07 2022-12-16 St Microelectronics Alps Sas Systeme sur puce et procédé de transaction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288278A (ja) * 2002-01-25 2003-10-10 Oki Electric Ind Co Ltd マイクロコントローラ
WO2011012558A1 (en) * 2009-07-28 2011-02-03 St-Ericsson (Grenoble) Sas Transaction terminator
JP2012003664A (ja) * 2010-06-21 2012-01-05 Konica Minolta Business Technologies Inc 通信制御装置、通信制御方法およびプログラム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805473A (en) * 1995-08-30 1998-09-08 International Business Machines Corporation PCMCIA voltage loss detection
JPH1078920A (ja) * 1996-09-03 1998-03-24 Mitsubishi Electric Corp マイクロコンピュータ
US6311237B1 (en) * 1998-01-05 2001-10-30 Canon Kabushiki Kaisha System including single host buffer for transmit and receive data and reception buffer in interface device having stand-by area for use by host buffer when abnormal state is detected
US6351829B1 (en) * 1998-10-28 2002-02-26 Honeywell Inc System and method for distinguishing a device failure from an inter-device communication failure
IES20010400A2 (en) * 2000-07-06 2002-02-06 Richmount Computers Ltd Data gathering device for a rack enclosure
JP2003158782A (ja) * 2001-11-21 2003-05-30 Fujitsu Ten Ltd 制御装置および電子制御システムでの自己診断方法
US7007181B2 (en) * 2002-04-23 2006-02-28 Oki Electric Industry Co., Ltd. Microcontroller
KR100687659B1 (ko) 2005-12-22 2007-02-27 삼성전자주식회사 Axi 프로토콜에 따른 락 오퍼레이션을 제어하는네트워크 인터페이스, 상기 네트워크 인터페이스가 포함된패킷 데이터 통신 온칩 인터커넥트 시스템, 및 상기네트워크 인터페이스의 동작 방법
US8935437B2 (en) * 2006-06-14 2015-01-13 Dell Products L.P. Peripheral component health monitoring apparatus
US7937602B2 (en) * 2007-04-02 2011-05-03 International Business Machines Corporation System and method for thresholding system power loss notifications in a data processing system based on current distribution network configuration
JP4400834B2 (ja) * 2007-06-20 2010-01-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報システムに発生したイベントのパターンを検出する技術
US20090006902A1 (en) * 2007-06-29 2009-01-01 International Business Machines Corporation Methods, systems, and computer program products for reporting fru failures in storage device enclosures
US8473647B2 (en) 2007-09-17 2013-06-25 Apple Inc. Methods and apparatus for decreasing power consumption and bus activity
US7774649B2 (en) * 2008-01-31 2010-08-10 Ncr Corporation Self-service terminal
TW201119173A (en) * 2009-11-19 2011-06-01 Zippy Tech Corp Method of using power supply to execute remote monitoring of an electronic system
JP5610566B2 (ja) * 2010-02-22 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置及びデータ処理システム
CN101788972B (zh) 2010-03-08 2012-07-11 威盛电子股份有限公司 一种数据传输的系统与方法
US8427958B2 (en) * 2010-04-30 2013-04-23 Brocade Communications Systems, Inc. Dynamic latency-based rerouting
US8738971B2 (en) * 2011-12-07 2014-05-27 Arm Limited Limiting certain processing activities as error rate probability rises
US8930736B2 (en) * 2012-03-01 2015-01-06 Microsoft Corporation Inferred electrical power consumption of computing devices
US9015393B2 (en) * 2012-03-13 2015-04-21 Nokia Corporation Master-slave interface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288278A (ja) * 2002-01-25 2003-10-10 Oki Electric Ind Co Ltd マイクロコントローラ
WO2011012558A1 (en) * 2009-07-28 2011-02-03 St-Ericsson (Grenoble) Sas Transaction terminator
JP2012003664A (ja) * 2010-06-21 2012-01-05 Konica Minolta Business Technologies Inc 通信制御装置、通信制御方法およびプログラム

Also Published As

Publication number Publication date
JP6015054B2 (ja) 2016-10-26
CN103365730A (zh) 2013-10-23
CN105930222B (zh) 2019-06-18
US9213617B2 (en) 2015-12-15
US20160062814A1 (en) 2016-03-03
US9898358B2 (en) 2018-02-20
CN103365730B (zh) 2016-05-04
US20130262939A1 (en) 2013-10-03
CN105930222A (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
US11481346B2 (en) Method and apparatus for implementing data transmission, electronic device, and computer-readable storage medium
JP4785112B2 (ja) 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム
US20070130409A1 (en) System-On-a-Chip mixed bus architecture
JP2013050760A (ja) Usbハブ及びusbハブの制御方法
US20180173465A1 (en) System and method for communication in a semiconductor device
US20110314323A1 (en) Semiconductor device and data processor
US20160034411A1 (en) Subsystem Peripheral Ownership Scheduling and Reconfiguration for Highly Integrated System on Chips
CN102169470B (zh) 一种ahb总线到bvci总线的转换桥
JP6015054B2 (ja) エラー応答回路、半導体集積回路及びデータ転送制御方法
CN112639755A (zh) 从机到从机直接通信
CN201583943U (zh) 音频soc芯片的高效低功耗dma的ip结构
KR100591524B1 (ko) 버스 구조하에서 다이나믹 클록 게이팅이 가능한 슬레이브장치 및 그 동작방법
CN111052037B (zh) 复位隔离桥
JP2014060686A (ja) 半導体装置
CN102662886A (zh) SoC地址映像的优化方法
KR102571154B1 (ko) 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
US8127108B2 (en) Apparatus, system and method for prefetching data in bus system
JP2007052685A (ja) マイクロコントローラ
JP2009003633A (ja) 情報処理装置
CN111176409B (zh) 一种通用可在线编程的功耗控制电路、系统与方法
US20090307401A1 (en) Circuit and method for bridging multiple source ahb slaves to a target ahb slave
JP4472402B2 (ja) バス装置
JP2001027920A (ja) バスブリッジ回路及びそのパワーマネージメント方法
JP2008047033A (ja) 制御装置及び制御方法
JP2002278922A (ja) コンピュータバスシステム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6015054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150