JP6015054B2 - エラー応答回路、半導体集積回路及びデータ転送制御方法 - Google Patents
エラー応答回路、半導体集積回路及びデータ転送制御方法 Download PDFInfo
- Publication number
- JP6015054B2 JP6015054B2 JP2012072059A JP2012072059A JP6015054B2 JP 6015054 B2 JP6015054 B2 JP 6015054B2 JP 2012072059 A JP2012072059 A JP 2012072059A JP 2012072059 A JP2012072059 A JP 2012072059A JP 6015054 B2 JP6015054 B2 JP 6015054B2
- Authority
- JP
- Japan
- Prior art keywords
- response
- unit
- signal
- circuit unit
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/079—Root cause analysis, i.e. error or fault diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
- G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
Description
(第1の実施の形態)
図1は、第1の実施の形態の半導体集積回路の一例を示す図である。
電力制御部14は、電力制御信号を出力し、スレーブ12の電力状態を制御する。電力制御信号は、たとえば、スレーブ12の電源電圧の制御、またはスレーブ12の動作クロックの制御を行うことで、スレーブ12の電力状態を制御する。なお、図1の例では、電力制御信号が直接スレーブ12に入力されるようにしているが、スレーブ12に電源電圧を供給する回路部や、スレーブ12に動作クロックを供給する回路部に対して上記電力制御信号が入力されるようにしてもよい。それらの回路部については図示を省略している。
解析部15aは、マスタ11からスレーブ12へ送信される命令を解析してマスタ−スレーブ間のデータ転送状態を検出する。
電力制御部14から出力される電力制御信号が、非低消費電力状態を指示するものである場合には、マスタ11が送信した転送命令に応じた応答信号がスレーブ12から出力される。切り替え部15cは、その応答信号を、内部バス13を介してマスタ11に通知することで、データ転送が行われる。
図2は、第2の実施の形態の半導体集積回路の一例を示す図である。
半導体集積回路20は、複数のマスタ21−1,21−2,…,21−m、複数のスレーブ22−1,22−2,…,22−n、内部バス23、システムモードコントローラ24、複数のエラー応答回路25−1,25−2,…,25−nを有している。
(データ転送制御方法)
図3は、スレーブが低消費電力化される際のデータ転送制御方法の一例を示すフローチャートである。
(AHB適用時のエラー応答回路の信号例)
図4は、AHB適用時のエラー応答回路の信号例を示す図である。図4では、図2に示したエラー応答回路25−1内の信号例が示されている。他のエラー応答回路25−2〜25−nでも同様の信号が用いられる。
以下では、マスタ21−1とスレーブ22−1間でデータ転送を行う場合を例にして説明する。
タイミングt1において、電力制御信号が“1”になると、スレーブ22−1は、低消費電力状態になり、応答ができなくなる。このとき、切り替え部25cは、応答部25bから出力される信号をマスタ21−1に送信するように応答経路を切り替える。また、切り替え部25cは、信号SELを“1”にする。応答部25bは、信号SELの変化を受けて、解析部25aの記憶部25dに記憶されている転送情報(信号HTRANSなどの値)から転送が実行中と判定し、信号HREADYを“0”とし、ウェイトを発生させる。マスタ21−1では、タイミングt2でウェイトを検出する。これにより、マスタ21−1からのライト転送が一時保留され、タイミング調整が図られる。
図6は、AHB適用時の半導体集積回路の2つ目の動作例を示すタイミングチャートである。図6では、マスタ21−1がアドレスフェーズの転送命令を全て発行した後、データフェーズの応答を待っている状態のときに、スレーブ22−1が低消費電力化された場合の動作例が示されている。図示されている信号の種類は、図5と同じである。
図7は、AHB適用時の半導体集積回路の3つ目の動作例を示すタイミングチャートである。図7では、スレーブ22−1が低消費電力状態のときに、マスタ21−1が転送を開始し、エラー応答回路25−1によるエラー応答中にスレーブ22−1の低消費電力状態が解除された場合の動作例が示されている。図示されている信号の種類は、図5及び図6と同じである。
電力制御信号がスレーブ22−1の非低消費電力化を指示している場合(たとえば、“0”の場合)、半導体集積回路20の状態は、スレーブ22−1からマスタ21−1への応答経路を確立するように、経路の切り替えが行われる状態T1となる。一方、電力制御信号がスレーブ22−1の低消費電力化を指示している場合(たとえば、“1”の場合)には、半導体集積回路20の状態は、状態T3に遷移する。
図9は、APB適用時のエラー応答回路の信号例を示す図である。図9でも、図2に示したエラー応答回路25−1内の信号例が示されている。他のエラー応答回路25−2〜25−nでも同様の信号が用いられる。
応答部25bには、解析部25aで解析され、記憶部25dに格納された転送情報と、切り替え部25cから、スレーブが低消費電力状態になったことを示す信号SELと、クロック信号PCLKが入力される。また、応答部25bは、信号PREADY,PSLVERR,PRDATAを出力する。これらは、スレーブ側から出力されるものと同じ種類の信号である。
APB適用時の半導体集積回路20の動作は、AHB適用時のものとほぼ同じである。
APB適用時では、図9に示したような信号を用いて動作が行われる。応答部25bは、スレーブ22−1が低消費電力状態となったことを切り替え部25cから出力される信号SELで検出し、転送状態に応じた応答信号を生成する。切り替え部25cは、スレーブ22−1が低消費電力状態となったことを電力制御信号で検出すると、マスタ21−1に送信する信号PREADY,PSLVERR,PRDATAとして、応答部25bで生成されたものを選択する。
図10は、AXI適用時のエラー応答回路の信号例を示す図である。図10でも、図2に示したエラー応答回路25−1内の信号例が示されている。他のエラー応答回路25−2〜25−nでも同様の信号が用いられる。
応答部25bには、解析部25aで解析され、記憶部25dに格納された転送情報と、切り替え部25cから、スレーブが低電力状態になったことを示す信号SELと、クロック信号ACLKが入力される。また、応答部25bは、ライト転送時の応答信号、リード転送時の応答信号、信号RDATAを出力する。これらは、スレーブ側から出力されるものと同じ種類の信号である。
以下では、マスタ21−1とスレーブ22−1間でデータ転送(ライト転送及びリード転送)を行う場合を例にして、AXI適用時の半導体集積回路20の動作例を説明する。
図11の動作例では、ライトレスポンスチャネルを伝達する応答信号WR−1によるマスタ−スレーブ間のハンドシェイクが成立する前の、ウェイト(信号BREADYが“0”)状態のときに、電力制御信号が“1”となっている(タイミングt30)。これにより、スレーブ22−1は、低消費電力状態になり、応答ができなくなる。
また、図11の例では、ライトアドレスWA−3の指定開始時に、スレーブ22−1が低消費電力状態になる。このときも応答部25bはウェイトを発生するが、図11の例では前述したウェイトと同じタイミングt30で発生される。
また、図11の例では、スレーブ22−1が低消費電力中のタイミングt33で、ライトアドレスチャネルにてライトアドレスWA−4の転送が成立している。
図12は、AXI適用時の半導体集積回路のリード転送時の動作例を示すタイミングチャートである。マスタ21−1、スレーブ22−1、応答部25bにおける信号の様子が示されている。
リード転送時にスレーブ22−1に供給される信号としては、たとえば、クロック信号ACLK、電力制御信号などがある。スレーブ22−1が出力する信号としては、たとえば、信号ARREADY,RRESPがある。他にも、信号RVALIDなどがあるが図示を省略している。さらに、図12には、スレーブ22−1側におけるリードアドレスチャネル、リードデータチャネルの様子が示されている。
タイミングt50以前では、マスタ21−1にはスレーブ22−1から出力される“1”である信号ARREADYが供給されている。しかし、切り替え部25cによる切り替え後は、応答部25bからの“0”である信号ARREADYが供給される。これによりマスタ21−1は、タイミングt51で、応答部25bで発生したウェイトを検出する。
タイミングt55では、電力制御信号が“0”となりスレーブ22−1の低消費電力状態が解除されている。しかし、未完了のリード転送があるため、切り替え部25cは、応答部25bで生成された任意の値であるリードデータRD−3がマスタ21−1に転送されるように、経路を維持しておく。
そのため、タイミングt56で任意の値であるリードデータRD−3のリードデータチャネルへの転送が終わっても、切り替え部25cは、応答部25bで生成された任意の値であるリードデータRD−4がマスタ21−1に転送されるように、経路を維持しておく。
以上で、全てのリード転送が完了したので、切り替え部25cは、タイミングt58で、リードデータチャネルの信号についても、スレーブ22−1からマスタ21−1に送信されるように経路を切り替える。
まず、エラー応答回路25−1は、転送命令を保持するための記憶部25dの格納領域を用意する(状態T10)。格納領域は、Read Issuing Capability,Read ID(IDentification) Capability,Write Issuing Capability,Write ID Capabilityに応じて設けられる。
状態T14または状態T15の後に表記されている状態T16は、切り替え部25cにより、応答部25bからマスタ21−1への応答経路を確立するように、経路の切り替えが行われている状態である。なお、状態T16は、状態T14または状態T15と同一タイミングで現れる。
リード転送処理では、リードアドレスチャネルを使用中の命令がある場合、半導体集積回路20の状態は、他に優先してアドレスチャネルでの転送を成立させる状態T19に遷移する。リードアドレスチャネルを使用中の命令がなく、リードデータチャネルを使用中の命令がある場合、半導体集積回路20の状態は、リードデータチャネルでの転送に対して全てエラー応答を行う状態T20に遷移する。リードアドレスチャネル及びリードデータチャネルの使用中の命令がない場合で、未完了のリード転送命令がある場合、半導体集積回路20の状態は、その転送命令にしたがって、スレーブエラー応答を行う状態T21に遷移する。
以上のような制御を行うことで、本実施の形態の半導体集積回路20では、AXIを適用した場合でも、AHB適用時と同様の効果が得られるとともに、AXIの規格にしたがった転送を行うことができる。
上記の説明では、図2に示したようなマスタ21−1〜21−mと、スレーブ22−1〜22−n間のデータ転送について説明したが、スレーブ22−1〜22−nは、以下に示すような回路部であってもよい。
図15に示されているような半導体集積回路20aは、複数の回路部30−1〜30−nを有しており、各回路部30−1〜30−nは、内部バス31と内部バス31に接続されたモジュール32−1,32−2,…,32−xを有している。回路部30−1〜30−nに対しては、システムモードコントローラ24からの電力制御信号が供給される。なお、モジュール32−1〜32−xの数は、回路部30−1〜30−nごとに異なっていてもよい。
11 回路部(マスタ)
12 回路部(スレーブ)
13 内部バス
14 電力制御部
15 エラー応答回路
15a 解析部
15b 応答部
15c 切り替え部
Claims (5)
- 第1の回路部から第2の回路部へ送信される命令に基づき、前記第1の回路部と前記第2の回路部間でデータ転送中か否かを検出する解析部と、
前記第2の回路部が、第1の消費電力状態から、前記第1の消費電力状態より低い電力を消費する第2の消費電力状態であり、且つ、前記解析部で前記データ転送中であることが検出されているとき、エラー信号を生成する応答部と、
前記第2の回路部が前記第2の消費電力状態となると、前記命令に対する前記第2の回路部から前記第1の回路部への応答信号の代わりに、前記応答部で生成される前記エラー信号を前記第1の回路部へ送信する切り替え部と、を有し、
前記切り替え部は、前記第2の回路部が前記第2の消費電力状態から前記第1の消費電力状態に復帰すると、前記第2の消費電力状態時に前記応答部で生成された前記エラー信号を前記第1の回路部へ送信してから、前記第2の回路部で生成される前記応答信号が前記第1の回路部に送信されるように切り替える、
エラー応答回路。 - 前記応答部は、前記第2の回路部が前記第2の消費電力状態であるときに、前記第1の回路部がデータ転送を開始すると、前記エラー信号を生成する、請求項1に記載のエラー応答回路。
- 前記応答部は、前記第1の回路部と前記第2の回路部がデータ転送中であるときに前記第2の回路部が前記第2の消費電力状態となると、データ転送を一時保留させるためのウェイトを発生させた後、前記エラー信号を生成する、請求項1または2に記載のエラー応答回路。
- 命令の送信元である第1の回路部と、
前記命令の送信先であり、前記命令に対する応答信号を前記第1の回路部に返す第2の回路部と、
前記命令に基づき、前記第1の回路部と前記第2の回路部間でデータ転送中か否かを検出し、前記第2の回路部が、第1の消費電力状態から、前記第1の消費電力状態より低い電力を消費する第2の消費電力状態であり、且つ、前記データ転送中であることが検出されているとき、エラー信号を生成し、前記命令に対する前記応答信号の代わりに、前記エラー信号を前記第1の回路部へ送信するエラー応答回路と、を有し、
前記エラー応答回路は、前記第2の回路部が前記第2の消費電力状態から前記第1の消費電力状態に復帰すると、前記第2の消費電力状態時に生成した前記エラー信号を前記第1の回路部へ送信してから、前記第2の回路部で生成される前記応答信号を前記第1の回路部に送信する、
半導体集積回路。 - 第1の回路部から第2の回路部へ送信される命令に基づき、前記第1の回路部と前記第2の回路部間でデータ転送中か否かを検出し、
前記第2の回路部が、第1の消費電力状態から、前記第1の消費電力状態より低い電力を消費する第2の消費電力状態であり、且つ、前記データ転送中であることが検出されているとき、エラー信号を生成し、
前記命令に対する前記第2の回路部から前記第1の回路部への応答信号の代わりに、前記エラー信号を前記第1の回路部へ送信し、
前記第2の回路部が前記第2の消費電力状態から前記第1の消費電力状態に復帰すると、前記第2の消費電力状態時に生成した前記エラー信号を前記第1の回路部へ送信してから、前記第2の回路部で生成される前記応答信号を前記第1の回路部に送信する、
データ転送制御方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012072059A JP6015054B2 (ja) | 2012-03-27 | 2012-03-27 | エラー応答回路、半導体集積回路及びデータ転送制御方法 |
US13/785,123 US9213617B2 (en) | 2012-03-27 | 2013-03-05 | Error response circuit, semiconductor integrated circuit, and data transfer control method |
CN201310090628.0A CN103365730B (zh) | 2012-03-27 | 2013-03-20 | 错误响应电路、半导体集成电路以及数据传输控制方法 |
CN201610232528.0A CN105930222B (zh) | 2012-03-27 | 2013-03-20 | 错误响应电路、半导体集成电路以及数据传输控制方法 |
US14/936,488 US9898358B2 (en) | 2012-03-27 | 2015-11-09 | Error response circuit, semiconductor integrated circuit, and data transfer control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012072059A JP6015054B2 (ja) | 2012-03-27 | 2012-03-27 | エラー応答回路、半導体集積回路及びデータ転送制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013205961A JP2013205961A (ja) | 2013-10-07 |
JP2013205961A5 JP2013205961A5 (ja) | 2015-01-22 |
JP6015054B2 true JP6015054B2 (ja) | 2016-10-26 |
Family
ID=49236741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012072059A Active JP6015054B2 (ja) | 2012-03-27 | 2012-03-27 | エラー応答回路、半導体集積回路及びデータ転送制御方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9213617B2 (ja) |
JP (1) | JP6015054B2 (ja) |
CN (2) | CN105930222B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9465766B1 (en) * | 2013-10-29 | 2016-10-11 | Xilinx, Inc. | Isolation interface for master-slave communication protocols |
KR101704787B1 (ko) * | 2014-12-31 | 2017-02-22 | 주식회사 효성 | 제어기의 이중화 시스템 |
FR3117227B1 (fr) * | 2020-12-07 | 2022-12-16 | St Microelectronics Alps Sas | Systeme sur puce et procédé de transaction |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5805473A (en) * | 1995-08-30 | 1998-09-08 | International Business Machines Corporation | PCMCIA voltage loss detection |
JPH1078920A (ja) * | 1996-09-03 | 1998-03-24 | Mitsubishi Electric Corp | マイクロコンピュータ |
US6311237B1 (en) * | 1998-01-05 | 2001-10-30 | Canon Kabushiki Kaisha | System including single host buffer for transmit and receive data and reception buffer in interface device having stand-by area for use by host buffer when abnormal state is detected |
US6351829B1 (en) * | 1998-10-28 | 2002-02-26 | Honeywell Inc | System and method for distinguishing a device failure from an inter-device communication failure |
IES20010400A2 (en) * | 2000-07-06 | 2002-02-06 | Richmount Computers Ltd | Data gathering device for a rack enclosure |
JP2003158782A (ja) * | 2001-11-21 | 2003-05-30 | Fujitsu Ten Ltd | 制御装置および電子制御システムでの自己診断方法 |
JP3665624B2 (ja) * | 2002-01-25 | 2005-06-29 | 沖電気工業株式会社 | マイクロコントローラ |
US7007181B2 (en) * | 2002-04-23 | 2006-02-28 | Oki Electric Industry Co., Ltd. | Microcontroller |
KR100687659B1 (ko) | 2005-12-22 | 2007-02-27 | 삼성전자주식회사 | Axi 프로토콜에 따른 락 오퍼레이션을 제어하는네트워크 인터페이스, 상기 네트워크 인터페이스가 포함된패킷 데이터 통신 온칩 인터커넥트 시스템, 및 상기네트워크 인터페이스의 동작 방법 |
US8935437B2 (en) * | 2006-06-14 | 2015-01-13 | Dell Products L.P. | Peripheral component health monitoring apparatus |
US7937602B2 (en) * | 2007-04-02 | 2011-05-03 | International Business Machines Corporation | System and method for thresholding system power loss notifications in a data processing system based on current distribution network configuration |
JP4400834B2 (ja) * | 2007-06-20 | 2010-01-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報システムに発生したイベントのパターンを検出する技術 |
US20090006902A1 (en) * | 2007-06-29 | 2009-01-01 | International Business Machines Corporation | Methods, systems, and computer program products for reporting fru failures in storage device enclosures |
US8473647B2 (en) | 2007-09-17 | 2013-06-25 | Apple Inc. | Methods and apparatus for decreasing power consumption and bus activity |
US7774649B2 (en) | 2008-01-31 | 2010-08-10 | Ncr Corporation | Self-service terminal |
FR2948785B1 (fr) * | 2009-07-28 | 2011-08-26 | St Ericsson Grenoble Sas | Terminateur de transaction |
TW201119173A (en) * | 2009-11-19 | 2011-06-01 | Zippy Tech Corp | Method of using power supply to execute remote monitoring of an electronic system |
JP5610566B2 (ja) * | 2010-02-22 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びデータ処理システム |
CN101788972B (zh) | 2010-03-08 | 2012-07-11 | 威盛电子股份有限公司 | 一种数据传输的系统与方法 |
US8427958B2 (en) * | 2010-04-30 | 2013-04-23 | Brocade Communications Systems, Inc. | Dynamic latency-based rerouting |
JP5177181B2 (ja) * | 2010-06-21 | 2013-04-03 | コニカミノルタビジネステクノロジーズ株式会社 | 通信制御装置、通信制御方法およびプログラム |
US8738971B2 (en) * | 2011-12-07 | 2014-05-27 | Arm Limited | Limiting certain processing activities as error rate probability rises |
US8930736B2 (en) * | 2012-03-01 | 2015-01-06 | Microsoft Corporation | Inferred electrical power consumption of computing devices |
US9015393B2 (en) * | 2012-03-13 | 2015-04-21 | Nokia Corporation | Master-slave interface |
-
2012
- 2012-03-27 JP JP2012072059A patent/JP6015054B2/ja active Active
-
2013
- 2013-03-05 US US13/785,123 patent/US9213617B2/en active Active
- 2013-03-20 CN CN201610232528.0A patent/CN105930222B/zh active Active
- 2013-03-20 CN CN201310090628.0A patent/CN103365730B/zh active Active
-
2015
- 2015-11-09 US US14/936,488 patent/US9898358B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9898358B2 (en) | 2018-02-20 |
US20160062814A1 (en) | 2016-03-03 |
US20130262939A1 (en) | 2013-10-03 |
CN103365730B (zh) | 2016-05-04 |
JP2013205961A (ja) | 2013-10-07 |
CN103365730A (zh) | 2013-10-23 |
CN105930222A (zh) | 2016-09-07 |
US9213617B2 (en) | 2015-12-15 |
CN105930222B (zh) | 2019-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4785112B2 (ja) | 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム | |
US20070130409A1 (en) | System-On-a-Chip mixed bus architecture | |
US20080059669A1 (en) | Method and Apparatus for Enhancing Data Rate of Advanced Micro-Controller Bus Architecture | |
CN102169470B (zh) | 一种ahb总线到bvci总线的转换桥 | |
CN101669102A (zh) | 多芯片总线实施方案中的数据的串行化 | |
JP2008027247A (ja) | メモリコントローラ | |
US20160034411A1 (en) | Subsystem Peripheral Ownership Scheduling and Reconfiguration for Highly Integrated System on Chips | |
JP6015054B2 (ja) | エラー応答回路、半導体集積回路及びデータ転送制御方法 | |
CN201583943U (zh) | 音频soc芯片的高效低功耗dma的ip结构 | |
CN102207920B (zh) | 一种bvci总线到ahb总线的转换桥 | |
KR100591524B1 (ko) | 버스 구조하에서 다이나믹 클록 게이팅이 가능한 슬레이브장치 및 그 동작방법 | |
CN111052037B (zh) | 复位隔离桥 | |
JP2014060686A (ja) | 半導体装置 | |
JP2002149419A (ja) | 割り込みをクリアするロジック・ユニット及び集積回路 | |
KR102571154B1 (ko) | 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법 | |
US8127108B2 (en) | Apparatus, system and method for prefetching data in bus system | |
JP2007052685A (ja) | マイクロコントローラ | |
JP2009003633A (ja) | 情報処理装置 | |
CN111176409B (zh) | 一种通用可在线编程的功耗控制电路、系统与方法 | |
JP4472402B2 (ja) | バス装置 | |
JP2005505856A5 (ja) | ||
CN108268086B (zh) | 半导体装置、半导体系统以及操作半导体装置的方法 | |
KR20070063124A (ko) | 시스템 버스와 아이피간 인터페이싱 장치와 방법 및 컴퓨터프로그램을 저장하는 컴퓨터로 읽을 수 있는 기록 매체 | |
JP2001027920A (ja) | バスブリッジ回路及びそのパワーマネージメント方法 | |
JP2002278922A (ja) | コンピュータバスシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141128 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6015054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |