CN105930222B - 错误响应电路、半导体集成电路以及数据传输控制方法 - Google Patents

错误响应电路、半导体集成电路以及数据传输控制方法 Download PDF

Info

Publication number
CN105930222B
CN105930222B CN201610232528.0A CN201610232528A CN105930222B CN 105930222 B CN105930222 B CN 105930222B CN 201610232528 A CN201610232528 A CN 201610232528A CN 105930222 B CN105930222 B CN 105930222B
Authority
CN
China
Prior art keywords
circuit
signal
response
state
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610232528.0A
Other languages
English (en)
Other versions
CN105930222A (zh
Inventor
斋藤奈津美
仁茂田永一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of CN105930222A publication Critical patent/CN105930222A/zh
Application granted granted Critical
Publication of CN105930222B publication Critical patent/CN105930222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种错误响应电路、半导体集成电路以及数据传输控制方法。其中，一种错误响应电路包括：分析电路，用于检测数据是否正被从第一电路传输到第二电路，第二电路具有第一功耗状态和第二功耗状态，第二功耗状态的功耗低于第一功耗状态的功耗；响应电路，用于当第二电路处于第二功耗状态以及分析电路检测到数据正被从第一电路传输到第二电路时，输出错误信号；以及切换电路，用于根据错误信号而选择错误信号和第二电路的输出信号中的一个，并且将所选择的信号输出到第一电路。

Description

错误响应电路、半导体集成电路以及数据传输控制方法
本申请是申请号为201310090628.0、提交日期为2013年3月20日、发明名称为“错误响应电路、半导体集成电路以及数据传输控制方法”的中国专利申请的分案申请。
技术领域
本文中所讨论的实施例涉及一种错误响应电路、半导体集成电路以及数据传输控制方法。
背景技术
近年来，寻求电子装置、半导体集成电路等的功耗的进一步降低。可以采用控制对电路区段(circuit section)的功率供给、停止用于电路的操作时钟等作为一种用于降低功耗的方法。
顺便提及，例如，当在半导体集成电路中执行数据传输时，作为传输命令的目标的电路区段将对于传输命令的响应返回至作为传输命令的源的电路区段。源电路区段在接收到响应之前一直等待。针对这种涉及交握的数据传输的标准之一是AMBA(高级微控制器总线架构)。在诸如SoC(片上系统)的半导体集成电路中采用AMBA。
第2007-172575号日本特开专利公布
然而，当执行上面的数据传输并且作为传输命令的目标的电路区段进入低功耗状态时，存在作为传输命令的目标的电路区段不能将响应返回至作为传输命令的源的电路区段的情况。例如，如果作为传输命令的目标的电路区段在数据传输期间进入低功耗状态，或如果在作为传输命令的目标的电路区段处于低功耗状态时从源电路区段传送传输命令，则存在源电路区段不能接收到响应信号的可能性。在该情况下，数据传输不适当地停止并且作为传输命令的源的电路区段不能不断地执行处理。即，作为传输命令的源的电路区段可能挂起。
发明内容
根据一个实施例，一种错误响应电路包括：分析电路，用于检测数据是否正被从第一电路传输到第二电路，所述第二电路具有第一功耗状态和第二功耗状态，所述第二功耗状态的功耗低于所述第一功耗状态的功耗；响应电路，用于当所述第二电路处于所述第二功耗状态以及所述分析电路检测到所述数据正被从所述第一电路传输到所述第二电路时，输出错误信号；以及切换电路，用于根据所述错误信号而选择所述错误信号和所述第二电路的输出信号中的一个，并且将所选择的信号输出到所述第一电路。
根据一个实施例，一种半导体集成电路包括：第一电路；第二电路，所述第二电路具有第一功耗状态和第二功耗状态，所述第二功耗状态的功耗低于所述第一功耗状态的功耗；以及错误响应电路，用于：检测数据是否正被从所述第一电路传输到所述第二电路，当所述第二电路处于所述第二功耗状态示以及在检测到所述数据正被从所述第一电路传输到所述第二电路时，生成错误信号，以及根据所述错误信号而选择所述错误信号和所述第二电路的输出信号中的一个，并且输出所选择的信号。
根据一个实施例，一种数据传输控制方法包括：检测数据是否正被从第一电路传输到第二电路，所述第二电路具有第一功耗状态和第二功耗状态，所述第二功耗状态的功耗低于所述第一功耗状态的功耗；当所述第二电路处于所述第二功耗状态以及在检测到所述数据正被从所述第一电路传输到所述第二电路时，输出错误信号；以及根据所述错误信号而选择所述错误信号和所述第二电路的输出信号中的一个，并且将所选择的信号输出到所述第一电路。
附图说明
图1是根据第一实施例的半导体集成电路的示例；
图2是根据第二实施例的半导体集成电路的示例；
图3是从设备(slave)进入低功耗状态时的数据传输控制方法的示例的流程图；
图4是在AHB应用时错误响应电路中的信号的示例；
图5是在AHB应用时半导体集成电路的操作的第一示例的时序图；
图6是在AHB应用时半导体集成电路的操作的第二示例的时序图；
图7是在AHB应用时半导体集成电路的操作的第三示例的时序图；
图8是在AHB应用时半导体集成电路的状态转变的示例；
图9是在APB应用时错误响应电路中的信号的示例；
图10是在AXI应用时错误响应电路中的信号的示例；
图11是在AXI应用时、半导体集成电路写传输时的操作的示例的时序图；
图12是在AXI应用时、半导体集成电路读传输时的操作的示例的时序图；
图13是在AXI应用时半导体集成电路的状态的转变的示例(部分1)；
图14是在AXI应用时半导体集成电路的状态的转变的示例(部分2)；以及
图15示出了根据第二实施例的半导体集成电路的修改例。
具体实施方式
现在将参照附图描述实施例，其中，贯穿附图中类似的参考标记指代类似的元素。
(第一实施例)
图1是根据第一实施例的半导体集成电路的示例。
半导体集成电路10包括：作为命令(诸如传输命令)的源的电路区段11(在下文中称为主设备)、作为命令的目标并且将针对命令的响应信号返回至主设备11的电路区段12(在下文中称为从设备)、内部总线13、以及功率控制电路区段14。另外，根据第一实施例的半导体集成电路10包括错误响应电路15。在图1的示例中，错误响应电路15布置在内部总线13与从设备12之间。然而，错误响应电路15还可以布置在主设备11与内部总线13之间。
在图1中，传送至每个电路区段或从每个电路区段接收的信号的流程由箭头表示。
功率控制电路区段14输出功率控制信号并且对从设备12的功率状态进行控制。例如，功率控制信号对用于从设备12的电源电压或用于从设备12的操作时钟进行控制以控制从设备12的功率状态。在图1的示例中，将功率控制信号直接地输入至从设备12。然而，还可以将功率控制信号输入至将电源电压提供至从设备12的电路区段(未示出)或将操作时钟提供至从设备12的电路区段(未示出)。
还将功率控制信号输入至错误响应电路15。输入至错误响应电路15的功率控制信号和输入至从设备12的功率控制信号可以不同。此外，在下面的说明中假定主设备11或错误响应电路15不与从设备12同时地进入低功耗状态。即，假定当从设备12处于低功耗状态时，主设备11和错误响应电路15处于它们执行正常操作的功率状态中。
错误响应电路15包括分析电路单元15a、响应电路单元15b以及切换电路单元15c。
分析电路单元15a对从主设备11传送至从设备12的命令进行分析，并且检测主设备11与从设备12之间的数据传输的状态。
当从设备12从其执行正常操作的功耗状态改变至其消耗较少功率的低功耗状态(在该状态中其不输出响应信号)时，响应电路单元15b根据由分析电路单元15a所检测到的数据传输的状态生成错误信号。
例如，当切换电路单元15c将在主设备11与从设备12之间的数据传输期间从设备12已经进入低功耗状态通知给响应电路单元15b时，响应电路单元15b生成错误信号。另外，当分析电路单元15a检测到从主设备11到处于低功耗状态的从设备12的数据传输开始时，响应电路单元15b生成错误信号。
切换电路单元15c通过功率控制信号来检测从设备12是否处于低功耗状态。如果从设备12处于低功耗状态，则切换电路单元15c执行切换以将由响应电路单元15b所生成的错误信号，而不是将来自从设备12的对于由主设备11所传送的命令的响应信号，传送至主设备11。
现在将描述根据第一实施例的半导体集成电路10的操作的示例。
如果从功率控制电路区段14所输出的功率控制信号指示非低功耗状态，则从从设备12输出对应于由主设备11所传送的传输命令的响应信号。切换电路单元15c经由内部总线13将响应信号通知给主设备11。
当功率控制信号在数据传输期间指定低功耗状态时，从设备12不能对来自图1所示的主设备11的传输命令进行响应。当由分析电路单元15a所检测到的传输状态是“传输中”并且来自切换电路单元15c的信号将从设备12被指示为处于低功耗状态通知给响应电路单元15b时，响应电路单元15b生成错误信号。
当功率控制信号指示低功耗状态时，切换电路单元15c执行路径切换以使得将由响应电路单元15b所生成的错误信号而不是将来自从设备12响应信号传送至主设备11。结果，主设备11可以检测到传输失败，并且执行诸如停止传输的处理。
另一方面，当从设备12处于低功耗状态并且主设备11将命令传送至从设备12以实现主设备11开始数据传输的效果时，响应电路单元15b生成错误信号并且切换电路单元15c将错误信号传送至主设备11。这与上面的情况相同。结果，主设备11可以检测到传输失败，并且执行诸如停止传输的处理。
如已经描述的，凭借根据第一实施例的半导体集成电路10，即使当从设备12处于低功耗状态并且因此不能返回响应时，错误响应电路15也将错误信号传送至主设备11。这使得可以防止在主设备11与从设备12之间数据传输时的挂起。
在上面的说明中，响应电路单元15b通过来自切换电路单元15c(功率控制信号被输入至切换电路单元15c)的信号来检测从设备12被指定为处于低功耗状态。然而，还可以将上面的功率控制信号输入至响应电路单元15b。
(第二实施例)
图2是根据第二实施例的半导体集成电路的示例。
半导体集成电路20包括多个主设备21-1、21-2、……、以及21-m，多个从设备22-1、22-2、……、以及21-n、内部总线23、系统模式控制器24以及多个错误响应电路25-1、25-2、……、以及25-n。
在图2的示例中，错误响应电路25-1至25-n布置在从设备22-1至21-n与内部总线23之间。然而，错误响应电路25-1至25-n还可以布置在主设备21-1至21-m与内部总线23之间。
另外，图2所示的主设备21-1至21-m、从设备22-1至22-n以及错误响应电路25-1至25-n的数目是三个或者更多个。然而，对于此数目不存在限制。m或n被设置为大于或等于1的任意值。
系统模式控制器24具有上面的功率控制电路区段14的功能。即，系统模式控制器24输出功率控制信号，并且对从设备22-1至22-n中的每个的功率状态进行控制。系统模式控制器24可以将功率控制信号提供至为从设备22-1至22-n提供电源电压的电路区段，或将功率控制信号提供至为从设备22-1至21-n提供操作时钟的电路区段。在该情况下，系统模式控制器24间接地对主设备22-1至21-n中的每个的功率状态进行控制。
系统模式控制器24还将功率控制信号提供至错误响应电路25-1至25-n。提供至错误响应电路25-1至25-n的功率控制信号与提供至从设备22-1至22-n的功率控制信号可以不同。
在下面的说明中假定，通过功率控制信号，主设备21-1至21-m或错误响应电路25-1至25-n分别地不与从设备22-1至21-n同时地进入低功耗状态。即，输入至切换电路单元25c的功率控制信号用于确定从设备22-1至21-n中的每个是否处于低功耗状态。
错误响应电路25-1包括分析电路单元25a、响应电路单元25b以及切换电路单元25c。其它的响应电路25-2至25-n中的每个包括相同的组件(未示出)。
分析电路单元25a对从主设备21-1至21-m之一传送至从设备22-1的命令进行分析，并且检测主设备与从设备22-1之间的数据传输的状态。数据传输的状态取决于数据传输标准。AMBA(高级微控制器总线架构)被认为是数据传输标准。此外，在AMBA中限定了多个总线标准，诸如AHB(先进高性能总线)、APB(先进附属总线)以及AXI(先进可扩展接口)。
分析电路单元25a基于这样的标准对命令进行分析，并且检测数据传输状态。另外，分析电路单元25a包括存储器25d，并且将传输命令和关于所检测到的数据传输状态的信息(在下文中称为传输信息)存储在存储器25d中。存储器25d可以布置在分析电路单元25a外部。
响应电路单元25b获取存储器25d中所存储的传输信息，并且生成对应于数据传输状态的响应信号。此外，当从设备22-1进入低功耗状态时，响应电路单元25b根据数据传输状态生成错误信号。例如，当切换电路单元25c将在主设备与从设备22-1之间的数据传输期间从设备22-1已经进入低功耗状态通知给响应电路单元25b时，响应电路单元25b生成错误信号。另外，当分析电路单元25a检测到从主设备21-1至21-m之一到处于低功耗状态的从设备22-1的数据传输开始时，响应电路单元25b生成错误信号。
切换电路单元25c通过从系统模式控制器24所提供的功率控制信号来检测从设备22-1是否处于低功耗状态。如果从设备22-1处于低功耗状态，则切换电路单元25c将由响应电路单元25所生成的错误信号而不是将来自从设备22-1的对于命令的响应信号返回至传送命令的主设备21-1至21-m之一。
在上面的示例中，响应电路单元25b通过切换电路单元25c来检测从设备22-1是否处于低功耗状态。然而，还可以将功率控制信号输入至响应电路单元25b。通过这样做，响应电路单元25b也可以检测从设备22-1是否处于低功耗状态。
现在将描述使用根据第二实施例的半导体集成电路的数据传输控制方法的示例。
(数据传输控制方法)
图3是从设备进入低功耗状态时数据传输控制方法的示例的流程图。
例如，当固件发出使从设备进入低功耗状态的命令时(步骤S10)，系统模式控制器24执行控制以使从设备22-1至22-n进入低功耗状态(步骤S11)。此时，错误响应电路单元25-1至25-n中所包括的切换电路单元25c执行路径切换以将由响应电路单元25b所生成的信号传送至主设备21-1至21-m，而不是将来自从设备22-1至22-n的响应传送至主设备21-1至21-m。可以执行控制以使从设备21-1至22-n单独地进入低功耗状态。
响应电路单元25b然后参考错误响应电路25-1至25-n的分析电路单元25a的存储器25d中所存储的传输信息，并且确定是否正在执行数据传输(步骤S12)。如果正在执行数据传输，则响应电路单元25b生成并且输出错误信号。例如，如果正在主设备21-1与从设备22-1之间执行数据传输，则切换电路单元25c将由响应电路单元25b所生成的错误信号传送至主设备21-1(步骤S13)。
如果没有正在执行数据传输或在步骤S13执行之后，则执行步骤S14。在步骤S14中，响应电路单元25b基于传输信息和来自切换电路单元25c的信号来确定在从设备22-1至22-n处于低功耗状态时是否从主设备21-1至21-m之一发出了传输命令。
如果发出了传输命令，则响应电路单元25b生成并且输出错误信号。例如，如果主设备21-1对处于低功耗状态的从设备22-1发出传输命令，则错误响应电路25-1的响应电路单元25b生成错误信号。切换电路单元25c然后将由响应电路单元25b所生成的错误信号传送至主设备21-1(步骤S15)。
如果未发出传输命令或在步骤S15执行之后，则执行步骤S16。在步骤S16中，响应电路单元25b基于来自切换电路单元25c的信号来确定从设备22-1至22-n的低功耗状态是否已经结束(步骤S16)。如果从设备22-1至22-n的低功耗状态还未结束，则从步骤S14起重复处理。如果从设备22-1至22-n的低功耗状态已经结束，则错误响应电路25-1至25-n的切换电路单元25c执行切换以将响应信号从从设备22-1至22-n传送至主设备21-1至21-m(步骤S17)。结果，在从设备22-1至22-n转变至低功耗状态时和从设备22-1至22-n从低功耗状态恢复时所执行的数据传输控制处理结束。
现在将进一步详细地描述，例如，在应用三种总线标准(AHB、APB以及AXI)中的每种时所执行的半导体集成电路20的操作的示例。
(在AHB应用时错误响应电路中的信号的示例)
图4是在AHB应用时错误响应电路中的信号的示例。图4示出了图2所示的错误响应电路25-1中的信号的示例。在其它错误响应电路25-2至25-n中使用相同的信号。
将来自主设备侧的命令(例如，指示要执行哪个传输的命令)和来自生成操作时钟的电路区段(未示出)的时钟信号HCLK输入至分析电路单元25a。
将由分析电路单元25所分析的并且由存储器25d的所存储的传输信息、来自切换电路单元25c的指示从设备已经进入低功耗状态的信号SEL以及时钟信号HCLK输入至响应电路单元25b。另外，响应电路单元25b输出信号HREADY、HRESP以及HRDATA。这些信号与从从设备侧所输出的信号HREADY、HRESP以及HRDATA具有相同类型。
信号HREADY指示是或否延长传输。信号HRESP指示传输状态。传输状态为“好(OK)”、“错误(ERROR)”、“重试(RETRY)”等。信号HRDATA是在读取时从从设备侧传送至主设备侧的数据。从响应电路单元25b所输出的信号HRDATA指示数据为任意值的状态。
将功率控制信号从系统模式控制器24输入至切换电路单元25c。将信号HREADY、HRESP以及HRDATA从从设备侧和响应电路单元25b输入至切换电路单元25c。另外，将时钟信号HCLK输入至切换电路单元25c。此外，切换电路单元25c根据功率控制信号将从从设备侧或响应电路单元25b所输入的信号HREADY、HRESP以及HRDATA输出。
(在AHB应用时半导体集成电路20的操作的示例)
现在将以在主设备21-1与从设备22-1之间执行数据传输的情况作为示例进行说明。
图5是在AHB应用时半导体集成电路的操作的第一示例的时序图。图5示出了主设备21-1、从设备22-1以及响应电路单元25b中的每个信号的状态。
时钟信号HCLK和从主设备21-1作为命令或数据而输出的信号HTRANS、HADDR、HBURST、HWRITE、HSIZE以及HWDATA是主设备21-1中的信号。另外，示出了输入至主设备21-1的信号HREADY和HRESP。
信号HTRANS指示传输类型。传输类型为“无序(NONSEQUENTIAL)”、“有序(SEQUENTIAL)”“空闲(IDLE)”或“繁忙(BUSY)”。信号HADDR指示地址。信号HBURST指示突发传输类型。信号HWRITE指示是否执行了写传输。信号HSIZE指示传输大小。
将时钟信号HCLK、信号HSEL、HTRANS、HADDR、HBURST、HWRITE以及HWDATA、功率控制信号等提供至从设备22-1。从从设备22-1输出信号HREADY、HRESP等。提供至从设备22-1的信号HSEL是从解码器(未示出)所提供的从设备电路区段信号。
在下面的示例中，假定当功率控制信号为“1”(信号电平为H(高)电平)时，从设备22-1处于低功耗状态。另外，假定当功率控制信号为“0”(信号电平为L(低)电平)时，从设备处22-1处于非低功耗状态。
将时钟信号HCLK和信号SEL提供至响应电路单元25b。另外，从响应电路单元25b输出信号HREADY、HRESP等。提供至响应电路单元25b的信号SEL是切换电路单元25c所提供的，并且指示从设备22-1是否处于低功耗状态(不被选择的状态)。
在图5中，在定时t1之前，功率控制信号为“0”并且从设备22-1处于非低功耗状态。此时在主设备21-1与从设备22-1之间执行写传输。在图5的示例中，在Control_A控制下执行传输，在Control_A控制下，执行“无序”(缩略为NSEQ)类型和“有序”(缩略为SEQ)类型的4拍突发传输。在信号HADDR中指定地址A、A+4、A+8以及A+12。另外，从主设备21-1输出写入数据DATA_A作为信号HWDATA。
当信号HSEL变为“1”时，从设备22-1基于信号HTRANS、HADDR、HBURTS、HWRITE以及HSIZE接收到写入数据DATA_A。此外，从设备22-1输出指示传输完成的信号HREADY和指示传输状态为“OK”的信号HRESP，传输状态为“OK”意味着正确地执行了传输。
另外，在定时t1之前，响应电路单元25b输出指示空闲状态的信号HREADY和HRESP。从响应电路单元25b所输出的信号HREADY和HRESP与从从设备22-1所输出的信号HREADY和HRESP具有相同类型。
当功率控制信号在定时t1变为“1”时，从设备22-1进入低功耗状态并且不能做出响应。此时，切换电路单元25c切换响应路径以将从响应电路单元25b所输出的信号传送至主设备21-1。此外，切换电路单元25c将信号SEL设置为“1”。当信号SEL改变时，响应电路单元25b根据分析电路单元25a的存储器25d中所存储的传输信息(信号HTRANS等的值)确定正在执行传输，将信号HREADY设置为“0”以及生成等待。主设备21-1在定时t2检测到等待。结果，临时地推迟来自主设备21-1的写传输以执行定时调整。
另外，在定时t2，响应电路单元25b输出指示两个时钟周期的传输状态“错误”的信号HRESP。此外，在定时t3，响应电路单元25b将信号HREADY设置为“1”。结果，主设备21-1检测到在定时t3和定时t4不可以执行正常的写传输。
在定时t4，响应电路单元25b根据分析电路单元25a的存储器25d中所存储的传输信息确定传输被停止，输出指示传输状态为“OK”的信号HRESP以及保持信号HREADY为“1”。在定时t5，主设备21-1检测到信号HRESP和HREADY。
尽管从设备22-1在定时t5处于低功耗状态，但是主设备21-1仍发出传输命令。在图5的示例中，在Control_B控制下执行“无序”类型的写传输。在信号HADDR中指定地址B。另外，在定时t6，从主设备21-1输出写入数据DATA_B作为信号HWDATA。
在定时t6，响应电路单元25b根据分析电路单元25a的存储器25d中所存储的传输信息确定正在执行传输，并且再次输出指示两个时钟周期的传输状态“错误”的信号HRESP。此外，在定时t7，响应电路单元25b将信号HREDAY设置为“1”。结果，主设备21-1检测到在定时t7和定时t8不可以执行正常的写传输。
当功率控制信号在定时t9变为“0”时，从设备22-1从低功耗状态恢复。当切换电路单元25c确定还未执行传输时，切换电路单元25c执行切换以将从从主设备22-1所输出的信号HREADY和HRESP传送至主设备21-1。
现在将描述在AHB应用时半导体集成电路20的操作的第二示例。
图6是在AHB应用时半导体集成电路的操作的第二示例的时序图。图6是主设备21-1在地址传送阶段(address phase)中发出所有传输命令之后、在数据传送阶段(dataphase)中等待响应时从设备22-1进入低功耗状态的情况下所执行的操作的示例。图6所示的信号和图5所示的信号具有相同的类型。
当由主设备21-1进行的地址A、A+4、A+8以及A+12的指定在定时t10结束时，功率控制信号变为“1”并且从设备22-1进入低功耗状态。因此，从设备22-1不能做出响应。此时，切换电路单元25c执行切换以将从响应电路单元25b所输出入的信号传送至主设备21-1。另外，切换电路单元25c将信号SEL设置为“1”。响应电路单元25b根据分析电路单元25a的存储器25d中所存储的传输信息来确定正在执行传送，将信号HREADY设置为“0”以及生成等待。在定时t11，主设备21-1检测到等待。结果，临时地推迟来自主设备21-1的写传输以执行定时调整。
另外，在定时t11，响应电路单元25b输出指示两个时钟周期的传输状态“错误”的信号HRESP。此外，在定时t12，响应电路单元25b将信号HREADY设置为“1”。结果，主设备21-1检测到在定时t12和定时t13不可以执行正常的写传输。
在定时t13，响应电路单元25b根据分析电路单元25a的存储器25d中所存储的传输信息来确定传输停止，输出指示传输状态“OK”的信号HRESP以及保持信号HREADY为“1”。在定时t14，主设备21-1检测到信号HRESP和HREADY。
现在将描述在AHB应用时半导体集成电路20的操作的第三示例。
图7是在AHB应用时半导体集成电路的操作的第三示例的时序图。图7是在从设备处22-1处于低功耗状态时主设备21-1开始传输并且在错误响应电路25-1进行的错误响应期间释放从设备22-1的低功耗状态的情况下所执行的操作的示例。图7所示的信号与图5所示的信号具有相同的类型。
当从设备22-1处于低功耗状态时，主设备在定时t20发出传输命令。在图7的示例中，在Control_C控制下执行“无序”类型的传送。在HADDR中指定地址C。另外，在定时t21，从主设备21-1输出写入数据DATA_C作为信号HWDATA。
在定时t21，响应电路单元25b通过分析电路单元25a的存储器25d中所存储的传输信息检测到传输开始，并且将信号HREADY设置为“0”。另外，响应电路单元25b输出指示两个时钟周期的传输状态“错误”的信号HRESP。此外，在定时t22，响应电路单元25b将信号HREADY设置为“1”。结果，主设备21-1检测到在定时t22和定时t23不可以执行正常的写传输。
此外，在图7的示例中，在定时t22，功率控制信号变为“0”并且释放从设备22-1的低功耗状态。然而，响应电路单元25b处于将错误响应返回至主设备21-1中，所以切换电路单元25c维持从响应电路单元25b至主设备21-1的信号的传输。当切换电路单元25c确认在定时t23错误响应结束并且还未执行传输时，切换电路单元25c执行切换以将从从设备22-1所输出的信号HREADY、HRESP等传送至主设备21-1。标准规定必须对两个时钟周期做出错误响应。上面的处理使得能够避免违反标准。
图8是在AHB应用时半导体集成电路的状态转变的示例。
如果功率控制信号指定从设备22-1处于非低功耗状态(例如，如果功率控制信号为“0”)，则半导体集成电路20进入状态T1，在状态T1中，执行路径切换以创建从从设备22-1至主设备21-1的响应路径。另一方面，如果功率控制信号指定从设备22-1处于低功耗状态(例如，如果功率控制信号为“1”)，则半导体集成电路20转变到状态T3。
在处于状态T1之后，半导体集成电路20进入状态T2，在状态T2中，用执行过程中的写传输或读传输命令来更新在存储器25d中所存储的之前的传输命令。如果功率控制信号指示在半导体集成电路20处于状态T2时从设备22-1处于非低功耗状态，则维持状态T2。另一方面，如果功率控制信号指示在半导体集成电路20处于状态T2时从设备22-1进入低功耗状态，则半导体集成电路20转变到状态T3。
当半导体集成电路20处于状态T3、状态T4、状态T5、状态T6、状态T7或状态T8时，从设备22-1处于低功耗状态。当半导体集成电路20处于状态T3时，错误响应电路25-1的分析电路单元25a对存储器25d中的更新之后的传输命令进行分析并且检测数据传输状态。如果还未执行传输，则半导体集成电路20转变到状态T4，在状态T4中，响应电路单元25b做出“OK”响应(其中响应电路单元25b输出指示传输状态“OK”的信号HRESP和为“1”的信号HREADY)。另一方面，如果正在执行传输，则半导体集成电路20转变到状态T5，在状态T5中，响应电路单元25b生成等待。
当在状态T4或T5之后，半导体集成电路20处于所示的状态T6时，切换电路单元25c执行路径切换以创建从响应电路单元25b至主设备21-1的响应路径。状态T6在与状态T4或T5出现的定时相同的定时出现。在上面的图5中，例如，在定时t1，功率控制信号变为“1”，并且切换电路单元25c创建从响应电路单元25b至主设备21-1的响应路径。在定时t1，信号HREADY变为“0”并且响应电路单元25b生成等待。
在处于状态T6之后，半导体集成电路20转变到状态T7，在状态T7中，在还未执行传输的情况下响应电路单元25b做出“OK”响应。另一方面，在处于状态T6之后，半导体集成电路20转变到状态T8，在状态T8中，在执行传输的情况下响应电路单元25b做出错误响应。
如果功率控制信号指定在半导体集成电路20处于状态T7时从设备22-1处于非低功耗状态，则半导体集成电路20恢复至状态T1。此外，如果在半导体集成电路20处于状态T7时主设备21-1执行至从设备22-1的新的数据传输，则半导体集成电路20转变到状态T8。
如果在半导体集成电路20处于状态T8时主设备21-1停止对从设备21-1的数据传输，则半导体集成电路20转变到状态T7。此外，如果在半导体集成电路20处于状态T8时主设备21-1忽略错误响应并且继续数据传输，或如果在半导体集成电路20处于状态T8时主设备21-1停止对从设备22-1的数据传输并且执行下一个新的数据传输，则维持状态T8。
如已经描述的，凭借根据第二实施例的半导体集成电路20，即使在传输期间从设备22-1进入低功耗状态或即使在从设备22-1处于低功耗状态时执行传输，错误响应电路25-1也可以将错误响应返回至主设备21-1。这使得能够防止主设备21-1的挂起和整个系统的挂起。
(在APB应用时错误响应电路中的信号的示例)
图9是在APB应用时错误响应电路中的信号的示例。图9还示出了图2所示的错误响应电路25-1中的信号的示例。在其它错误响应电路25-2至25-n中使用相同的信号。
将来自主设备侧的命令(例如，指示要执行哪个传输的命令)和来自生成操作时钟的电路区段(未示出)的时钟信号PCLK输入至分析电路单元25a。
将由分析电路单元25所分析的并且在存储器25d中所存储的传输信息、来自切换电路单元25的表示从设备已经进入低功耗状态的信号SEL以及时钟信号PCLK输入至响应电路单元25b。另外，响应电路单元25输出信号PREADY、PSLVERR以及PRDATA。这些信号与从从设备侧所输出的信号PREADY、PSLVERR以及PRDATA具有相同的类型。
信号PREADY指示是否延长传输。信号PSLVERR指示传输失败。信号PRDATA是在读取时从从设备侧传送至主设备侧的数据。从响应电路单元25b所输出的信号PRDATA指示数据为任意值的状态。
将功率控制信号从系统该模式控制器24输入至切换电路单元25c。将信号PREADY、PSLVERR以及PRDATA从从设备侧和响应电路单元25b输入至切换电路单元25c。另外，将时钟信号PCLK输入至切换电路单元25c。此外，切换电路单元25c根据功率控制信号而输出从从设备侧或响应电路单元25b所输入的信号PREADY、PSLVERR以及PRDATA。
(在APB应用时半导体集成电路20的操作的示例)
在APB应用时半导体集成电路20的操作与在AHB应用时半导体集成电路20的操作几乎相同。
图9所示的信号是在AHB应用时用于半导体集成电路20的操作的。响应电路单元25b通过从切换电路单元25c所输出的信号SEL检测到从设备22-1进入低功耗状态，并且生成对应于传输状态的响应信号。当切换电路单元25c通过功率控制信号检测到从设备22-1进入低功耗状态时，切换电路单元25c选择由响应电路单元25b所生成的信号PREADY、PSLVERR以及PRDATA作为要被传送至主设备21-1的信号PREADY、PSLVERR以及PRDATA。
如果在从设备22-1进入低功耗状态时正在执行主设备21-1与从设备22-1之间的传输，则响应电路单元25b将信号PREADY设置为“0”并且生成等待。之后，响应电路单元25b通过信号PSLVERR和PREADY生成错误响应。
如已经描述的，凭借根据第二实施例的半导体集成电路20，即使应用APB也可以获得与在AHB应用时相同的效果。另外，可以依照APB标准而执行传输。
(在AXI应用时错误响应电路中的信号的示例)
图10是在AXI应用时错误响应电路中的信号的示例。图10还示出图2所示的错误响应电路25-1中的信号的示例。在其它错误响应电路25-2至25-n中使用相同的信号。
将来自主设备侧的命令(例如，指示要执行哪个传输的命令)和来自生成操作时钟的电路区段(未示出)的时钟信号ACLK输入至分析电路单元25a。
将由分析电路单元25a所分析的并且在存储器25d中所存储的传输信息、来自切换电路单元25c的指示从设备进入低功耗状态的信号SEL以及时钟信号ACLK输入至响应电路单元25b。另外，响应电路单元25b输出写传输时的响应信号、读传输时的响应信号以及信号RDATA。这些信号与从从设备侧所输出的写传输时的响应信号、读传输时的响应信号以及信号RDATA具有相同的类型。
写传输时的响应信号是AWREADY、WREADY、BRESP、BVALID等。信号AWREADY指示从设备侧是否准备好接收写入地址。信号WREADY指示从设备侧是否准备好接收写入数据。信号BRESP指示写传输时的传输状态。传输状态是例如用于返回从设备错误状态的“SLVERR”。信号BVALID指示是否存在有效的响应。
读传输时的响应信号是信号ARREADY、RRESP等。信号ARREADY指示从设备侧是否准备好接收读取地址。信号RRESP指示读传输时的传输状态。传输状态是例如由传输侧所使用的、用于返回错误状态的“SLVERR”。
信号RDATA是读传输时从从设备侧传送至主设备侧的读取数据。从响应电路单元25b所输出的信号RDATA指示数据为任意值的状态。
将功率控制信号从系统模式控制器24输入至切换电路单元25c。将写传输时的响应信号、读传输时的响应信号以及信号RDATA从从设备侧和响应电路单元25b输入至切换电路单元25c。另外，将时钟信号ACLK输入至切换电路单元25c。此外，切换电路单元25c根据功率控制信号输出从从设备侧或响应电路单元25b所输入的写传输时的响应信号、读传输时的响应信号、信号RDATA等。
(在AXI应用时半导体集成电路20的操作的示例)
现在将以执行主设备21-1与从设备22-1之间的数据传输(写传输或读传输)的情况作为示例，描述在AXI应用时半导体集成电路20的操作的示例。
图11是在AXI应用时半导体集成电路的写传输时的操作的示例的时序图。图11示出了主设备21-1、从设备22-1以及响应电路单元25b中的每个信号的状态。
在写传输时，将从从设备22-1或错误响应电路25-1所传送的时钟信号ACLK以及写传输时响应信号(诸如，信号AWREADY、WREADY、BVALID以及BRESP)提供至主设备22-1。另外，示出了从主设备21-1所输出的信号BREADY。信号BREADY指示主设备21-1是否处于其可以从从设备侧接收响应信号的状态。
图11还示出了在主设备21-1侧的写入地址通道、写入数据通道以及写入响应通道。将上面的写传输时的响应信号沿写入响应通道传送。在图11中，沿写入响应通道所传送的写传输时的响应信号由WR-1、WR-2、WR-3以及WR-4所指示。
在写传输时，将时钟信号ACLK、功率控制信号等提供至从设备22-1。将信号AWREADY、WREADY、BVALID以及BRESP从从设备22-1输出。图11还示出了在从设备22-1侧的写入地址通道、写入数据通道以及写入响应通道中的每个的状态。
将时钟信号ACLK和信号SEL提供至响应电路单元25b。另外，将响应信号(诸如信号AWREADY、WREADY、BVALID以及BRESP)从响应电路单元25b输出。提供至响应电路单元25b的信号SEL由切换电路单元25c所提供，并且指示从设备22-1是否处于低功耗状态(不被选择的状态)。图11还示出了写入响应通道的状态，沿该写入响应通道对从响应电路单元25b所输出的响应信号进行传输。
在图11中，在定时t30之前，功率控制信号为“0”并且从设备22-1处于非低功耗状态。此时，执行写入地址WA-1和WA-2的指定以及主设备21-1与从设备22-1之间写入数据WD-1的传输。当从设备22-1处于非低功耗状态时，从从设备22-1和响应电路单元25b所输出的信号BRESP指示传输状态“OK”。
此外，在图11的示例中，在定时t30之前，响应电路单元25b输出与从从设备22-1所输出的信号相同的信号AWREADY、WREADY以及BRESP。
在图11的示例中，当通过沿写入响应通道所传输的响应信号WR-1主设备21-1与从设备22-1之间的交握完成之前、主设备21-1处于等待状态(信号BREADY为“0”)时，功率控制信号变为“1”(在定时t30)。
此时，切换电路单元25c执行切换以将从响应电路单元25b所输出的信号传输至主设备21-1。此外，切换电路单元25c将信号SEL设置为“1”。当信号SEL改变时，响应电路单元25b根据分析电路单元25a的存储器25d中所存储的传输信息确定正在执行传输，将信号AWREADY和WREADY设置为“0”，以及生成等待。另外，主设备21-1在定时t31检测到响应电路单元25b生成的等待。
当信号BREADY为“0”并且主设备21-1以及从设备22-1处于等待经由写入响应通道完成交握的状态时，禁止从设备侧上的信号改变。因此，响应电路单元25b从定时t30起至检测到为“1”的信号BREADY，生成为“1”的信号BVAILD，维持响应信号WR-1，以及将“OK”响应返回至主设备21-1。之后，在定时t31响应电路单元25b将由信号BRESP所指示的传输状态改变为“SLVERR”。
顺便提及，在图11的示例中，写入地址WA-2的指定结束。当沿写入数据通道传输写入数据WD-2在定时t30开始时，从设备22-1进入低功耗状态。此时，响应电路单元25b还生成等待。然而，在图11的示例中，响应电路单元25b在与响应电路单元25b生成上面的等待的相同定时t30生成此等待。
当在等待释放之后完成沿写入数据通道的写入数据WD-2的传输时(定时t34)，响应电路单元25b生成响应信号WR-2，在检测到信号BREADY为“1”之前使信号BVALID为“1”，以及做出从设备错误响应。
在定时t35，主设备21-1检测到从设备错误响应。结果，主设备21-1可以检测到在从设备22-1中发生错误，并且检测到不可以执行写传输。
此外，在图11的示例中，当写入地址WA-3的指定开始时，从设备22-1进入低功耗状态。此时，响应电路单元25b还生成等待。然而，在图11的示例中，响应电路单元25b在与响应电路单元25b生成上面的等待的相同定时t30生成此等待。
在等待释放之后响应电路单元25b完成沿写入地址通道的写入地址WA-3的传输(定时t32)。在主设备21-1沿写入数据通道传输写入数据WD-2之后，响应电路单元25b完成写入数据WD-3的传输(定时t36)。在定时t36，响应电路单元25b生成响应信号WR-3，在检测到信号BREADY为“1”之前使信号BVALID为“1”，以及做出从设备错误响应。
在定时t37，主设备21-1检测到从设备错误响应。结果，主设备21-1可以检测到在从设备22-1中发生错误。
此外，在图11的示例中，在从设备22-1处于低功耗状态的定时t33，完成沿写入地址通道的写入地址WA-4的传输。
在定时t37，功率控制信号变为“0”并且释放从设备22-1的低功耗状态。然而，不执行沿写入地址通道的传输。即，当释放从设备22-1的低功耗状态时，存在还未执行的写传输。因此，切换电路单元25c维持路径以使得将在主设备21-1与响应电路单元25b之间执行传输和接收。结果，将信号(写入数据WD-4)沿写入数据通道传输至从设备22-1。
完成主设备21-1沿写入数据通道的写入数据WD-4的传输(定时t38)。然而，未将响应信号WR-4传输至主设备21-1并且未完成写传输。因此，切换电路单元25c维持路径以使得将响应信号WR-4从响应电路单元25b传输至主设备21-1。
响应电路单元25b从定时t38起至检测到信号为“1”的BREADY，使信号BVALID为“1”并且做出从设备错误响应。主设备21-1在定时t39检测到从设备错误响应，并且可以识别在从设备22-1中发生了错误。另外，在定时t39，响应电路单元25b将由信号BRESP所指示的传输状态设置为“OK”。
已经完成了所有写传输，所以在定时t40切换电路单元25c执行路径切换以使得将信号沿写入地址通道、写入数据通道以及写入响应通道从从设备22-1传送至主设备21-1。现在将描述在AXI应用时半导体集成电路的读传输时的操作的示例。
图12是在AXI应用时半导体集成电路的读传输时操作的示例的时序图。图12示出了主设备21-1、从设备22-1以及响应电路单元25b中的每个信号的状态。
在读传输时，将时钟信号ACLK和从从设备21-1或错误响应电路25-1所传输的读传输时的响应信号(诸如信号ARREADY和RRESP)提供至主设备21-1。
图12还示出了在主设备21-1侧的读取地址通道和读取数据通道的每个的状态。
在读传输时，将时钟信号ACLK、功率控制信号等提供至从设备22-1。从设备22-1输出信号ARREADY、RRESP等。另外，从设备22-1输出信号RVALID(未示出)等。图12还示出了在从设备22-1侧的读取地址通道和读取数据通道中的每个的状态。
将时钟信号ACLK和信号SEL提供至响应电路单元25b。另外，将信号ARREADY、RRESP等从响应电路单元25b输出。另外，将信号RVALID(未示出)等从响应电路单元25b输出。由切换电路单元25c提供被提供至响应电路单元25b的信号SEL，并且指示从设备22-1是否处于低功耗状态(不被选择的状态)。
在图12中，在定时t50之前，功率控制信号为“0”并且从设备22-1处于非低功耗状态。此时，在信号RVALID被从设备22-1设置为“1”并且由信号RRESP所指示的传输状态被从设备22-1设置为“OK”的状态下，在从设备22-1与主设备22-1之间正在执行读取地址RA-1的指定和读取数据RD-1的传输。
在图12的示例中，在读取数据RD-1的传输期间，功率控制信号变为“1”(定时t50)。结果，从设备22-1进入低功耗状态并且不能做出响应。
此时，切换电路单元25c执行路径切换以将从响应电路单元25b所输出的信号传输至主设备21-1，而不是将从从设备22-1所输出的信号传送至主设备21-1。此外，切换电路单元25c将信号SEL设置为H电平。当信号SEL改变时，响应电路单元25b根据分析电路单元25a的存储器25d中所存储的传输信息(诸如读取地址RA-1)确定正在执行传输，将信号ARREADY设置为“0”以及生成等待。另外，响应电路单元25b将由信号RRESP所指示的传输状态改变为“SLVERR”。此外，响应电路单元25b生成为任意值的读取数据RD-1。
在图12的示例中，从定时t50之前起，从响应电路单元25b所输出的信号ARREADY为“0”。
在定时t50之前，将从从设备22-1所输出的为“1”的信号ARREDAY提供至主设备21-1。然而，在由切换电路单元25c进行切换之后，将从响应电路单元25b所输出的为“0”的信号ARREADY提供至主设备21-1。结果，在定时t51主设备21-1检测到由响应电路单元25b所生成的等待。
在定时t51，响应电路单元25b将信号ARREADY设置为“1”并且释放等待。在定时t52，主设备21-1检测到等待释放。此外，主设备21-1通过信号RRESP检测到从设备错误响应。结果，主设备21-1可以检测在从设备22-1中发生了错误并且不可以执行读传输。
顺便提及，在图12的示例中，当读取地址RA-2的指定开始时，从设备22-1进入低功耗状态。此时，响应电路单元25b还生成等待。然而，在图12的示例中，响应电路单元25b在与响应电路单元25b生成上面的等待的相同定时t50生成此等待。
在等待释放之后，响应电路单元25b完成沿读取地址通道的读取地址RA-2的传输(定时t52)。响应电路单元25b生成为任意值的读取数据RD-2，并且将其沿读取数据通道传输。然而，响应电路单元25b对此传输做出从设备错误响应。在定时t53，主设备21-1检测到从设备22-1中的错误。
此外，在图12的示例中，在从设备22-1处于低功耗状态的定时t54，完成沿读取地址通道的读取地址RA-3的传输。
在定时t55，功率控制信号变为“0”并且释放从设备22-1的低功耗状态。然而，存在未完成的读传输，所以切换电路单元25c维持路径以使得将由响应电路单元25b所生成的并且为任意值的读取数据RD-3传输至主设备21-1。
此时，响应电路单元25b对于为任意值的读取数据RD-3的传输做出从设备错误响应。在定时t56，主设备21-1检测到从设备22-1中的错误。
另外，在图12的示例中，在从设备22-1处于低功耗状态的定时t55，完成沿读取地址通道的读取地址RA-4的传输。
因此，在为任意值的读取数据RD-3沿读取数据通道的传输在定时t56结束之后，切换电路单元25c维持路径以使得由响应电路单元25b所生成的并且为任意值的读取数据RD-4将被传输至主设备21-1。
此时，响应电路单元25b对于为任意值的读取数据RD-4的传输做出从设备错误响应。在定时t57，主设备21-1检测到从设备22-1中的错误。
此外，在定时t57，响应电路单元25b将由信号RRESP所指示的状态改变为“OK”。
已经完成所有读传输，所以在定时t58，切换电路单元25c执行路径切换以使得还信号将被沿读取数据通道从从设备22-1传送至主设备21-1。
图13和图14是在AXI应用时半导体集成电路的状态的转变的示例。
首先错误响应电路25-1准备用于保存传输命令的存储器25d的存储区域(状态T10)。根据读取发出(issuing)容量、读取ID(辨识符)容量、写入发出容量以及写入ID容量来准备存储区域。
读取发出容量是正在执行的并且主设备可以发出的读取事务处理(readtransactions)的最大数目。读取ID容量是正在执行的并且主设备可以发出的读取事务处理的不同ARID(经由读取地址通道的事务处理的ID)的最大数目。
写入发出容量是正在执行的并且主设备可以发出的写入事务处理的最大数目。写入ID容量是正在执行的并且主设备可以发出的写入事务处理的不同WRID(经由写入地址通道的事务处理的ID)的最大数目。
如果功率控制信号指定在半导体集成电路20处于状态T10时从设备22-1处于非低功耗状态，则半导体集成电路20改变至状态T11，在状态T11中，执行路径切换以创建从从设备22-1至主设备21-1的响应路径。另一方面，如果功率控制信号指定从设备22-1处于低功耗状态，则半导体集成电路20改变至状态T13。
在处于状态T11之后，半导体集成电路20进入状态T12，在状态T12中，用执行中的写入或读传输命令来更新存储器25d中所存储的之前的传输命令。如果功率控制信号指定在半导体集成电路20处于状态T12时从设备22-1处于非低功耗状态，则维持状态T12。另一方面，如果功率控制信号指定在半导体集成电路20处于状态T12时从设备22-1处于低功耗状态，则半导体集成电路20转变到状态T13。
当半导体集成电路20处于状态T13、状态T14、状态T15、状态T16、状态T17、状态T18、状态T19、状态T20、状态T21、状态T22、状态T23或状态T24时，从设备22-1处于低功耗状态。当半导体集成电路20处于状态T13时，错误响应电路25-1的分析电路单元25a对存储器25d中的更新之后的传输命令进行分析，并且检测数据传输状态。如果还未执行传输并且不存在基于存储器25d中所存储的传输命令的或还未完成的传输，则半导体集成电路20转变到状态T14，在状态T14中，响应电路单元25b做出“OK”响应。
如图13所示，在写传输时，响应电路单元25b通过输出为“1”的信号AWREADY、为“1”的信号WREADY以及指示传输状态“OK”的信号BRESP来做出“OK”响应。此外，如图14所示，在读传输时，响应电路单元25b通过输出为“1”的信号ARREADY和指示传输状态“OK”的信号RRESP来做出“OK”的响应。
另一方面，如果在半导体集成电路20处于状态T13时正在执行传输，则半导体集成电路20转变到状态T15，在状态T15中，响应电路单元25b生成等待。
当在状态T14或T15之后半导体集成电路20处于所示的状态T16时，切换电路单元25c执行路径切换以创建从响应电路单元25b至主设备21-1的响应路径。状态T16在与状态T14或T15出现的相同定时出现。
在处于状态T16之后，半导体集成电路20转变到状态T17，在状态T17中，在还未执行传输并且不存在基于存储器25d中所存储的传输命令或未完成的传输的情况下，响应电路单元25b做出“OK”响应。另一方面，在处于状态T16之后，半导体集成电路20进入状态T18，在状态T18中，在正在执行传输的情况下，用执行中的写或读传输命令来更新存储器25d中所存储的之前的传输命令。另外，如果主设备21-1在半导体集成电路20处于状态T17时执行新的传输，则半导体集成电路20转变到状态T18。如果在半导体集成电路20处于状态T18时完成存储器25d中所存储的所有传输命令的执行，则半导体集成电路20转变到状态T17。
如图14所示，另一方面，如果在半导体集成电路20处于状态T18时存在还未完成的读传输，则半导体集成电路20进入执行读传输处理的状态T19、T20以及T21之一。另外，如果在半导体集成电路20处于状态T18时存在还未完成的写传输，则半导体集成电路20进入执行写传输处理的状态T22、T23以及T24之一。读传输处理和写传输处理被并行地执行。
如图14所示，例如，对于读传输处理或写传输处理存在三种优先级(高优先级处理、中优先级处理以及低优先级处理)。
随着读传输处理，半导体集成电路20的状态如下。如果存在用于正在执行沿读取地址通道的传输的命令，则半导体集成电路20转变到状态T19，在状态T19中，优选地完成沿读取地址通道的传输。如果不存在用于正在执行沿读取地址通道的传输的命令，并且如果存在用于正在执行沿读取数据通道的传输的命令，则半导体集成电路20转变到状态T20，在状态T20中，其对所有沿读取数据通道的传输做出错误响应。如果不存在用于正在执行沿读取地址通道的传输的命令，如果不存在用于正在执行沿读取数据通道的传输的命令，以及如果存在还未完成的读传输命令，则半导体集成电路20转变到状态T21，在状态T21中，其依照读传输命令做出从设备错误响应。
随着写传输处理，半导体集成电路20的状态如下。如果存在用于正在执行沿写入地址通道的传输的命令，则半导体集成电路20转变到状态T22，在状态T22中优选地完成沿写入地址通道的传输。如果不存在用于正在执行沿写入地址通道的传输的命令，并且如果存在用于正在执行沿写入数据通道的传输的命令，则半导体集成电路20转变到状态T23，在状态T23中，其完成沿写入数据通道的传输并且对于传输做出从设备错误响应。如果不存在用于正在执行沿写入地址通道的传输的命令，如果不存在用于正在执行沿写入数据通道的传输的命令，以及如果存在还未完成的写传输命令，则半导体集成电路20转变到状态T24，在状态T24中，其依照写传输命令完成经由写入数据通道的传输并且做出从设备错误响应。
在处于状态T19、T20或T21以及T22、T23或T24之后，半导体集成电路20转变到状态T18。
执行上面的控制。结果，即使应用AXI，根据第二实施例的半导体集成电路20也可以获得与在AHB应用时所获得的相同的效果，并且执行依照AXI标准的传输。
如已经描述的，根据第二实施例的半导体集成电路20包括错误响应电路25-1至25-n。然而，根据第二实施例的半导体集成电路20可以依照各种标准而执行传输操作，所以不需要改变主设备21-1至21-m以及从设备22-1至22-n。
(修改例)
在上面的描述中在图2所示的主设备21-1至21-m与从设备22-1至22-n之间执行数据传输。然而，从设备22-1至22-n中的每个可以是下面的电路区段。
图15示出了根据第二实施例的半导体集成电路的修改例。用相同的附图标记对图15中的与图2所示的组件相同的组件进行标记。
图15所示的半导体集成电路20a包括电路区段30-1至30-n。电路区段30-1至30-n中的每个包括内部总线31和连接至内部总线31的模块32-1、32-2、……、以及32-x。将功率控制信号从系统模式控制器24提供至电路区段30-1至30-n。在电路区段30-1至30-n中，模块32-1至32-x的数目可以不同。
在图15的示例中，在电路区段30-1至30-n所包括的主设备21-1至21-m与模块32-1至32-x之间执行数据的传输。所包括的错误响应电路25-1至25-n分别地对应于电路区段30-1至30-n。错误响应电路25-1至25-n执行主设备21-1至21-m与电路区段30-1至30-n之间的数据传输的控制，该控制与上面所描述的控制相同。
例如，当在电路区段30-1所包括的主设备21-1与模块32-1之间的数据传输期间电路区段30-1进入低功耗状态时，错误响应电路25-1(代替不能返回响应的模块32-1)将错误信号传输至主设备21-1。另外，当电路区段30-1处于低功耗状态时电路区段30-1中所包括的主设备21-1与模块32-1之间的数据传输开始时，错误响应电路25-1(代替不能返回响应的模块32-1)将错误信号传输至主设备21-1。
根据所公开的错误响应电路、半导体集成电路以及数据传输控制方法，可以防止挂起。
根据上述描述可知，本发明的实施例还公开了以下技术方案，包括但不限于：
方案1.一种错误响应电路，包括：
分析电路单元，用于对从第一电路区段传送至第二电路区段的命令进行分析，并且检测所述第一电路区段与所述第二电路区段之间的数据传输的状态；
响应电路单元，用于依照由所述分析电路单元检测到的所述数据传输的状态、响应于所述第二电路区段从第一功耗状态改变至第二功耗状态来生成错误信号，在所述第二功耗状态中的功耗低于在所述第一功耗状态中的功耗；以及
切换电路单元，用于当所述第二电路区段处于所述第二功耗状态时，将由所述响应电路单元所生成的错误信号，而不是将响应信号，传送至所述第一电路区段，所述响应信号响应于所述命令并且被从所述第二电路区段传送至所述第一电路区段。
方案2.根据方案1所述的错误响应电路，其中，当在所述第一电路区段与所述第二电路区段之间的数据传输期间所述第二电路区段改变至所述第二功耗状态时，所述响应电路单元生成所述错误信号。
方案3.根据方案1或2所述的错误响应电路，其中，当所述第二电路区段处于所述第二功耗状态并且所述第一电路区段开始数据传输时，所述响应电路单元生成所述错误信号。
方案4.根据方案1所述的错误响应电路，其中，当所述第二电路区段从所述第二功耗状态返回至所述第一功耗状态时，所述切换电路单元依照所述第二电路区段处于所述第二功耗状态时所述数据传输的状态，将由所述响应电路单元所生成的错误信号传送至所述第一电路区段，并且之后，执行切换以使得由所述第二电路区段所生成的响应信号被传送至所述第一电路区段。
方案5.根据方案1所述的错误响应电路，其中，当在所述第一电路区段与所述第二电路区段之间的数据传输期间所述第二电路区段改变至所述第二功耗状态时，所述响应电路单元生成用于临时推迟所述数据传输的等待，并且之后，生成所述错误信号。
方案6.一种半导体集成电路，包括：
第一电路区段，所述第一电路区段为命令源；
第二电路区段，所述第二电路区段为所述命令的目标，并且所述第二电路区段将响应于所述命令的响应信号返回至所述第一电路区段；以及
错误响应电路，所述错误响应电路对所述命令进行分析并且检测所述第一电路区段与所述第二电路区段之间的数据传输的状态，所述错误响应电路依照所述数据传输的状态、响应于所述第二电路区段从第一功耗状态改变至第二功耗状态来生成错误信号，并且将所述错误信号而不是所述响应信号传送至所述第一电路区段，在所述第二功耗状态中的功耗小于在所述第一功耗状态中的功耗。
方案7.根据方案6所述的半导体集成电路，其中，当在所述第一电路区段与所述第二电路区段之间的数据传输期间所述第二电路区段改变至所述第二功耗状态时，所述错误响应电路生成所述错误信号。
方案8.根据方案6或7所述的半导体集成电路，其中，当所述第二电路区段处于所述第二功耗状态并且所述第一电路区段开始数据传输时，所述错误响应电路生成所述错误信号。
方案9.根据方案6所述的半导体集成电路，其中，当所述第二电路区段从所述第二功耗状态返回至所述第一功耗状态时，所述错误响应电路依照所述第二电路区段处于所述第二功耗状态时所述数据传输的状态将所生成的错误信号传送至所述第一电路区段，并且之后，执行切换以使得由所述第二电路区段所生成的所述响应信号被传送至所述第一电路区段。
方案10.根据方案6所述的半导体集成电路，其中，当在所述第一电路区段与所述第二电路区段之间的数据传输期间所述第二电路区段改变至所述第二功耗状态时，所述错误响应电路生成用于临时推迟所述数据传输的等待，并且之后，生成所述错误信号。
方案11.一种数据传输控制方法，其包括：
对从第一电路区段传送至第二电路区段的命令进行分析，并且检测所述第一电路区段与所述第二电路区段之间的数据传输的状态；
依照所检测到的所述数据传输的状态、响应于所述第二电路区段从第一功耗状态改变至第二功耗状态来生成错误信号，在所述第二功耗状态中的功耗低于在所述第一功耗状态中的功耗；以及
将所述错误信号而不是响应信号传送至所述第一电路区段，所述响应信号响应于所述命令并且被从所述第二电路区段传送至所述第一电路区段。
方案12.根据方案11所述的数据传输控制方法，其中，当在所述第一电路区段与所述第二电路区段之间的数据传输期间所述第二电路区段改变至所述第二功耗状态时，生成所述错误信号。
方案13.根据方案11或12所述的数据传输控制方法，其中，当所述第二电路区段处于所述第二功耗状态并且所述第一电路区段开始数据传输时，生成所述错误信号。
方案14.根据方案11所述的数据传输控制方法，进一步包括，当所述第二电路区段从所述第二功耗状态返回至所述第一功耗状态时，依照在所述第二电路区段处于所述第二功耗状态时所述数据传输的状态，将所述所生成的错误信号传送至所述第一电路区段，并且之后，执行切换以使得将由所述第二电路区段所生成的所述响应信号传送至所述第一电路区段。
方案15.根据方案11所述的数据传输控制方法，其中，当在所述第一电路区段与所述第二电路区段之间的数据传输期间所述第二电路区段改变至所述第二功耗状态时，生成用于临时地推迟所述数据传输的等待，并且之后，生成所述错误信号。

Claims (9)

1.一种错误响应电路，包括：
分析电路，用于分析从第一电路传送至第二电路的命令，并且基于对所述命令的分析结果而检测数据是否正被从所述第一电路传输到所述第二电路，所述第二电路具有第一功耗状态和第二功耗状态，所述第二功耗状态的功耗低于所述第一功耗状态的功耗；
响应电路，用于当所述第二电路处于所述第二功耗状态以及所述分析电路检测到所述数据正被从所述第一电路传输到所述第二电路时，输出错误信号；以及
切换电路，用于根据所述错误信号而选择所述错误信号和所述第二电路的输出信号中的一个，并且将所选择的信号输出到所述第一电路，
其中，当所述分析电路检测到所述数据正被传输时，所述响应电路响应于所述第二电路从所述第一功耗状态转移到所述第二功耗状态而临时推迟所述数据的传输，并且之后，输出所述错误信号。
2.根据权利要求1所述的错误响应电路，其中，当所述第二电路处于所述第二功耗状态时，所述响应电路响应于从所述第一电路开始传输所述数据而输出所述错误信号。
3.根据权利要求1所述的错误响应电路，其中，当所述切换电路将所述错误信号输出到所述第一电路的同时、所述第二电路从所述第二功耗状态转移到所述第一功耗状态时，所述切换电路保持将所述错误信号输出到所述第一电路。
4.一种半导体集成电路，包括：
第一电路；
第二电路，所述第二电路具有第一功耗状态和第二功耗状态，所述第二功耗状态的功耗低于所述第一功耗状态的功耗；以及
错误响应电路，用于：
分析从所述第一电路传送至所述第二电路的命令，
基于对所述命令的分析结果而检测数据是否正被从所述第一电路传输到所述第二电路，
当所述第二电路处于所述第二功耗状态以及在检测到所述数据正被从所述第一电路传输到所述第二电路时，生成错误信号，以及
根据所述错误信号而选择所述错误信号和所述第二电路的输出信号中的一个，并且输出所选择的信号，
其中，在检测到所述数据正被传输时，所述错误响应电路响应于所述第二电路从所述第一功耗状态转移到所述第二功耗状态而临时推迟所述数据的传输，并且之后，输出所述错误信号。
5.根据权利要求4所述的半导体集成电路，其中，当所述第二电路处于所述第二功耗状态时，所述错误响应电路响应于从所述第一电路开始传输所述数据而输出所述错误信号。
6.根据权利要求4所述的半导体集成电路，其中，当所述错误响应电路将所述错误信号输出到所述第一电路的同时、所述第二电路从所述第二功耗状态转移到所述第一功耗状态时，所述错误响应电路保持将所述错误信号输出到所述第一电路。
7.一种数据传输控制方法，其包括：
分析从第一电路传送至第二电路的命令；
基于对所述命令的分析结果而检测数据是否正被从所述第一电路传输到所述第二电路，所述第二电路具有第一功耗状态和第二功耗状态，所述第二功耗状态的功耗低于所述第一功耗状态的功耗；
当所述第二电路处于所述第二功耗状态以及在检测到所述数据正被从所述第一电路传输到所述第二电路时，输出错误信号；以及
根据所述错误信号而选择所述错误信号和所述第二电路的输出信号中的一个，并且将所选择的信号输出到所述第一电路，
其中，所述方法还包括：在检测到所述数据正被传输时，响应于所述第二电路从所述第一功耗状态转移到所述第二功耗状态而临时推迟所述数据的传输，并且之后，输出所述错误信号。
8.根据权利要求7所述的数据传输控制方法，还包括：当所述第二电路处于所述第二功耗状态时，响应于从所述第一电路开始传输所述数据而输出所述错误信号。
9.根据权利要求7所述的数据传输控制方法，还包括：当所述错误信号被输出到所述第一电路的同时、所述第二电路从所述第二功耗状态转移到所述第一功耗状态时，保持将所述错误信号输出到所述第一电路。
CN201610232528.0A 2012-03-27 2013-03-20 错误响应电路、半导体集成电路以及数据传输控制方法 Active CN105930222B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012072059A JP6015054B2 (ja) 2012-03-27 2012-03-27 エラー応答回路、半導体集積回路及びデータ転送制御方法
JP2012-072059 2012-03-27
CN201310090628.0A CN103365730B (zh) 2012-03-27 2013-03-20 错误响应电路、半导体集成电路以及数据传输控制方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310090628.0A Division CN103365730B (zh) 2012-03-27 2013-03-20 错误响应电路、半导体集成电路以及数据传输控制方法

Publications (2)

Publication Number Publication Date
CN105930222A CN105930222A (zh) 2016-09-07
CN105930222B true CN105930222B (zh) 2019-06-18

Family

ID=49236741

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610232528.0A Active CN105930222B (zh) 2012-03-27 2013-03-20 错误响应电路、半导体集成电路以及数据传输控制方法
CN201310090628.0A Active CN103365730B (zh) 2012-03-27 2013-03-20 错误响应电路、半导体集成电路以及数据传输控制方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310090628.0A Active CN103365730B (zh) 2012-03-27 2013-03-20 错误响应电路、半导体集成电路以及数据传输控制方法

Country Status (3)

Country Link
US (2) US9213617B2 (zh)
JP (1) JP6015054B2 (zh)
CN (2) CN105930222B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9465766B1 (en) * 2013-10-29 2016-10-11 Xilinx, Inc. Isolation interface for master-slave communication protocols
KR101704787B1 (ko) * 2014-12-31 2017-02-22 주식회사 효성 제어기의 이중화 시스템
FR3117227B1 (fr) * 2020-12-07 2022-12-16 St Microelectronics Alps Sas Systeme sur puce et procédé de transaction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6311237B1 (en) * 1998-01-05 2001-10-30 Canon Kabushiki Kaisha System including single host buffer for transmit and receive data and reception buffer in interface device having stand-by area for use by host buffer when abnormal state is detected
CN101855624A (zh) * 2007-09-17 2010-10-06 苹果公司 用于减少功耗和总线活动的方法与装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805473A (en) * 1995-08-30 1998-09-08 International Business Machines Corporation PCMCIA voltage loss detection
JPH1078920A (ja) * 1996-09-03 1998-03-24 Mitsubishi Electric Corp マイクロコンピュータ
US6351829B1 (en) * 1998-10-28 2002-02-26 Honeywell Inc System and method for distinguishing a device failure from an inter-device communication failure
IES20010400A2 (en) * 2000-07-06 2002-02-06 Richmount Computers Ltd Data gathering device for a rack enclosure
JP2003158782A (ja) * 2001-11-21 2003-05-30 Fujitsu Ten Ltd 制御装置および電子制御システムでの自己診断方法
JP3665624B2 (ja) * 2002-01-25 2005-06-29 沖電気工業株式会社 マイクロコントローラ
US7007181B2 (en) * 2002-04-23 2006-02-28 Oki Electric Industry Co., Ltd. Microcontroller
KR100687659B1 (ko) 2005-12-22 2007-02-27 삼성전자주식회사 Ａｘｉ 프로토콜에 따른 락 오퍼레이션을 제어하는네트워크 인터페이스, 상기 네트워크 인터페이스가 포함된패킷 데이터 통신 온칩 인터커넥트 시스템, 및 상기네트워크 인터페이스의 동작 방법
US8935437B2 (en) * 2006-06-14 2015-01-13 Dell Products L.P. Peripheral component health monitoring apparatus
US7937602B2 (en) * 2007-04-02 2011-05-03 International Business Machines Corporation System and method for thresholding system power loss notifications in a data processing system based on current distribution network configuration
JP4400834B2 (ja) * 2007-06-20 2010-01-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報システムに発生したイベントのパターンを検出する技術
US20090006902A1 (en) * 2007-06-29 2009-01-01 International Business Machines Corporation Methods, systems, and computer program products for reporting fru failures in storage device enclosures
US7774649B2 (en) 2008-01-31 2010-08-10 Ncr Corporation Self-service terminal
FR2948785B1 (fr) * 2009-07-28 2011-08-26 St Ericsson Grenoble Sas Terminateur de transaction
TW201119173A (en) * 2009-11-19 2011-06-01 Zippy Tech Corp Method of using power supply to execute remote monitoring of an electronic system
JP5610566B2 (ja) * 2010-02-22 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置及びデータ処理システム
CN101788972B (zh) 2010-03-08 2012-07-11 威盛电子股份有限公司 一种数据传输的系统与方法
US8427958B2 (en) * 2010-04-30 2013-04-23 Brocade Communications Systems, Inc. Dynamic latency-based rerouting
JP5177181B2 (ja) * 2010-06-21 2013-04-03 コニカミノルタビジネステクノロジーズ株式会社 通信制御装置、通信制御方法およびプログラム
US8738971B2 (en) * 2011-12-07 2014-05-27 Arm Limited Limiting certain processing activities as error rate probability rises
US8930736B2 (en) * 2012-03-01 2015-01-06 Microsoft Corporation Inferred electrical power consumption of computing devices
US9015393B2 (en) * 2012-03-13 2015-04-21 Nokia Corporation Master-slave interface

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6311237B1 (en) * 1998-01-05 2001-10-30 Canon Kabushiki Kaisha System including single host buffer for transmit and receive data and reception buffer in interface device having stand-by area for use by host buffer when abnormal state is detected
CN101855624A (zh) * 2007-09-17 2010-10-06 苹果公司 用于减少功耗和总线活动的方法与装置

Also Published As

Publication number Publication date
JP6015054B2 (ja) 2016-10-26
CN105930222A (zh) 2016-09-07
US9898358B2 (en) 2018-02-20
US20160062814A1 (en) 2016-03-03
CN103365730B (zh) 2016-05-04
CN103365730A (zh) 2013-10-23
US9213617B2 (en) 2015-12-15
US20130262939A1 (en) 2013-10-03
JP2013205961A (ja) 2013-10-07

Similar Documents

Publication Publication Date Title
CN102231142B (zh) 一种带有仲裁器的多通道dma控制器
CN105573951B (zh) 一种针对数据流传输的ahb总线接口系统
US8826079B2 (en) Data processing apparatus and method for identifying debug events
US7380161B2 (en) Switching a defective signal line with a spare signal line without shutting down the computer system
CN105718408A (zh) 可热插拔的计算系统、计算机实施方法及系统
US6883102B2 (en) Apparatus and method for performing power management functions
US20170168964A1 (en) Hard drive disk indicator processing apparatus
CN106649021B (zh) PCIe从设备测试装置
CN105930222B (zh) 错误响应电路、半导体集成电路以及数据传输控制方法
CN115033444B (zh) 基于8051core在线调试电路控制装置
CN102636987B (zh) 双重化控制装置
WO2016184170A1 (zh) Smi接口器件的调试装置及方法、存储介质
US9342425B2 (en) Test apparatus and test module
CN102750254B (zh) 高速高带宽ahb总线到低速低带宽ahb总线的双向转换桥
CN109407574A (zh) 一种多总线可选择输出控制装置及其方法
CN105718396A (zh) 一种大数据主设备传输的i2c总线装置及其通讯方法
CN102708079B (zh) 应用于微控制器的控制数据传输的方法及系统
CN103095739A (zh) 机柜服务器系统及其节点通信方法
CN103003806B (zh) 一种配置pcie端口的方法、装置和设备
CN105068962A (zh) I2c控制器访问方法及系统
CN111176409B (zh) 一种通用可在线编程的功耗控制电路、系统与方法
CN117591378B (zh) 一种服务器的温度控制方法、系统、设备及存储介质
CN216956737U (zh) Oled屏体控制系统及装置
US20090307401A1 (en) Circuit and method for bridging multiple source ahb slaves to a target ahb slave
US8356195B2 (en) Architecture verifying apparatus, method for verifying architecture, and computer readable medium comprising computer program code for verifying architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant