JPH03217916A - 演算処理装置のクロック制御装置 - Google Patents
演算処理装置のクロック制御装置Info
- Publication number
- JPH03217916A JPH03217916A JP2011728A JP1172890A JPH03217916A JP H03217916 A JPH03217916 A JP H03217916A JP 2011728 A JP2011728 A JP 2011728A JP 1172890 A JP1172890 A JP 1172890A JP H03217916 A JPH03217916 A JP H03217916A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- arithmetic processing
- load
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 3
- 101150065817 ROM2 gene Proteins 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は，クロ／クで動作するマイクロコンビ二ータな
どの演算処理装置に係り、特にその演算処理装置の負荷
状態に応じて クロック周波数を適切に選択することにより，演算処理
装置の消費電力を最小にする演算処理装置のクロ／ク制
御装置に関する。
どの演算処理装置に係り、特にその演算処理装置の負荷
状態に応じて クロック周波数を適切に選択することにより，演算処理
装置の消費電力を最小にする演算処理装置のクロ／ク制
御装置に関する。
［従来の技術］
マイクロコンピュータなどの演算処理装置は、種々の信
号処理，制御処理などを行うために様々な産業分野で用
いられている。
号処理，制御処理などを行うために様々な産業分野で用
いられている。
このようなマイクロコンピュータを用いる電子機器（マ
イクロコンピュータ装置）の一般的な構成を第２図に示
す。
イクロコンピュータ装置）の一般的な構成を第２図に示
す。
同図において、マイクロコンビュータ装置は、演算制御
処理などを行うＣＰＵＩ，ＣＰＵＩで処理する処理プロ
グラムが格納されているＲＯＭ２、処理データなどを記
憶するＲＡＭ３、制御処理をするため外部とインタフェ
ースをとるためのＩ／Ｏポート４、そして、これらを相
互に接続するバス６を有している。さらに、ＣＰＵＩ，
ＲＯＭ２．ＲＡＭ３およびＩ／Ｏポート４を動作させる
ためのクロックを出力するクロック発生回路５か設けら
れている。
処理などを行うＣＰＵＩ，ＣＰＵＩで処理する処理プロ
グラムが格納されているＲＯＭ２、処理データなどを記
憶するＲＡＭ３、制御処理をするため外部とインタフェ
ースをとるためのＩ／Ｏポート４、そして、これらを相
互に接続するバス６を有している。さらに、ＣＰＵＩ，
ＲＯＭ２．ＲＡＭ３およびＩ／Ｏポート４を動作させる
ためのクロックを出力するクロック発生回路５か設けら
れている。
このクロック発生回路５は、固定周波数クロック発生回
路である。すなわち、固定周波数クロック発生回路５は
、マイクロコンピュータ装置で処理すべき最大の負荷に
対してＣＰＵＩなとか最大の性能を発揮するのに必要な
最大固定クロック周波数のクロックＣＬＫｏを常時出力
する。
路である。すなわち、固定周波数クロック発生回路５は
、マイクロコンピュータ装置で処理すべき最大の負荷に
対してＣＰＵＩなとか最大の性能を発揮するのに必要な
最大固定クロック周波数のクロックＣＬＫｏを常時出力
する。
クロックに応答してマイクロコンピュータ装置各部の回
路が動作するが、マイクロコンピュータ装置などの演算
処理装置の消費電力は、動作クロックの周波数の大きさ
に依存して消費電力も大きくなる。
路が動作するが、マイクロコンピュータ装置などの演算
処理装置の消費電力は、動作クロックの周波数の大きさ
に依存して消費電力も大きくなる。
上記例示のマイクロコンピュータ装置は、対象とする処
理゛の最大負荷時に対応可能なように設計されており、
固定クロック周波数発生回路５もその最大負荷時にマイ
クロコンピュータ装置が動作するような固定の最大周波
数のクロックを出力している。したがって、そのマイク
ロコンピュータ装置の電力消費は、常時、最大処理負荷
時に消費される電力となっている。
理゛の最大負荷時に対応可能なように設計されており、
固定クロック周波数発生回路５もその最大負荷時にマイ
クロコンピュータ装置が動作するような固定の最大周波
数のクロックを出力している。したがって、そのマイク
ロコンピュータ装置の電力消費は、常時、最大処理負荷
時に消費される電力となっている。
［発明が解決しようとする課題］
マイクロコンピュータの小型化とともに電力消費も、よ
り小さ《なるように要求されている。特に、ハソテリイ
でマイクロコンピュータを動作させようとする場合、バ
ノテリイ寿命の関係からこの要求か強い。
り小さ《なるように要求されている。特に、ハソテリイ
でマイクロコンピュータを動作させようとする場合、バ
ノテリイ寿命の関係からこの要求か強い。
しかしながら、上記したように、従来のマイクロコンピ
ュ゛一夕装置は固定クロック周波数発生回路５から、最
大周波数の固定クロックを供給されているから、常時、
最大の電力消費となっている。
ュ゛一夕装置は固定クロック周波数発生回路５から、最
大周波数の固定クロックを供給されているから、常時、
最大の電力消費となっている。
ところが、実際のマイクロコンピュータ装置の動作は、
常に最大負荷状態で動作している訳ではない。通常は、
最大負荷の数分の１程度の負荷で動作しているに−すぎ
ない場合が多い。したがって、上述した最大周波数の固
定クロックでマイクロコンピュータ装置を動作させてい
ると、電力の無駄が生じているという問題を抱えている
ことになる。
常に最大負荷状態で動作している訳ではない。通常は、
最大負荷の数分の１程度の負荷で動作しているに−すぎ
ない場合が多い。したがって、上述した最大周波数の固
定クロックでマイクロコンピュータ装置を動作させてい
ると、電力の無駄が生じているという問題を抱えている
ことになる。
この電力消費の無駄は、バッテリイの寿命を短くすると
いう問題をも惹起させている。
いう問題をも惹起させている。
したがって、本発明の目的は、負荷に応じてクロック周
波数を変えることによって、上記した従来技術の欠点を
解消して、演算処理装置の消費電力を低減することが可
能な演算処理装置のクロック制御装置を提供することに
ある。
波数を変えることによって、上記した従来技術の欠点を
解消して、演算処理装置の消費電力を低減することが可
能な演算処理装置のクロック制御装置を提供することに
ある。
１課題を解決するための手段］
上記課題を解決するため、本発明の演算処理装置のクロ
ック制御装置は、第１図にその原理ブロックを示すよう
に、マイクロコンピュータ装置などの演算処理装置１０
の処理負荷状態を判定し、演算処理装置がその負荷を処
理するために必要な大きさで、より低いクロック周波数
を決定する処理負荷判定・クロックレート決定手段２０
と、該処理負荷判定・クロックレート決定手段で決定さ
れたクロック周波数のクロックを発生させ、そのクロ／
クを演算処理装置に出力する可変周波数クロック発生手
段３０とを備えたものである。
ック制御装置は、第１図にその原理ブロックを示すよう
に、マイクロコンピュータ装置などの演算処理装置１０
の処理負荷状態を判定し、演算処理装置がその負荷を処
理するために必要な大きさで、より低いクロック周波数
を決定する処理負荷判定・クロックレート決定手段２０
と、該処理負荷判定・クロックレート決定手段で決定さ
れたクロック周波数のクロックを発生させ、そのクロ／
クを演算処理装置に出力する可変周波数クロック発生手
段３０とを備えたものである。
そして、可変周波数クロック発生手段３０で発生するク
ロックは、処理負荷判定・クロックレート決定手段から
のクロックレートが変化する場合、所定のクロック周波
数変化率の範囲で連続的に変化させるように構成されて
いることが好ましい。
ロックは、処理負荷判定・クロックレート決定手段から
のクロックレートが変化する場合、所定のクロック周波
数変化率の範囲で連続的に変化させるように構成されて
いることが好ましい。
［作用］
処理負荷判定・クロックレート決定手段２０は、演算処
理装置ｌＯの処理負荷状態を監視し、その時の負荷に対
応可能を動作クロック周波数を算出する。処理負荷判定
・クロックレート決定手段２０で決定されたクロックレ
ー｝ＣＬＫＲが可変周波数クロッ゛ク発生手段３０に与
えられると、可変周波数クロック発生手段３０はそのク
ロックレー｝ＣＬＫＲに応じた周波数の可変クロックＣ
ＬＫ、を発生させ、演算処理装置１０に出力する。演算
処理装置１０はこの可変クロックＣＬＫＶによって動作
する。
理装置ｌＯの処理負荷状態を監視し、その時の負荷に対
応可能を動作クロック周波数を算出する。処理負荷判定
・クロックレート決定手段２０で決定されたクロックレ
ー｝ＣＬＫＲが可変周波数クロッ゛ク発生手段３０に与
えられると、可変周波数クロック発生手段３０はそのク
ロックレー｝ＣＬＫＲに応じた周波数の可変クロックＣ
ＬＫ、を発生させ、演算処理装置１０に出力する。演算
処理装置１０はこの可変クロックＣＬＫＶによって動作
する。
この可変クロックＣＬＫＶは演算処理装置１０の負荷に
応じた周波数のクロックであるから、演算処理装置１０
の負荷状態が軽い場合は可変クロックＣＬＫｖの周波数
は低く、演算処理装置１０における電力消費は少なくな
る。
応じた周波数のクロックであるから、演算処理装置１０
の負荷状態が軽い場合は可変クロックＣＬＫｖの周波数
は低く、演算処理装置１０における電力消費は少なくな
る。
処理負荷が重《なると、可変クロックＣＬＫｖの周波数
も高くなるか、可変周波数クロック発生手段３０は最大
処理負荷に対応可能なクロックを発生可能なように構成
されている。
も高くなるか、可変周波数クロック発生手段３０は最大
処理負荷に対応可能なクロックを発生可能なように構成
されている。
可変周波数クロック発生手段３０は、処理負荷判定・ク
ロックレート決定手段２０からのクロックレー｝ＣＬＫ
Ｒを与えられた場合、急激にその周波数を、ｆ１からｆ
２、『２からｆ３に変化させるのではなく、第３図に示
したような所定のクロック周波数変化率ＣＫＣＨＲて連
続的に変化させる。これは、急激なクロック周波数の変
化は、演算処理装置１０を誤動作させる虞れが生じるか
らでそのような虞れをなくすために、連続的かつ定のク
ロック周波数変化率ＣＫＣＨＲの範囲でクロックを変化
させる。これにより、演算処理装置ＩＯの誤動作を防止
できる。
ロックレート決定手段２０からのクロックレー｝ＣＬＫ
Ｒを与えられた場合、急激にその周波数を、ｆ１からｆ
２、『２からｆ３に変化させるのではなく、第３図に示
したような所定のクロック周波数変化率ＣＫＣＨＲて連
続的に変化させる。これは、急激なクロック周波数の変
化は、演算処理装置１０を誤動作させる虞れが生じるか
らでそのような虞れをなくすために、連続的かつ定のク
ロック周波数変化率ＣＫＣＨＲの範囲でクロックを変化
させる。これにより、演算処理装置ＩＯの誤動作を防止
できる。
［実施例］
以下、本発明の実施例について第４図を参照して述へる
。
。
第４図は、従来例を示す第２図に対応したマイクロコン
ピュータを適用した演算処理装置の例を示す。第１図の
演算処理装置１０か、ＣＰＵＩ、ＲＯＭ２、ＲＡＭ３お
よびバス６に対応している。
ピュータを適用した演算処理装置の例を示す。第１図の
演算処理装置１０か、ＣＰＵＩ、ＲＯＭ２、ＲＡＭ３お
よびバス６に対応している。
なお、Ｉ／Ｏポート４を演算処理装置１０に含めてもよ
い。第１図の可変周波数クロック発生手段３０が、可変
周波数クロック発生回路７に対応している。第Ｉ図の処
理負荷判定・クロックレート決定手段２０は、演算処理
装置ＩＯのｃｐｕｔとＲＯＭ２とて実現されている。す
なわち、ＣＰＵ１は自分自゛身で自己の負荷状態を判断
して、その時のクロックレートＣＬＫＲを算出し、バス
６およひＩ／Ｏボート４を介して、可変周波数クロック
発生回路７にそのクロックレートＣＬＫＲを印加するよ
うに構成されている。
い。第１図の可変周波数クロック発生手段３０が、可変
周波数クロック発生回路７に対応している。第Ｉ図の処
理負荷判定・クロックレート決定手段２０は、演算処理
装置ＩＯのｃｐｕｔとＲＯＭ２とて実現されている。す
なわち、ＣＰＵ１は自分自゛身で自己の負荷状態を判断
して、その時のクロックレートＣＬＫＲを算出し、バス
６およひＩ／Ｏボート４を介して、可変周波数クロック
発生回路７にそのクロックレートＣＬＫＲを印加するよ
うに構成されている。
まず、ＣＰＵＩにおけるクロックレー｝ＣＬＫＲの算出
方法の１例を第５図を用いて述べる。
方法の１例を第５図を用いて述べる。
ＲＡＭ３内に所定時間、たとえば、１０秒でリセノ卜す
るカウンタ（図示せず）を構成しておく。
るカウンタ（図示せず）を構成しておく。
ＣＰＵＩ内の制御プログラムは制御処理する度にＲＡＭ
３のカウンタを更新する（ステップ５０２，５０３）。
３のカウンタを更新する（ステップ５０２，５０３）。
これにより、１０秒当たりの制御処理状況が判る。
ＣＰＵＩ内の負荷処理判断プログラムはこのカウンタの
値を予め定められたＲ Ａ Ｍ ３に記憶してある周波
数決定テーブルの値と比較して、その時のクロックレー
トｃＬＫＲを算出する（ステ・ノプ５０４）。
値を予め定められたＲ Ａ Ｍ ３に記憶してある周波
数決定テーブルの値と比較して、その時のクロックレー
トｃＬＫＲを算出する（ステ・ノプ５０４）。
そしてＣＰＵＩは、ＲＡＭ３内のカウンタをリセノトし
、次の負荷状態をｉｆｔｌ１定するのに備える（ステノ
プ５０５ ５０１．５０２）。
、次の負荷状態をｉｆｔｌ１定するのに備える（ステノ
プ５０５ ５０１．５０２）。
可変周波数クロック発生回路７は、可変周波数寸／レー
夕、たとえば、位相同期回路（ＰＬＬ）を内蔵した回路
で実現されており、１／０ボート４を介してｃｐｕｔか
らのクロックレートＣＬＫＲに応した周波数の可変クロ
ックＣＬＫＶを発生する。
夕、たとえば、位相同期回路（ＰＬＬ）を内蔵した回路
で実現されており、１／０ボート４を介してｃｐｕｔか
らのクロックレートＣＬＫＲに応した周波数の可変クロ
ックＣＬＫＶを発生する。
この場合、クロック周波数変化率ＣＫＣＨＲは、Ｐ Ｌ
Ｌの特性て規定しておく。
Ｌの特性て規定しておく。
以上により、可変周波数クロ・ノク発生回路７からは、
クロックレートＣＬＫＲに応じた周波数のクロックＣＬ
Ｋｖが演算処理装置１０に印加される。特に、クロ／ク
周波数の変化は、連続的且つ一定の変化率なので、クロ
ック周波数を変化させてもマイクロコンピュータ装置が
誤動作す．ることはない。
クロックレートＣＬＫＲに応じた周波数のクロックＣＬ
Ｋｖが演算処理装置１０に印加される。特に、クロ／ク
周波数の変化は、連続的且つ一定の変化率なので、クロ
ック周波数を変化させてもマイクロコンピュータ装置が
誤動作す．ることはない。
可変クロックＣＬＫｖの周波数は、演算処理装置ＩＯの
負荷状態に対応しているから、負荷が軽い場合は可変ク
ロックＣＬＫｖの周波数も低く、その電力消費も少なく
なる。
負荷状態に対応しているから、負荷が軽い場合は可変ク
ロックＣＬＫｖの周波数も低く、その電力消費も少なく
なる。
なお、制御内容はしばしば周期的に負荷が重くなるよう
になっていることがある。このような場合、上記負荷判
断プログラムは、その周期に合わせて、クロックレート
ＣＬＫＲを先取りして上げ、そのような負荷が重《なる
場合に事前に対応することができる。
になっていることがある。このような場合、上記負荷判
断プログラムは、その周期に合わせて、クロックレート
ＣＬＫＲを先取りして上げ、そのような負荷が重《なる
場合に事前に対応することができる。
処理負荷判定・クロックレート決定手段２０としては、
上記したもののほか、専用の回路、たとえば、カウンタ
回路を演算処理装置１０の外部に設けて実現することが
できる。この場合、制御動作の都度、ＣＰＩＪ１からＩ
／Ｏポート４を介して、制御動作信号パルスを外部に設
けた回路に出力する。カウンタ回路の所定時間当たりの
カウント値か上述したクロックレー｝ Ｃ’ Ｌ Ｋ
Ｒに対応する。
上記したもののほか、専用の回路、たとえば、カウンタ
回路を演算処理装置１０の外部に設けて実現することが
できる。この場合、制御動作の都度、ＣＰＩＪ１からＩ
／Ｏポート４を介して、制御動作信号パルスを外部に設
けた回路に出力する。カウンタ回路の所定時間当たりの
カウント値か上述したクロックレー｝ Ｃ’ Ｌ Ｋ
Ｒに対応する。
したがって、外部カウンタの値をＩ／Ｏボート４を介し
て入力することにより、負荷状態か判る。
て入力することにより、負荷状態か判る。
［発明の効果］
以上述へたように本発明によれば、演算処理装置の負荷
状態に応じた周波数のクロックを発生させ、そのクロッ
クで演算処理装置を動作させることにより、従来のよう
に負荷状態にかかわらずクロックの周波数を常に最大に
固定していたものに比して、演算処理装置の消費電力を
低減することができる。
状態に応じた周波数のクロックを発生させ、そのクロッ
クで演算処理装置を動作させることにより、従来のよう
に負荷状態にかかわらずクロックの周波数を常に最大に
固定していたものに比して、演算処理装置の消費電力を
低減することができる。
第１図は本発明の演算処理装置のクロック制御装置の原
理ブロノク図、第２図は従来の電子機器の一般的な構成
図、第３図は本発明に基つくクロックを変化させる特性
図、第４図は本発明の実施例の演算処理装置のクロック
制御装置と、このクロック制御装置が適用される演算処
理装置の構成を示す図、第５図は本実施例の負荷処理判
断のフ口−チャートである。 ７は可変周波数クロック発生回路、ＩＯは演算処理装置
、２０は処理負荷判定・クロックレート決定手段、３０
は可変周波数クロック発生手段である。 第１ 図 第２図 時間 本発明の’ｌｒｌｔ’ｌ可変形態を示す特性図第３図 坤 ｉ （ 第５図
理ブロノク図、第２図は従来の電子機器の一般的な構成
図、第３図は本発明に基つくクロックを変化させる特性
図、第４図は本発明の実施例の演算処理装置のクロック
制御装置と、このクロック制御装置が適用される演算処
理装置の構成を示す図、第５図は本実施例の負荷処理判
断のフ口−チャートである。 ７は可変周波数クロック発生回路、ＩＯは演算処理装置
、２０は処理負荷判定・クロックレート決定手段、３０
は可変周波数クロック発生手段である。 第１ 図 第２図 時間 本発明の’ｌｒｌｔ’ｌ可変形態を示す特性図第３図 坤 ｉ （ 第５図
Claims (2)
- （１）演算処理装置の処理負荷状態を判定し、演算処理
装置がその負荷を処理するために必要な大きさで、より
低いクロック周波数を決定する処理負荷判定・クロック
レート決定手段と、 該処理負荷判定・クロックレート決定手段で決定された
クロック周波数のクロックを発生させ、前記演算処理装
置に出力する可変周波数クロック発生手段と を備えた演算処理装置のクロック制御装置。 - （２）前記可変周波数クロック発生手段が所定のクロッ
ク周波数変化率の範囲で前記クロックを変化させるよう
に構成されている請求項１記載の演算処理装置のクロッ
ク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011728A JPH03217916A (ja) | 1990-01-23 | 1990-01-23 | 演算処理装置のクロック制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011728A JPH03217916A (ja) | 1990-01-23 | 1990-01-23 | 演算処理装置のクロック制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03217916A true JPH03217916A (ja) | 1991-09-25 |
Family
ID=11786095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011728A Pending JPH03217916A (ja) | 1990-01-23 | 1990-01-23 | 演算処理装置のクロック制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03217916A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995023370A1 (en) * | 1994-02-25 | 1995-08-31 | Motorola Gmbh | Method to control a computer having an adjustable clock generator and a microprocessor system |
| US6519706B1 (en) | 1998-10-12 | 2003-02-11 | Nec Corporation | DSP control apparatus and method for reducing power consumption |
| KR100951671B1 (ko) * | 2008-02-14 | 2010-04-07 | 사단법인 한국전자정보통신산업진흥회 | 멀티미디어 ｉｃ칩의 전력제어 장치 및 방법 |
-
1990
- 1990-01-23 JP JP2011728A patent/JPH03217916A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995023370A1 (en) * | 1994-02-25 | 1995-08-31 | Motorola Gmbh | Method to control a computer having an adjustable clock generator and a microprocessor system |
| US6519706B1 (en) | 1998-10-12 | 2003-02-11 | Nec Corporation | DSP control apparatus and method for reducing power consumption |
| KR100951671B1 (ko) * | 2008-02-14 | 2010-04-07 | 사단법인 한국전자정보통신산업진흥회 | 멀티미디어 ｉｃ칩의 전력제어 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41752E1 (en) | Bus clock controlling apparatus and method | |
| EP1723491B1 (en) | Dynamic clock control circuit and method | |
| JP3866781B2 (ja) | 消費電力を効率化した情報処理装置 | |
| US8726057B2 (en) | Power management of components having clock processing circuits | |
| US7822996B2 (en) | Method for implementing thermal management in a processor and/or apparatus and/or system employing the same | |
| JP2007128556A (ja) | Ｃｐｕの動作特性に応じてコンピュータの動作を制御する方法と装置 | |
| US6223297B1 (en) | Clock modifying method and information processing apparatus which gradually increase frequency of an external clock to be supplied to processing unit | |
| JPH0720968A (ja) | 電圧と周波数を動的に変更することによってコンピュータの消費電力を減少させる方法 | |
| JP2770760B2 (ja) | 電力分散マルチプロセッサ | |
| US7194646B1 (en) | Real-time thermal management for computers | |
| JP2009540450A (ja) | 負荷との間に電力消費のバランスをとる方法 | |
| JPH03217916A (ja) | 演算処理装置のクロック制御装置 | |
| KR20210134355A (ko) | 피크 전력 소비의 제어 방법 및 시스템 | |
| JP2006340438A (ja) | 電源装置、情報処理装置、および電源制御方法 | |
| JP3100241B2 (ja) | マイクロプロセッサの駆動制御装置 | |
| JP2835224B2 (ja) | クロック切り替え制御装置 | |
| GB2287555A (en) | An adjustable clock generator system. | |
| TWI777320B (zh) | 功耗校調方法與伺服器 | |
| JP2000039930A (ja) | 電子機器の低消費電力方式 | |
| JP4344194B2 (ja) | 消費電力を効率化した情報処理装置 | |
| JP2766170B2 (ja) | Ｃｐｕ稼働率に基づいた省電力方式 | |
| JPH09288527A (ja) | 消費電力低減回路 | |
| JPH0224712A (ja) | データ処理回路 | |
| JP3019931B2 (ja) | インバータ装置 | |
| JP2001135790A (ja) | 半導体装置用電源装置およびこれを用いた半導体集積装置 |