CN115580298A - 时钟切换方法、装置、电子设备和可读存储介质 - Google Patents

时钟切换方法、装置、电子设备和可读存储介质 Download PDF

Info

Publication number
CN115580298A
CN115580298A CN202110685669.9A CN202110685669A CN115580298A CN 115580298 A CN115580298 A CN 115580298A CN 202110685669 A CN202110685669 A CN 202110685669A CN 115580298 A CN115580298 A CN 115580298A
Authority
CN
China
Prior art keywords
reference clock
phase
clock
loop
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110685669.9A
Other languages
English (en)
Inventor
曹雯
庞瑞
赵艳艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN202110685669.9A priority Critical patent/CN115580298A/zh
Priority to KR1020237042322A priority patent/KR20240005080A/ko
Priority to EP22827096.3A priority patent/EP4350999A4/en
Priority to JP2023576167A priority patent/JP2024520849A/ja
Priority to US18/573,158 priority patent/US20240305305A1/en
Priority to PCT/CN2022/083325 priority patent/WO2022267591A1/zh
Publication of CN115580298A publication Critical patent/CN115580298A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本申请提出一种时钟切换方法、装置、电子设备和可读存储介质，该方法包括：在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字；在确定第一参考时钟处于无效状态的情况下，将平均控制字作为数字锁相环的频率控制字，确定补偿相位差；依据补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟；将第一参考时钟切换至更新后的第二参考时钟。通过使用平均控制字作为数字锁相环的频率控制字，能够减少参考时钟的抖动，保证获得的补偿相位差更准确；无需对该补偿相位差进行存储，节省芯片的存储资源；使用数字电路实现时钟的移相功能，保证更新后的第二参考时钟的准确性。

Description

时钟切换方法、装置、电子设备和可读存储介质
技术领域
本申请涉及通信技术领域，具体涉及一种时钟切换方法、装置、电子设备和可读存储介质。
背景技术
随着无线通信系统的发展，基带及射频设备的通道数越来越多，相应的对各通道的工作时钟也提出了更多的要求。为了有效地控制无线通信系统的功耗及性能，无线通信系统通常会根据不用的应用调整工作时钟。例如，无线通信系统经常在两个不同的时钟之间进行切换，以保证工作时钟的准确性。
但是，在不同时钟之间进行切换时，需要占用的芯片资源过多，易导致芯片资源的浪费；并且，现有技术中的采用模拟电路来实现对不同时钟之间的相位的补偿，不仅实现难度大，而且容易出现因相位补偿数据错误而导致工作时钟的错误。
发明内容
本申请提供一种时钟切换方法、装置、电子设备和可读存储介质。
本申请实施例提供一种时钟切换方法，方法包括：在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字；在确定第一参考时钟处于无效状态的情况下，将平均控制字作为数字锁相环的频率控制字，确定补偿相位差；依据补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟；将第一参考时钟切换至更新后的第二参考时钟。
本申请实施例提供一种时钟切换装置，包括：控制字确定模块，被配置为在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字；补偿相位确定模块，被配置为在确定第一参考时钟处于无效状态的情况下，将平均控制字作为数字锁相环的频率控制字，确定补偿相位差；相位补偿模块，被配置为依据补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟；切换模块，被配置为将第一参考时钟切换至更新后的第二参考时钟。
本申请实施例提供一种电子设备，包括：一个或多个处理器；存储器，其上存储有一个或多个程序，当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现本申请实施例中的任意一种时钟切换方法。
本申请实施例提供了一种可读存储介质，该可读存储介质存储有计算机程序，计算机程序被处理器执行时实现本申请实施例中的任意一种时钟切换方法。
根据本申请实施例的时钟切换方法、装置、电子设备和可读存储介质，通过在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字，可减少参考时钟在调整的过程中的频率周期的阻尼震荡，从而减少参考时钟的抖动；在确定第一参考时钟处于无效状态的情况下，将平均控制字作为数字锁相环的频率控制字，确定补偿相位差，可保证获得的补偿相位差更准确，并且，无需对该补偿相位差进行存储，节省芯片的存储资源；依据补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟，该更新后的第二参考时钟是时钟切换后的数字锁相环使用的参考时钟，使用数字电路实现时钟的移相功能，实现简单，并可保证更新后的第二参考时钟的准确性，使第一参考时钟可以无缝切换至更新后的第二参考时钟。
关于本申请的以上实施例和其他方面以及其实现方式，在附图说明、具体实施方式和权利要求中提供更多说明。
附图说明
图1示出本申请实施例中的现有的数字锁相环的组成结构示意图。
图2示出本申请一实施例中的时钟切换方法的流程示意图。
图3示出本申请又一实施例中的时钟切换方法的流程示意图。
图4示出本申请实施例中的时钟切换装置的组成结构示意图。
图5示出本申请实施例中的无缝切换中的数字锁相环的组成结构示意图。
图6示出本申请实施例中的无缝切换中的数字锁相环的相位检测模块的组成结构示意图。
图7示出本申请实施例中的无缝切换中的控制模块的状态迁移示意图。
图8示出本申请实施例中的同频参考时钟之间的无缝切换的效果图。
图9示出本申请实施例中的倍频参考时钟之间的无缝切换的效果图。
图10示出能够实现根据本发明实施例的时钟切换方法和装置的计算设备的示例性硬件架构的结构图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
为保证通信系统的可靠性，防止由于参考时钟的失效或频率飘移而导致通信系统的性能下降，通信系统中需要使用两个或两个以上的参考时钟作为备选时钟。通信系统可根据实际需要，以及各个备选的参考时钟的优先等级及其可靠性，进行参考时钟之间的时钟切换，以保证通信系统中的业务链路的误码率在预设范围内。此外，在电信网络中，通信系统的定时，以及以太网的同步的应用场景中，都要求时钟发生器的输出时钟，可以高精度的跟踪输入参考时钟。
因此，时钟生成芯片需要具备自动选择合适的输入参考时钟的功能，以使通信系统中的主备工作时钟尽可能地进行平滑切换，以避免因时钟的切换而导致的工作时钟的瞬态跳变。同时，时钟生成芯片还需要满足各种工作模式下的时钟抖动的要求。
图1示出本申请实施例中的现有的数字锁相环的组成结构示意图。如图1所示，该数字锁相环，包括如下模块：第一相位检测模块101、第二相位检测模块102、相位误差计算模块103、相移模块104、环路滤波器105、控制字产生模块106、数控振荡器107和多模分频器108。
其中，第一相位检测模块101用于测量参考时钟fref的第一相位，第二相位检测模块102用于测量反馈时钟ffb的第二相位，然后将第一相位和第二相位输入到相位误差计算模块103中，以确定参考时钟fref和反馈时钟ffb的相位差。然后，通过闭环的反馈机制，使反馈时钟ffb的第二相位与参考时钟fref的第一相位对齐。再使用控制字产生模块106控制数控振荡器107，以使该数字锁相环的输入时钟与输出时钟之间的相位保持在跟踪锁定状态。相移模块104用于调节反馈时钟和参考时钟之间的相位差，以使数控振荡器107输出的时钟相位可调。
采用图1所示的数字锁相环，要求每个参考时钟都有一个相位测量模块，并且，还需要使用存储模块对测量获得的第一相位或第二相位进行存储，以及需要使用中央处理器(Central Processing Unit，CPU)对第一相位与第二相位之间的相位差值进行计算，导致芯片资源的浪费；此外，还要求每个参考时钟都有移相模块104，若采用模拟电路(例如，使用模拟锁相环(Analog Phase Lock Loop，APLL))来实现该相移模块104的功能，不仅实现难度大，而且容易出现因相位补偿数据错误而导致工作时钟的错误。
图2示出本申请一实施例中的时钟切换方法的流程示意图。该时钟切换方法可应用于时钟切换装置，该时钟切换装置可以设置于无缝切换的数字锁相环中。如图2所示，本申请实施例中的时钟切换方法可以包括以下步骤。
步骤S201，在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字。
其中，频率调谐字(Frequency Tuning Word，FTW)是用于调节一个振荡电路的频率，使其与另一个正在发生振荡的振荡电路发生谐振的控制字。参考时钟在调整的过程中，参考时钟对应的频率会发生阻尼震荡，通过长期统计获得的平均控制字，能够减少该阻尼震荡的发生。
需要说明的是，平均控制字的稳定性与预设时长成正比，例如，若预设时长(例如，200ns，或300ns等)越长，则平均控制字的稳定性越好。
在一些具体实现中，依据预设时长和获取到的实际的频率调谐字，确定平均控制字，包括：获取预设时长范围内的多个实际的频率调谐字；依据预设时长对多个实际的频率调谐字进行长时平均操作，获得平均控制字。
其中，每个时刻都可以对应一个实际的频率调谐字，通过将多个实际的频率调谐字进行长时平均操作(例如，对多个实际的频率调谐字进行加和求平均)，从而获得平均控制字，能保证平均控制字的准确性和稳定性。
步骤S202，在确定第一参考时钟处于无效状态的情况下，将平均控制字作为数字锁相环的频率控制字，确定补偿相位差。
其中，数字锁相环的输入信号是经模拟器件(例如，时间数字转换器)转换后的数字信号。而数字锁相环的输出信号可以是周期性脉冲序列，该周期性脉冲序列的周期可调且受数字滤波器的输出信号的控制。
通过将平均控制字作为数字锁相环的频率控制字，能够减少参考时钟在调整的过程中的频率周期的阻尼震荡，从而减少输出时钟的抖动，并且，基于该平均控制字所获得的补偿相位差能够更准确。
步骤S203，依据补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟。
其中，相位补偿是基于第二参考时钟，使用补偿相位差对该第二参考时钟的相位进行增加或减少的操作，以使获得的更新后的第二参考时钟更准确。
需要说明的是，因第二参考时钟与第一参考时钟之间存在相位差，为了使第二参考时钟更准确，需要根据补偿相位差对第二参数时钟进行相位补偿，以使更新后的第二参数时钟与第一参考时钟的相位对齐。
步骤S204，将第一参考时钟切换至更新后的第二参考时钟。
因第一参考时钟已处于无效状态，无法再将其作为工作时钟，通过上述步骤的操作，将第一参考时钟无缝切换至更新后的第二参考时钟，以使更新后的第二参考时钟能够接替第一参考时钟，作为工作时钟，保证通信系统的工作时钟的稳定性。
在本实施例中，通过在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字，可减少参考时钟在调整的过程中的频率周期的阻尼震荡，从而减少参考时钟的抖动；在确定第一参考时钟处于无效状态的情况下，将平均控制字作为数字锁相环的频率控制字，确定补偿相位差，可保证获得的补偿相位差更准确，并且，无需对该补偿相位差进行存储，节省芯片的存储资源；依据补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟，该更新后的第二参考时钟是时钟切换后的数字锁相环使用的参考时钟，使用数字电路实现时钟的移相功能，实现简单，并可保证更新后的第二参考时钟的准确性，使第一参考时钟可以无缝切换至更新后的第二参考时钟。
图3示出本申请又一实施例中的时钟切换方法的流程示意图。该时钟切换方法可应用于时钟切换装置，该时钟切换装置可以设置于无缝切换的数字锁相环中。如图3所示，本申请实施例中的时钟切换方法可以包括以下步骤。
步骤S301，在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字。
本实施例中的步骤S301与上一实施例中的步骤S201相同，在此不再赘述。
步骤S302，在确定第一参考时钟处于无效状态的情况下，将数字锁相环设置为开环状态。
需要说明的是，在确定第一参考时钟处于无效状态的情况下，数字锁相环输出的时钟是错误的，为了避免通信系统因使用错误的工作时钟而导致的通信混乱，需要将数字锁相环设置为开环状态，以使第一参考时钟能够暂时停止工作状态，同时停止平均控制字的计算，执行步骤S303，以保证数字振荡器的输出频率是稳定的。
步骤S303，将平均控制字作为数字锁相环的频率控制字。
其中，数字锁相环的频率控制字用于控制数字锁相环，使该数字锁相环能够输出不同的时钟频率。
采用平均控制字作为数字锁相环的频率控制字，能够使不同的参考时钟同步至同一个起点上，方便对各个参考时钟的频率进行进一步的计算，减少参考时钟在调整的过程中的频率周期的阻尼震荡，从而减少输出时钟的抖动。
步骤S304，依据第二参考时钟的频率和第一参考时钟的频率之间的关系，确定切换分频比。
其中，第二参考时钟的频率和第一参考时钟的频率可以相同，也可以不同(例如，第二参考时钟的频率是第一参考时钟的频率的整数倍等)，在期望输出频率不变的情况下，切换分频比与参考时钟的频率成反比，使时钟的调整更容易实现，同时，减少功率损耗。
步骤S305，依据切换分频比和第二参考时钟，对数字锁相环进行开环测量，获得补偿相位差。
其中，第二参考时钟是新接入的参考时钟，但是由于第二参考时钟与第一参考时钟之间有差距(例如，两个时钟之间存在相位差或两个时钟的频率不同等)，需要依据切换分频比和第二参考时钟，对数字锁相环进行开环测量，以获得补偿相位差，该补偿相位差用于对第二参考时钟进行补偿，以使补偿后的第二参考时钟更适应于通信系统。
步骤S306，依据补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟。
步骤S307，将第一参考时钟切换至更新后的第二参考时钟。
需要说明的是，本实施例中的步骤S306～步骤S307，与上一实施例中的步骤S203～步骤S204相同，在此不再赘述。
在本实施例中，通过在确定第一参考时钟处于无效状态的情况下，将数字锁相环设置为开环状态，以使第一参考时钟能够暂时停止工作状态，避免通信系统因使用错误的工作时钟而导致的通信混乱；将平均控制字作为数字锁相环的频率控制字，减少参考时钟在调整的过程中的频率周期的阻尼震荡，从而减少参考时钟的抖动；依据第二参考时钟的频率和第一参考时钟的频率之间的关系，确定切换分频比，使时钟的调整更容易实现，减少功率损耗；依据切换分频比和第二参考时钟，对数字锁相环进行开环测量，获得补偿相位差，并使用该补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟，保证更新后的第二参考时钟的准确性使第一参考时钟可以无缝切换至更新后的第二参考时钟。
在一些具体实现中，依据切换分频比和第二参考时钟，对数字锁相环进行开环测量，获得补偿相位差，包括：依据切换分频比对第二参考时钟进行分频，获得待切换环路的反馈时钟；对第二参考时钟和待切换环路的反馈时钟进行相位同步并处理，获得参考相位差；获取第一参考时钟对应的环路相位误差，其中，第一参考时钟对应的环路相位误差是第一参考时钟与时钟切换前的数字锁相环对应的反馈时钟之间的相位差；依据环路相位误差和参考相位差，确定补偿相位差。
其中，待切换环路的反馈时钟是在第二参考时钟接入数字锁相环后，确定的环路中的反馈时钟。
通过对第二参考时钟和待切换环路的反馈时钟进行相位同步并计算第二参考时钟和待切换环路的反馈时钟的差值，能够获得参考相位差。该参考相位差能够反映第二参考时钟对于数字锁相环中的相位的影响程度；而第一参考时钟对应的环路相位误差是第一参考时钟与时钟切换前的数字锁相环对应的反馈时钟之间的相位差，能够反映第一参考时钟对于数字锁相环中的相位的影响程度，通过环路相位误差和参考相位差，可综合确定第一参考时钟与第二参考时钟之间的差异，即若将第一参考时钟切换至第二参考时钟，需要补偿多少差异值(例如，补偿相位差)，才能够保证从第一参考时钟可以无缝切换至补偿后的参考时钟上，并能避免输出时钟的抖动，降低对通信系统的影响程度。
在一些具体实现中，依据环路相位误差和参考相位差，确定补偿相位差，包括：在确定参考相位差稳定的情况下，对参考相位差和环路相位误差做差值运算，获得补偿相位差。
需要说明的是，参考相位差的计算需要一段时间的稳定，才能使稳定后的参考相位差准确的反映第二参考时钟对于数字锁相环中的相位的影响程度，保证参考相位差和环路相位误差的差值的准确性，从而保证补偿相位差的准确性。
在一些具体实现中，依据第二参考时钟的频率和第一参考时钟之间的关系，确定切换分频比，包括：在确定第一参考时钟对应的频率和第二参考时钟对应的频率相同的情况下，依据第二参考时钟对应的频率，确定切换分频比；在确定第一参考时钟对应的频率和第二参考时钟对应的频率成倍数关系的情况下，获取第一参考时钟对应的频率和第二参考时钟对应的频率的倍数，并依据倍数和第二参考时钟对应的频率，确定切换分频比。
其中，确定第一参考时钟对应的频率和第二参考时钟对应的频率相同的情况下，可根据实际测试需要以及第二参考时钟对应的频率，确定切换分频比。例如，若第二参考时钟对应的频率为10MHz，而在仿真过程中，为了使数字锁相环的输出时钟的频率锁定在8.0125GHz，可以将切换分频比设置为8.0125GHz/10MHz＝801.25，即设置整数分频比为801，小数分频比为0.25，以保证仿真的效果更符合实际要求。
在确定第一参考时钟对应的频率和第二参考时钟对应的频率成倍数关系的情况下，例如，第一参考时钟的频率为10MHz，第二参考时钟fref2为20MHz，由于第二参考时钟的频率是第一参考时钟的频率的2倍，因此，为了使数字锁相环的输出时钟的频率锁定在8.0125GHz，可将本次的切换分频比设置为8.0125GHz/20MHz＝400.625，即设置整数分频比为400，小数分频比为0.625，以保证仿真的效果更符合实际要求。
在一些具体实现中，依据补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟之前，还包括：获取系统时钟；依据第二参考时钟的上升沿和系统时钟，确定第二参考时钟对应的相位。
其中，系统时钟是由另一个模拟锁相环提供的高精度的高频输出时钟。
例如，获取第二参考时钟的某个上升沿对应的相位值，然后对系统时钟进行解复位(例如，对系统时钟进行清零操作等)，获得系统时钟解复位之后的起点相位值，然后计算第二参考时钟的某个上升沿对应的相位值与系统时钟解复位之后的起点相位值的差值，可准确获得第二参考时钟相对于系统时钟的相位，即第二参考时钟对应的相位值。
通过依据第二参考时钟的上升沿和系统时钟，能够保证获得的第二参考时钟对应的相位值得准确性，避免不同参考时钟的相位之间的差异性。
在一些具体实现中，依据补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟，包括：对第二参考时钟对应的相位和补偿相位差进行差值运算，确定更新后的第二参考时钟。
通过对第二参考时钟对应的相位和补偿相位差进行差值运算，能够获知第二参考时钟具体需要调整的相位差，以使获得的更新后的第二参考时钟更准确，更适用于通信系统。
在一些具体实现中，在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字之前，还包括：对第一参考时钟进行检测，获得检测结果，检测结果包括第一参考时钟的周期；依据第一参考时钟的周期和预设周期阈值，确定第一参考时钟的状态，第一参考时钟的状态包括有效状态或无效状态。
其中，检测是根据系统时钟进行的检测，该系统时钟的频率高于参考时钟的频率(例如，系统时钟的频率是参考时钟的10倍等)，在一个或多个参考时钟周期内，对基准时钟进行计数，如果计数值在预先设置的阈值(例如，预设周期阈值)范围内，认为该参考时钟处于有效状态；否则，认为该参考时钟处于无效状态。其中的预设周期阈值可以是一个计数范围，例如，由1开始计数，计数至10等。
通过对第一参考时钟的周期的检测，能够对第一参考时钟的状态进行判断，保证第一参考时钟出现问题时，能够及时进行处理(例如，进行时钟的切换等)，以保证通信系统的工作时钟的有效性。
在一些具体实现中，依据第一参考时钟的周期和预设周期阈值，确定第一参考时钟的状态之后，还包括：在确定第一参考时钟处于有效状态的情况下，检测第一参考时钟是否处于锁定状态。
其中，第一参考时钟处于有效状态时，还需要检测第一参考时钟是否处于锁定状态，在确定第一参考时钟处于锁定状态的情况下，说明该第一参考时钟是作为通信系统的工作时钟来使用的；在确定第一参考时钟处于非锁定状态的情况下，说明该第一参考时钟还没有被用作通信系统的工作时钟。
通过进一步地对第一参考时钟进行检测，判断该第一参考时钟是否处于锁定状态，以确定第一参考时钟是否被用作通信系统的工作时钟，从而确定第一参考时钟当前的状态，方便后续对第一参考时钟进行处理。
在一些具体实现中，检测第一参考时钟是否处于锁定状态，包括：对第一参考时钟和时钟切换前的数字锁相环对应的反馈时钟进行相位同步并处理，获得第一参考时钟对应的环路相位误差；获取第一参考时钟对应的环路相位误差的跳变速度；在确定环路相位误差的跳变速度在预设速度阈值的范围内的情况下，确定第一参考时钟处于锁定状态；否则，确定第一参考时钟处于非锁定状态。
其中，环路相位误差的跳变速度能够反映环路中的震荡情况。在确定环路中的震荡趋于稳定的情况下，即环路相位误差的跳变速度在预设速度阈值(例如，每个时钟周期的跳变大小，例如每个时钟周期跳变0.001度等)的范围内的情况下，可以确定第一参考时钟处于锁定状态。
通过检测环路相位误差的跳变速度是否在预设速度阈值的范围内，反映反映环路中的震荡情况，从而确定第一参考时钟是否处于锁定状态，方便对第一参考时钟进行进一步地处理。
在一些具体实现中，将第一参考时钟切换至更新后的第二参考时钟之后，还包括：将数字锁相环设置为闭环状态；采用实际的频率调谐字作为数字锁相环的频率控制字。
其中，将第一参考时钟切换至更新后的第二参考时钟之后，还需要将数字锁相环设置为闭环状态，以使更新后的第二参考时钟作为通信系统的工作时钟进行输出，保证通信系统的正常工作。而采用实际的频率调谐字作为数字锁相环的频率控制字，方便下一次循环时，对当前的更新后的第二参考时钟的处理，使数字锁相环能够循环工作，可自动对通信系统的工作时钟进行检测和切换，保证通信系统的工作时钟的有效性，从而提升通信系统的工作效率。
在一些具体实现中，在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字之前，还包括：获取多个参考时钟及其优先级；依据各个参考时钟的优先级，对多个参考时钟进行筛选，获得第一参考时钟，第一参考时钟的优先级高于其他参考时钟。
其中，数字锁相环可以同时获取多个参考时钟，但并非对每个参考时钟都进行处理，需要通过各个参考时钟的优先级，对多个参考时钟进行排序，选取优先级最高的那个参考时钟作为第一参考时钟，能够保证优先级最高的参考时钟被优先处理，保证参考时钟的有效性。
下面结合附图，详细介绍根据本发明实施例的时钟切换装置。图4示出本申请实施例中的时钟切换装置的组成结构示意图。如图4所示，该时钟切换装置可以包括如下模块。
控制字确定模块401，被配置为在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字；补偿相位确定模块402，被配置为在确定第一参考时钟处于无效状态的情况下，将平均控制字作为数字锁相环的频率控制字，确定补偿相位差；相位补偿模块403，被配置为依据补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟；切换模块404，被配置为将第一参考时钟切换至更新后的第二参考时钟。
在本实施例中，通过控制字确定模块在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字，可减少参考时钟在调整的过程中的频率周期的阻尼震荡，从而减少参考时钟的抖动；使用补偿相位确定模块在确定第一参考时钟处于无效状态的情况下，将平均控制字作为数字锁相环的频率控制字，确定补偿相位差，可保证获得的补偿相位差更准确，并且，无需对该补偿相位差进行存储，节省芯片的存储资源；使用相位补偿模块依据补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟，该更新后的第二参考时钟是时钟切换后的数字锁相环使用的参考时钟，使用数字电路实现时钟的移相功能，实现简单，并可保证更新后的第二参考时钟的准确性，使第一参考时钟可以无缝切换至更新后的第二参考时钟。
图5示出本申请实施例中的无缝切换中的数字锁相环的组成结构示意图。如图5所示，无缝切换中的数字锁相环包括如下模块：
参考切换模块501、第一相位检测模块502、第二相位检测模块503、相位误差(PHase Error，PHE)计算模块504、相位补偿模块505、无限冲激响应(Infinite ImpulseRespons，IIR)滤波器506、环路开关507、比例积分(proportional-Integral，PI)滤波器508、第一控制字选择模块509、长时平均计算单元510、控制模块511、锁定检测模块512、第二控制字选择模块513、数控振荡器514和多模分频器515。
其中，参考切换模块501，用于从输入的两个或多个参考时钟中选择一个输入到第一相位检测模块502，并获取来自控制模块511的控制信号。
第一相位检测模块502，用于测量第一参考时钟fref1相对于系统时钟fs的第一输出相位；第二相位检测模块503，用于测量反馈时钟ffb相对于系统时钟fs的第二输出相位。
其中，系统时钟可以是外部获取到的基准时钟，例如，通过另一个模拟锁相环提供的高精度的高频输出时钟，以使用该高频输出时钟作为基准时钟。
图6示出本申请实施例中的无缝切换中的数字锁相环的相位检测模块的组成结构示意图。如图6所示，第一相位检测模块502或第二相位检测模块503均可以包括：时间数字转换器601和数字解码模块602。
其中，时间数字转换器601，用于对输入的参考时钟或系统时钟进行时间到数字的转换，即将输入的时间信息转换为数字信息。数字解码模块602，用于对时间数字转换器601输出的数字信息进行解码操作。
例如，数字解码模块602对时间数字转换器601输出的与系统时钟对应的数字信息进行计数，并计数每个参考时钟的上升沿，相对于系统时钟进行解复位之后的起点的相位。数字解码模块602，还可以用于计算每个反馈时钟的上升沿，相对于系统时钟进行解复位之后的起点的相位。其中，解复位是对系统时钟进行清零操作，以避免不同时刻的系统时钟的混淆。
相位误差计算模块504，用于将第一相位检测模块502输出的第一参考时钟fref1相对于系统时钟fs的第一输出相位，和，第二相位检测模块503输出的反馈时钟相对于系统时钟fs的第二输出相位进行同步，并对第一输出相位和第二输出相位进行差值运算，获得第一参考时钟对应的环路相位误差。通过对第一输出相位和第二输出相位进行同步，能够保证计算获得的环路相位误差更准确。
在确定第一参考时钟fref1处于无效状态的情况下，此时的数字锁相环处于开环状态，第二相位检测模块503输入的反馈时钟是时钟切换前的数字锁相环对应的反馈时钟，第一参考时钟对应的环路相位误差是第一参考时钟fref1与时钟切换前的数字锁相环对应的反馈时钟之间的相位差。
需要说明的是，由于通过第一相位检测模块502输出的第一输出相位和第二相位检测模块503输出的第二输出相位均是相对于系统时钟fs计算的相位，故第一输出相位和第二输出相位的差值，即为第一参考时钟fref1与时钟切换前的数字锁相环对应的反馈时钟之间的相位差。
相位补偿模块505，用于在进行时钟的无缝切换时，对第二参考时钟fref2进行相位补偿。
例如，在切换到第二参考时钟fref2之后，通过多模分频器515，依据切换分频比对第二参考时钟fref2进行分频，获得待切换环路的反馈时钟；然后，将该待切换环路的反馈时钟输出至第二相位检测模块503，以使第二相位检测模块503对第二参考时钟fref2和待切换环路的反馈时钟进行相位同步并进行差值运算，即，获得参考相位差；再将该参考相位差与第一参考时钟对应的环路相位误差进行差值运算，获得补偿相位差，通过该补偿相位差可以对第二参考时钟fref2进行相位补偿，以保证获得的更新后的第二参考时钟更准确，使第一参考时钟fref1可以无缝切换至更新后的第二参考时钟。
环路开关507，用于在确定第一参考时钟fref1处于无效状态的情况下，断开环路；在确定第一参考时钟fref1处于锁定状态的情况下，或，切换至第二参考时钟fref2并且该第二参考时钟fref2处于锁定状态的情况下，闭合环路。
在确定环路开关507处于闭合的情况下，即在数字锁相环处于闭环状态的情况下，可通过IIR滤波器506和PI滤波器508进行级联，获得数字锁相环的环路滤波器。
其中，IIR滤波器506，用于对输入的相位差进行滤波。PI滤波器508，用于根据其参数配置，调整数字锁相环的环路带宽。
在确定环路开关507处于断开的情况下，即在数字锁相环处于开环状态的情况下，IIR滤波器506还可以复用为相位差的滤波器，但此时需要先清除IIR滤波器506中的历史数据，再使该IIR滤波器506重新开始工作，进而使通过IIR滤波器506输出的相位差更稳定。然后，将该IIR滤波器506输出的相位差输入至相位补偿模块505中，使相位补偿模块505计算获得的补偿相位差更准确。
第一控制字选择模块509，用于在确定第一参考时钟fref1处于无效状态的情况下，选择长时平均计算单元510输出的平均控制字，作为数字锁相环的实际控制字；在确定第一参考时钟fref1处于锁定状态的情况下，选择实际的频率调谐字作为数字锁相环的实际控制字。
长时平均计算单元510，用于在确定第一参考时钟fref1处于锁定状态的情况下，对获取到的实际的频率调谐字进行长时间的加和求平均操作，获得平均控制字。
例如，可以获取预设时长(例如，10秒或20秒等)范围内的多个实际的频率调谐字；然后依据预设时长对多个实际的频率调谐字进行长时间的加和求平均操作，获得平均控制字，该平均控制字的稳定性与预设时长成正比，即预设时长越长，则获得的平均控制字越稳定。该平均控制字可以作为第一参考时钟fref1处于失效状态到第二参考时钟fref2处于锁定状态之间的开环控制字，即数字锁相环处于切换等待状态下的开环控制字。
控制模块511，用于通过状态机，对参考时钟进行无缝切换时的状态进行控制，用以选择合适的参考时钟；控制模块511还用于对环路开关507进行控制，在确定第一参考时钟fref1处于无效状态的情况下，控制环路开关507断开环路；在确定第一参考时钟fref1处于锁定状态的情况下，或，切换至第二参考时钟fref2并且该第二参考时钟fref2处于锁定状态的情况下，控制环路开关507闭合环路。控制模块511还用于对第一控制字选择模块509进行控制，为数字锁相环选择合适的控制字。锁定检测模块512，用于获取第一参考时钟fref1对应的环路相位误差的跳变速度；并在确定该环路相位误差的跳变速度在预设速度阈值(例如，每个时钟周期的跳变大小，例如每个时钟周期跳变0.001度等)的范围内的情况下，确定第一参考时钟fref1处于锁定状态；否则，确定第一参考时钟fref1处于非锁定状态
多模分频器515，用于对输出时钟进行分频，获得反馈时钟。在确定第二参考时钟fref2是第一参考时钟fref1的整数倍的情况下，该多模分频器515的分频比需要进行相应的切换。
例如，获取第一参考时钟fref1对应的频率和第二参考时钟fref2对应的频率的倍数(例如，第二参考时钟fref2对应的频率是第一参考时钟fref1对应的频率的2倍时)，依据该倍数和第二参考时钟fref2对应的频率，确定多模分频器515的切换分频比。
锁定检测模块512，用于将第一参考时钟fref1是否处于锁定状态的标识，输出至控制模块511中的状态机，以方便控制模块511进行数字锁相环的状态迁移。
通过本实施例中的无缝切换的数字锁相环，能够在进行参考时钟之间的无缝切换时，在确定第一参考时钟处于锁定状态的情况下，通过在预设时长范围内对多个实际的频率调谐字进行长时平均操作，获得平均控制字，可减少参考时钟在调整的过程中的频率周期的阻尼震荡，稳定性好，从而减少参考时钟的抖动；在确定第一参考时钟处于无效状态的情况下，停止求平均操作，断开环路，将平均控制字作为数字锁相环的频率控制字，然后根据多模分频器515确定的分频比，对第二参考时钟进行分频，获得待切换环路的反馈时钟，进而根据该反馈时钟和第一参考时钟，计算获得补偿相位差，以使该补偿相位差更准确，并且，无需对该补偿相位差进行存储，节省芯片的存储资源，且不依赖于外部的CPU；依据补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟，该更新后的第二参考时钟是时钟切换后的数字锁相环使用的参考时钟，以使数字锁相环再次处于稳定状态。由于采用了全数字的数字锁相环来实现时钟的无缝切换，避免了对两个参考时钟的相位同时进行多次计算及存储等操作，实现简单，并可保证更新后的第二参考时钟的准确性，使第一参考时钟可以无缝切换至更新后的第二参考时钟。
图7示出本申请实施例中的无缝切换中的控制模块的状态迁移示意图。如图7所示，控制模块511的状态机包括如下状态：锁定等待状态701、参考锁定状态702、开环状态703、切换等待状态704和闭环状态705。
控制模块511首先会根据输入的多个参考时钟的优先等级，对多个参考时钟进行选择，以获得优先级最高的参考时钟(例如，第一参考时钟fref1)，然后将该第一参考时钟fref1输入到数字锁相环中，此时数字锁相环处于锁定等待状态701，即等待第一参考时钟的锁定。
在确定第一参考时钟fref1处于锁定状态的情况下，数字锁相环进入参考锁定状态702。此时，控制模块511会控制环路开关507处于闭合状态，并通过长时平均计算单元510对获取到的实际的频率调谐字进行长时间的加和求平均操作，获得平均控制字。
在确定第一参考时钟fref1处于无效状态的情况下，数字锁相环进入开环状态703。此时，控制模块511会控制环路开关507处于断开状态，并停止长时平均计算单元510的工作，同时，使能第一控制字选择模块509，使该第一控制字选择模块509选择长时平均计算单元510输出的平均控制字作为数字锁相环的控制字。
当数字锁相环进入开环状态703后，控制模块511会控制IIR滤波器506，以清除该IIR滤波器506的历史数据，并使数字锁相环进入切换等待状态704。在确定数字锁相环进入切换等待状态704的情况下，数字锁相环会等待一段预设时间(例如，可配置预设时间为500ns等)，以保证IIR滤波器506输出的第一参考时钟对应的环路相位误差更准确。然后，将IIR滤波器506输出的第一参考时钟对应的环路相位误差，输出至相位补偿模块505中，以使相位补偿模块505计算获得补偿相位差，并使用该补偿相位差对第二参考时钟fref2进行相位补偿，从而获得更新后的第二参考时钟。
控制模块511将数字锁相环的参考时钟由第一参考时钟切换至更新后的第二参考时钟，以使更新后的第二参考时钟处于锁定状态，从而进入使数字锁相环进入锁定状态705。
在确定第二参考时钟fref2处于锁定状态的情况下，需要再次清除IIR滤波器506中的历史数据，并控制环路开关507处于闭合状态，同时将数字锁相环的控制字切换为实际的频率调谐字，重新进入锁定等待状态701。
在本实施例中，通过控制模块的状态机控制数字锁相环处于不同的状态，以使数字锁相环的各个模块之间能够协同工作，保证获取到的补偿相位差更准确；并在确定第一参考时钟fref1处于无效状态的情况下，可以自动切换至更新后的第二参考时钟，使数字锁相环中的参考时钟再次进行锁定，保证参考时钟的稳定输出，且不依赖于外部的CPU。
图8示出本申请实施例中的同频参考时钟之间的无缝切换的效果图。基于图5所示的无缝切换的数字锁相环，其中，第一参考时钟fref1的频率为10MHz，第二参考时钟fref2的频率为10MHz，设定整数分频比为801，小数分频比为0.25，即将无缝切换的数字锁相环的输出时钟的频率锁定在801.25*10MHz＝8.0125GHz。
如图8所示，在确定无缝切换的数字锁相环的当前状态为锁定状态的情况下，数字锁相环输出的波形呈小幅震荡；使用平均控制字作为时钟切换过程中的数字锁相环的频率控制字，数字锁相环输出的波形基本稳定在8.0125G，没有出现小幅震荡的情况，在确定第一参考时钟fref1处于锁定状态的情况下，第一参考时钟fref1的相位差在0度附近波动，而切换至第二参考时钟fref2对应的更新后的第二参考时钟之后，进入切换等待状态，此时需要等待一段时间(例如，568ns等)，以保证IIR滤波器506输出的第一参考时钟fref1对应的环路相位误差更准确，从而获得更准确的补偿相位差，并使用该补偿相位差对第二参考时钟fref2进行相位补偿，获得更新后的第二参考时钟；在确定更新后的第二参考时钟处于锁定状态的情况下，此时，锁定之后的更新后的第二参考时钟与第一参考时钟fref1之间的相位差保持在180度。
在本实施例中，通过对同频的第一参考时钟和第二参考时钟进行切换，能够准确计算出补偿相位差，使第一参考时钟能够无缝切换至第二参考时钟上，减少参考时钟在调整的过程中的频率周期的阻尼震荡，从而减少参考时钟的抖动。
图9示出本申请实施例中的倍频参考时钟之间的无缝切换的效果图。基于图5所示的无缝切换的数字锁相环，其中，第一参考时钟fref1的频率为10MHz，第二参考时钟fref2的频率为20MHz，由于第二参考时钟fref2的频率是第一参考时钟fref1的2倍，因此，可基于预设的分频比801.25，设置本次的分频比为：801.25/2＝400.625，同样地，可将无缝切换的数字锁相环的输出时钟的频率锁定在400.625*20MHz＝8.0125GHz。
如图9所示，在确定无缝切换的数字锁相环的当前状态为锁定状态的情况下，数字锁相环输出的波形呈小幅震荡；使用平均控制字作为时钟切换过程中的数字锁相环的频率控制字，数字锁相环输出的波形基本稳定在8.0125G，没有出现小幅震荡的情况，在确定第一参考时钟fref1处于锁定状态的情况下，第一参考时钟fref1对应的环路相位差在1度附近波动，而切换至第二参考时钟fref2对应的更新后的第二参考时钟之后，第二参考时钟fref2对应的环路相位差在-1度附近波动，进入切换等待状态，此时需要等待一段时间(例如，8us等)，以保证IIR滤波器506输出的第一参考时钟fref1对应的环路相位误差更准确，从而获得更准确的补偿相位差(例如，2度)，并使用该补偿相位差对第二参考时钟fref2进行相位补偿，获得更新后的第二参考时钟；在确定更新后的第二参考时钟处于锁定状态的情况下，此时，锁定之后的更新后的第二参考时钟与第一参考时钟fref1之间的相位差保持在2度。
在本实施例中，通过对倍频的第一参考时钟和第二参考时钟进行切换，能够准确计算出补偿相位差，使第一参考时钟能够无缝切换至第二参考时钟上，减少参考时钟在调整的过程中的频率周期的阻尼震荡，从而减少参考时钟的抖动。
需要明确的是，本发明并不局限于上文实施例中所描述并在图中示出的特定配置和处理。为了描述的方便和简洁，这里省略了对已知方法的详细描述，并且上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
图10示出能够实现根据本发明实施例的时钟切换方法和装置的计算设备的示例性硬件架构的结构图。
如图10所示，计算设备1000包括输入设备1001、输入接口1002、中央处理器1003、存储器1004、输出接口1005、以及输出设备1006。其中，输入接口1002、中央处理器1003、存储器1004、以及输出接口1005通过总线1007相互连接，输入设备1001和输出设备1006分别通过输入接口1002和输出接口1005与总线1007连接，进而与计算设备1000的其他组件连接。
具体地，输入设备1001接收来自外部的输入信息，并通过输入接口1002将输入信息传送到中央处理器1003；中央处理器1003基于存储器1004中存储的计算机可执行指令对输入信息进行处理以生成输出信息，将输出信息临时或者永久地存储在存储器1004中，然后通过输出接口1005将输出信息传送到输出设备1006；输出设备1006将输出信息输出到计算设备1000的外部供用户使用。
在一个实施例中，图10所示的计算设备可以被实现为一种电子设备，该电子设备可以包括：存储器，被配置为存储程序；处理器，被配置为运行存储器中存储的程序，以执行上述实施例描述的时钟切换方法。
在一个实施例中，图10所示的计算设备可以被实现为一种时钟切换系统，该时钟切换系统可以包括：存储器，被配置为存储程序；处理器，被配置为运行存储器中存储的程序，以执行上述实施例描述的时钟切换方法。
以上所述，仅为本申请的示例性实施例而已，并非用于限定本申请的保护范围。一般来说，本申请的多种实施例可以在硬件或专用电路、软件、逻辑或其任何组合中实现。例如，一些方面可以被实现在硬件中，而其它方面可以被实现在可以被控制器、微处理器或其它计算装置执行的固件或软件中，尽管本申请不限于此。
本申请的实施例可以通过移动装置的数据处理器执行计算机程序指令来实现，例如在处理器实体中，或者通过硬件，或者通过软件和硬件的组合。计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码。
本申请附图中的任何逻辑流程的框图可以表示程序步骤，或者可以表示相互连接的逻辑电路、模块和功能，或者可以表示程序步骤与逻辑电路、模块和功能的组合。计算机程序可以存储在存储器上。存储器可以具有任何适合于本地技术环境的类型并且可以使用任何适合的数据存储技术实现，例如但不限于只读存储器(ROM)、随机访问存储器(RAM)、光存储器装置和系统(数码多功能光碟DVD或CD光盘)等。计算机可读介质可以包括非瞬时性存储介质。数据处理器可以是任何适合于本地技术环境的类型，例如但不限于通用计算机、专用计算机、微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑器件(FGPA)以及基于多核处理器架构的处理器。
通过示范性和非限制性的示例，上文已提供了对本申请的示范实施例的详细描述。但结合附图和权利要求来考虑，对以上实施例的多种修改和调整对本领域技术人员来说是显而易见的，但不偏离本发明的范围。因此，本发明的恰当范围将根据权利要求确定。

Claims (16)

1.一种时钟切换方法，其特征在于，所述方法包括：
在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字；
在确定所述第一参考时钟处于无效状态的情况下，将所述平均控制字作为数字锁相环的频率控制字，确定补偿相位差；
依据所述补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟；
将所述第一参考时钟切换至所述更新后的第二参考时钟。
2.根据权利要求1所述的方法，其特征在于，所述依据预设时长和获取到的实际的频率调谐字，确定平均控制字，包括：
获取预设时长范围内的多个所述实际的频率调谐字；
依据所述预设时长对多个所述实际的频率调谐字进行长时平均操作，获得所述平均控制字，所述平均控制字的稳定性与所述预设时长成正比。
3.根据权利要求1所述的方法，其特征在于，所述在确定所述第一参考时钟处于无效状态的情况下，将所述平均控制字作为数字锁相环的频率控制字，确定补偿相位差，包括：
在确定所述第一参考时钟处于无效状态的情况下，将所述数字锁相环设置为开环状态；
将所述平均控制字作为所述数字锁相环的频率控制字；
依据所述第二参考时钟的频率和所述第一参考时钟的频率之间的关系，确定切换分频比；
依据所述切换分频比和所述第二参考时钟，对所述数字锁相环进行开环测量，获得所述补偿相位差。
4.根据权利要求3所述的方法，其特征在于，所述依据所述切换分频比和所述第二参考时钟，对所述数字锁相环进行开环测量，获得所述补偿相位差，包括：
依据所述切换分频比对所述第二参考时钟进行分频，获得待切换环路的反馈时钟；
对所述第二参考时钟和所述待切换环路的反馈时钟进行相位同步并处理，获得参考相位差；
获取所述第一参考时钟对应的环路相位误差，其中，所述第一参考时钟对应的环路相位误差是所述第一参考时钟与时钟切换前的数字锁相环对应的反馈时钟之间的相位差；
依据所述环路相位误差和所述参考相位差，确定所述补偿相位差。
5.根据权利要求4所述的方法，其特征在于，所述依据所述环路相位误差和所述参考相位差，确定所述补偿相位差，包括：
在确定所述参考相位差稳定的情况下，对所述参考相位差和所述环路相位误差做差值运算，获得所述补偿相位差。
6.根据权利要求3所述的方法，其特征在于，所述依据所述第二参考时钟的频率和所述第一参考时钟之间的关系，确定切换分频比，包括：
在确定所述第一参考时钟对应的频率和所述第二参考时钟对应的频率相同的情况下，依据所述第二参考时钟对应的频率，确定所述切换分频比；
在确定所述第一参考时钟对应的频率和所述第二参考时钟对应的频率成倍数关系的情况下，获取所述第一参考时钟对应的频率和所述第二参考时钟对应的频率的倍数，并依据所述倍数和所述第二参考时钟对应的频率，确定所述切换分频比。
7.根据权利要求1所述的方法，其特征在于，所述依据所述补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟之前，还包括：
获取系统时钟；
依据所述第二参考时钟的上升沿和所述系统时钟，确定所述第二参考时钟对应的相位。
8.根据权利要求7所述的方法，其特征在于，所述依据所述补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟，包括：
对所述第二参考时钟对应的相位和所述补偿相位差进行差值运算，确定所述更新后的第二参考时钟。
9.根据权利要求1所述的方法，其特征在于，所述在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字之前，还包括：
对所述第一参考时钟进行检测，获得检测结果，所述检测结果包括所述第一参考时钟的周期；
依据所述第一参考时钟的周期和预设周期阈值，确定所述第一参考时钟的状态，所述第一参考时钟的状态包括有效状态或无效状态。
10.根据权利要求9所述的方法，其特征在于，所述依据所述第一参考时钟的周期和预设周期阈值，确定所述第一参考时钟的状态之后，还包括：
在确定所述第一参考时钟处于所述有效状态的情况下，检测所述第一参考时钟是否处于锁定状态。
11.根据权利要求10所述的方法，其特征在于，所述检测所述第一参考时钟是否处于锁定状态，包括：
对所述第一参考时钟和时钟切换前的数字锁相环对应的反馈时钟进行相位同步并处理，获得所述第一参考时钟对应的环路相位误差；
获取所述第一参考时钟对应的环路相位误差的跳变速度；
在确定所述环路相位误差的跳变速度在预设速度阈值的范围内的情况下，确定所述第一参考时钟处于锁定状态；否则，确定所述第一参考时钟处于非锁定状态。
12.根据权利要求1所述的方法，其特征在于，所述将所述第一参考时钟切换至所述更新后的第二参考时钟之后，还包括：
将所述数字锁相环设置为闭环状态；
采用所述实际的频率调谐字作为所述数字锁相环的频率控制字。
13.根据权利要求1所述的方法，其特征在于，所述在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字之前，还包括：
获取多个参考时钟及其优先级；
依据各个所述参考时钟的优先级，对所述多个参考时钟进行筛选，获得所述第一参考时钟，所述第一参考时钟的优先级高于其他参考时钟。
14.一种时钟切换装置，包括：
控制字确定模块，被配置为在确定第一参考时钟处于锁定状态的情况下，依据预设时长和获取到的实际的频率调谐字，确定平均控制字；
补偿相位确定模块，被配置为在确定所述第一参考时钟处于无效状态的情况下，将所述平均控制字作为数字锁相环的频率控制字，确定补偿相位差；
相位补偿模块，被配置为依据所述补偿相位差对第二参考时钟进行相位补偿，获得更新后的第二参考时钟；
切换模块，被配置为将所述第一参考时钟切换至所述更新后的第二参考时钟。
15.一种电子设备，包括：
一个或多个处理器；
存储器，其上存储有一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-13中任一项所述的时钟切换方法。
16.一种可读存储介质，其特征在于，所述可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1-13中任一项所述的时钟切换方法。
CN202110685669.9A 2021-06-21 2021-06-21 时钟切换方法、装置、电子设备和可读存储介质 Pending CN115580298A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202110685669.9A CN115580298A (zh) 2021-06-21 2021-06-21 时钟切换方法、装置、电子设备和可读存储介质
KR1020237042322A KR20240005080A (ko) 2021-06-21 2022-03-28 클록 스위칭 방법 및 장치, 전자 설비 및 컴퓨터 판독 가능한 저장 매체
EP22827096.3A EP4350999A4 (en) 2021-06-21 2022-03-28 CLOCK SWITCHING METHOD AND DEVICE, ELECTRONIC DEVICE AND COMPUTER-READABLE STORAGE MEDIUM
JP2023576167A JP2024520849A (ja) 2021-06-21 2022-03-28 クロック切替方法及び装置、電子機器、並びにコンピュータ読み取り可能な記憶媒体
US18/573,158 US20240305305A1 (en) 2021-06-21 2022-03-28 Clock switching method and apparatus, electronic device, and computer readable storage medium
PCT/CN2022/083325 WO2022267591A1 (zh) 2021-06-21 2022-03-28 时钟切换方法及装置、电子设备和计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110685669.9A CN115580298A (zh) 2021-06-21 2021-06-21 时钟切换方法、装置、电子设备和可读存储介质

Publications (1)

Publication Number Publication Date
CN115580298A true CN115580298A (zh) 2023-01-06

Family

ID=84543996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110685669.9A Pending CN115580298A (zh) 2021-06-21 2021-06-21 时钟切换方法、装置、电子设备和可读存储介质

Country Status (6)

Country Link
US (1) US20240305305A1 (zh)
EP (1) EP4350999A4 (zh)
JP (1) JP2024520849A (zh)
KR (1) KR20240005080A (zh)
CN (1) CN115580298A (zh)
WO (1) WO2022267591A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116887365A (zh) * 2023-08-10 2023-10-13 上海载德信息科技股份有限公司 一种参考源信号切换方法、装置、电子设备及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117111434B (zh) * 2023-08-17 2024-03-29 湖南时空信安科技有限公司 一种时钟性能的评估方法、装置及终端设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079629B (zh) * 2006-05-23 2010-05-12 中兴通讯股份有限公司 一种实现sdh产品时钟板无缝切换的数字锁相装置
US8432231B2 (en) * 2010-07-19 2013-04-30 Analog Devices, Inc. Digital phase-locked loop clock system
US8188796B2 (en) * 2010-07-19 2012-05-29 Analog Devices, Inc. Digital phase-locked loop clock system
US8598929B1 (en) * 2012-10-31 2013-12-03 Intel Mobile Communications GmbH Bitwidth reduction in loop filters used for digital PLLS
US11038511B2 (en) * 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
US10505555B2 (en) * 2018-03-13 2019-12-10 Texas Instruments Incorporated Crystal oscillator offset trim in a phase-locked loop
CN111384948A (zh) * 2018-12-30 2020-07-07 炬芯（珠海）科技有限公司 锁相环输出信号的频率切换方法、电路及时钟产生装置
US10727845B1 (en) * 2019-06-25 2020-07-28 Silicon Laboratories Inc. Use of a virtual clock in a PLL to maintain a closed loop system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116887365A (zh) * 2023-08-10 2023-10-13 上海载德信息科技股份有限公司 一种参考源信号切换方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
EP4350999A4 (en) 2024-10-23
US20240305305A1 (en) 2024-09-12
JP2024520849A (ja) 2024-05-24
KR20240005080A (ko) 2024-01-11
EP4350999A1 (en) 2024-04-10
WO2022267591A1 (zh) 2022-12-29

Similar Documents

Publication Publication Date Title
JP3411909B2 (ja) 同期通信ネットワークのためのスレーブ・クロック発生システム及び方法
US7126429B2 (en) Digital phase locked loop with selectable normal or fast-locking capability
EP4350999A1 (en) Clock switching method and apparatus, electronic device, and computer readable storage medium
JP5159316B2 (ja) オンデマンド電力管理の方法及び機器
EP2681966B1 (en) Methods and devices for multiple-mode radio frequency synthesizers
TWI399548B (zh) 電子設備中之有效率的時脈校正
KR101487788B1 (ko) 클럭 검출 방법 및 그 장치
US20040152438A1 (en) Timing control device and timing control method
KR19980082992A (ko) Gps를 이용한 시간 및 주파수 발생 장치의 시간 오차 개선 방법
JP2006217203A (ja) デジタルｐｌｌ回路
JP2005003430A (ja) 携帯端末およびｇｐｓ時刻維持方法
EP3758234A1 (en) All digital phase locked loop (adpll) with frequency locked loop
JPWO2010143241A1 (ja) デジタルｐｌｌ回路、半導体集積回路、表示装置
JP6990313B2 (ja) 半導体集積回路
US6968027B2 (en) Digital PLL device and digital PBX using the same
US6809556B1 (en) Self-compensating glitch free clock switch
US20200264653A1 (en) Method and system for clock synchronization based on time based control
JPH11308102A (ja) 位相同期回路
US8717073B2 (en) Digital PLL circuit and clock generator
CN109712591B (zh) 时序控制方法、时序控制芯片和显示装置
US11088695B2 (en) Phase-locked loop apparatus and method for clock synchronization
JP6052877B2 (ja) 位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラム
US8111106B2 (en) Switched phase and frequency detector based DPLL circuit with excellent wander and jitter performance and fast frequency acquisition
US20100123492A1 (en) Control apparatus and clock synchronizing method
JPH0758636A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: 2nd Floor, 2nd Floor, ZTE Industrial Park, No. 2 Xili Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province 518055

Applicant after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: SANECHIPS TECHNOLOGY Co.,Ltd.

Country or region before: China

CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 518055, 2nd Floor, ZTE Industrial Park, No. 2 Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province, China

Applicant after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 2nd Floor, 2nd Floor, ZTE Industrial Park, No. 2 Xili Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province 518055

Applicant before: SANECHIPS TECHNOLOGY Co.,Ltd.

Country or region before: China

CB02 Change of applicant information