KR101487788B1 - 클럭 검출 방법 및 그 장치 - Google Patents

클럭 검출 방법 및 그 장치 Download PDF

Info

Publication number
KR101487788B1
KR101487788B1 KR1020117030373A KR20117030373A KR101487788B1 KR 101487788 B1 KR101487788 B1 KR 101487788B1 KR 1020117030373 A KR1020117030373 A KR 1020117030373A KR 20117030373 A KR20117030373 A KR 20117030373A KR 101487788 B1 KR101487788 B1 KR 101487788B1
Authority
KR
South Korea
Prior art keywords
clock signal
counter value
high level
voltage high
value
Prior art date
Application number
KR1020117030373A
Other languages
English (en)
Other versions
KR20120036314A (ko
Inventor
지차오 수
Original Assignee
지티이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지티이 코포레이션 filed Critical 지티이 코포레이션
Publication of KR20120036314A publication Critical patent/KR20120036314A/ko
Application granted granted Critical
Publication of KR101487788B1 publication Critical patent/KR101487788B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 기존의 클럭 검출 방법에 있어서 많은 자원을 차지하는 문제를 해결할 수 있는 클럭 검출 방법 및 그 장치를 제공한다. 이 방법은 프로그램 가능한 부품이 로컬 타이머 소스가 생성한 소스 클럭 신호에 주파수 분할을 수행하여 참조 클럭 신호를 얻는 단계(S101)와, 프로그램 가능한 부품이 소스 클럭 신호를 카운터 작업 클럭으로 하고 참조 클럭 신호의 연속되는 N（N는 정정수이다）개의 전압 하이 레벨의 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 상승 모서리 카운터 값과 전압 하이 레벨 카운터 값을 확정하는 단계(S102)와, 프로그램 가능한 부품이 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 제1기대치와의 크기 관계 및 상승 모서리 카운터 값과 제2기대치와의 크기 관계에 근거하여 검출 대상 클럭 신호가 유효한가를 확정하는 단계(S103)를 포함한다. 본 발명에 의하면 자원을 적게 차지하고 클럭 검출의 믿음성을 향상시키며 검출 대상 클럭 신호의 주파수 범위가 넓어지고 검출 대상 클럭 신호의 고주파수 글릿치의 영향을 해소할 수 있다.

Description

클럭 검출 방법 및 그 장치{CLOCK DETECTION METHOD AND DEVICE}
본 발명은 통신 기술 분야에 관한것으로, 특히 클럭 검출 방법 및 그 장치에 관한것이다.
디지털 동기 네트워크의 고속 발전에 따라 통신 기기인 클럭(clcok)의 믿음성과 안전성에 대한 요구도 점차적으로 높아지고 있다.
네트워크 동기란 네트워크내의 스위칭 노드의 모든 디지털 스트림이 정확하고 유효하게 스위칭되도록 네트워크내의 모든 스위칭 노드의 클럭 주파수와 위상을 일정한 허용범위내에 제어하는 것을 말하고, 그렇지 않으면 디지털 스위치에 정보 비트의 오버플로우 및 빈 상태가 나타나고 데이터 스트림의 슬라이딩 손실이 발생하며 데이터 오차가 발생하게 된다. 클럭 주파수의 불일치로 인한 슬라이딩은 동일한 클럭을 사용하는 모든 시스템에 나타나는 현상으로 아주 큰 영향을 가져오게 되고 효율적으로 제어할 필요가 있다.
통신기기에 있어서, 일반적으로 클럭 유닛에 핫 백업 보호를 수행하고 클럭 유닛의 클럭 참조 소스는 다수 존재하여 클럭에 이상이 발생하였을 경우 클럭 소스의 스위칭 및 클럭 유닛의 스위칭을 즉시 트리거할 수 있다. 따라서 클럭의 유효성의 검출은 아주 중요하다. 하지만 기존의 클럭 유효성 검출 방법에 의하면 검출 회로는 외부의 분리된 부품을 사용하여 대량의 PCB(Printed circuit board，인쇄회로기판)의 공간(레이아웃 공간과 배선 공간을 포함)을 차지하게 되고 많은 자원을 차지하게 된다.
본 발명은 기존의 클럭 검출 방법에 있어서 많은 자원을 차지하는 문제를 해결하기 위한 클럭 검출 방법 및 그 장치를 제공하는 것을 그 목적으로 한다.
본 발명의 실시예에 의하면 프로그램 가능한 부품이 로컬 타이머 소스가 생성한 소스 클럭 신호에 주파수 분할을 수행하여 참조 클럭 신호를 얻는 단계와, 상기 프로그램 가능한 부품이 상기 소스 클럭 신호를 카운터 작업 클럭으로 하고 상기 참조 클럭 신호의 연속되는 N（N는 정정수(正整數)이다）개의 전압 하이 레벨 (High Level)의 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 상승 모서리 카운터 값과 전압 하이 레벨 카운터 값을 확정하는 단계와, 상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 제1기대치와의 크기 관계 및 상승 모서리 카운터 값과 제2기대치와의 크기 관계에 근거하여 상기 검출 대상 클럭 신호가 유효한가를 확정하는 단계를 포함하는 클럭 검출 방법을 제공한다.
상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 제1기대치의 크기 관계 및 상승 모서리 카운터 값과 제2기대치와의 크기 관계에 근거하여 상기 검출 대상 클럭 신호가 유효한가를 확정하는 단계가 구체적으로는,
상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하는가, 상승 모서리 카운터 값이 상기 제2기대치를 초과하는가를 판단하고, 상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하지 않고 또한 상승 모서리 카운터 값이 상기 제2기대치를 초과하지 않는다고 판단하였을 경우, 상기 검출 대상 클럭 신호가 유효하다고 확정하고, 상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하고 또한 상승 모서리 카운터 값이 상기 제2기대치를 초과한다고 판단하였을 경우, 상기 검출 대상 클럭 신호를 무효로 확정하는 단계를 포함한다.
상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하고 상승 모서리 카운터 값이 상기 제2기대치를 초과하는가를 판단하는 단계가 구체적으로는, 상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨의 하강 모서리에 있어서 현재의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 래치하고, 그 다음 현재의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 0으로 리셋하며 0으로 리셋하는 전압 하이 레벨기간에 있어서 현재의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하는가, 상승 모서리 카운터 값이 상기 제2기대치를 초과하는가를 판단하는 단계를 포함한다.
그리고, 상기 프로그램 가능한 부품은 상기 검출 대상 클럭 신호의 듀티비를 상기 연속되는 N개의 전압 하이 레벨중의 임의의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값을 상기 소스 클럭 신호의 주파수와 상기 참조 클럭 신호의 주파수의 비의 1/2로 나눈 값으로 확정할 수 있다.
본 발명의 실시예에 의하면 소스 클럭 신호를 생성하는 로컬 타이머 소스와, 상기 소스 클럭 신호에 주파수 분할을 수행하여 참조 클럭 신호를 얻고 상기 소스 클럭 신호를 카운터 작업 클럭으로 하고, 상기 참조 클럭 신호의 연속되는 N개（N는 정정수이다）의 전압 하이 레벨의 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 상승 모서리 카운터 값과 전압 하이 레벨 카운터 값을 확정하고, 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 제1기대치와의 크기 관계 및 상승 모서리 카운터 값과 제2기대치와의 크기 관계에 근거하여 상기 검출 대상 클럭 신호가 유효한가를 확정하는 프로그램 가능한 부품을 포함하는 클럭 검출 장치를 제공한다.
상기 프로그램 가능한 부품은 상기 소스 클럭 신호에 주파수 분할을 수행하여 참조 클럭 신호를 얻는 주파수 분할기와, 상기 소스 클럭 신호를 카운터 작업 클럭으로 하고, 상기 참조 클럭 신호의 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 상승 모서리에서 카운터하여 상승 모서리 카운터 값을 얻고 상기 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨을 샘플링 카운터하여 전압 하이 레벨 카운터 값을 얻는 카운터와, 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 제1기대치의 크기 관계 및 상승 모서리 카운터 값과 제2기대치와의 크기 관계에 근거하여 상기 검출 대상 클럭 신호가 유효한가를 확정하는 판결기를 포함한다.
상기 판결기는 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하는가, 상승 모서리 카운터 값이 상기 제2기대치를 초과하는가를 판단하는 판단블록과, 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하지 않고 상승 모서리 카운터 값이 상기 제2기대치를 초과하지 않으면 상기 검출 대상 클럭 신호가 유효하다고 확정하고, 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하고 상승 모서리 카운터 값이 상기 제2기대치를 초과하면 상기 검출 대상 클럭 신호가 무효하다고 확정하는 확정블록을 포함한다.
상기 판단블록은 상기 각 전압 하이 레벨의 하강 모서리에 있어서 현재의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 래치하고 그 다음 현재의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 0으로 리셋하며 0으로 리셋하는 전압 하이 레벨기간에 있어서 현재의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하는가, 상승 모서리 카운터 값이 상기 제2기대치를 초과하는가를 판단한다.
상기 클럭 검출 장치는 상기 검출 대상 클럭 신호의 듀티비를 상기 연속되는 N개의 전압 하이 레벨중의 임의의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값을 상기 소스 클럭 신호의 주파수와 상기 참조 클럭 신호의 주파수의 비의 1/2로 나눈 값으로 확정하는 듀티비 확정블록을 더 포함한다.
본 발명의 실시예에 의하면 프로그램 가능한 부품을 이용하여 클럭의 검출을 수행하여 자원을 적게 차지하고 클럭 검출의 믿음성을 향상시킬 수 있다. 또한 검출 대상 클럭 신호의 주파수 범위가 넓어지고 소스 클럭 신호를 카운터 작업 클럭으로 하여 검출 대상 클럭 신호의 고주파수 글릿치(glitch)의 영향을 해소할 수 있다.
또한 본 발명의 실시예에 의하면 검출 대상 클럭 신호의 듀티비를 확정할 수 있는데 이는 기존의 클럭 검출 방법에 의하여 실현할 수 없는 것이다.
도1은 본 발명의 실시예에 따른 클럭 검출 방법을 나나낸 흐름도이고,
도2는 본 발명의 실시예중 단계S103를 나타낸 흐름도이며,
도3은 본 발명의 실시예에 따른 클럭 검출 장치의 구조를 나타낸 도이고,
도4는 본 발명의 실시예에 따른 다른 한 클럭 검출 장치의 구조를 나타낸 도이며,
도5는 본 발명의 실시예에 따른 판결기(403)의 구조를 나타낸 도이고,
도6은 본 발명의 실시예에 따른 듀티비 확정블록을 포함한 클럭 검출 장치의 구조를 나타낸 도이며,
도7은 본 발명의 구체적 실시예에 따른 카운터 시계열을 나타낸 도이고,
도8은 본 발명의 구체적 실시예에 따른 다른 한 카운터 시계열을 나타낸 도이다.
본 발명의 실시예에 의하면 프로그램 가능한 부품을 이용하여 클럭을 검출함으로서 자원을 적게 차지하고 클럭 검출의 믿음성을 향상시킬 수 있다. 또한 검출 대상 클럭 신호의 주파수 범위가 넓어지고 소스 클럭 신호를 카운터 작업 클럭으로 하여 검출 대상 클럭 신호의 고주파수 글릿치의 영향을 해소할 수 있다.
도 1에 도시된 바와 같이 본 발명의 실시예에 따른 클럭 검출 방법은 하기 단계를 포함한다.
프로그램 가능한 부품은 로컬 타이머 소스가 생성한 소스 클럭 신호에 주파수 분할을 수행하여 참조 클럭 신호를 얻는다(S101). 상기 로컬 타이머 소스는 예를 들어 로컬 수정 진동 등 소스 클럭 신호를 생성하는 클럭 소스이다.
프로그램 가능한 부품은 소스 클럭 신호를 카운터 작업 클럭으로 하고, 참조 클럭 신호의 연속되는 N개의 전압 하이 레벨의 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 상승 모서리 카운터 값과 전압 하이 레벨 카운터 값을 확정한다(S102). 그중, N는 정정수, 즉 N는 1이상의 정수이다.
프로그램 가능한 부품은 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 제1기대치와의 크기 관계 및 상승 모서리 카운터 값과 제2기대치와의 크기 관계에 근거하여 검출 대상 클럭 신호가 유효한가를 확정한다(S103).
상기 클럭 검출 방법에 의하면 프로그램 가능한 부품을 이용하여 클럭을 검출함으로서 자원을 적게 차지하고 클럭 검출의 믿음성을 향상시킬 수 있다. 또한 검출 대상 클럭 신호의 주파수 범위가 넓어지고 소스 클럭 신호를 카운터 작업 클럭으로 하여 검출 대상 클럭 신호의 고주파수 글릿치의 영향을 해소할 수 있다. 상기 클럭 검출 방법에서 의거로 하는 참조 클럭 신호의 전압 하이 레벨기간에 있어서의 카운터 결과가 많으면 많을수록 클럭 검출이 정확하다. 예를 들어, 참조 클럭 신호의 연속되는 ３개 전압 하이 레벨기간의 카운터 결과에 의하여 클럭을 검출하기에 비하여 참조 클럭 신호의 연속되는 ５개 전압 하이 레벨기간의 카운터 결과에 의하여 클럭을 검출하는 것이 더욱 정확하다.
도 2에 도시된 바와 같이 단계(S103)은 하기 단계를 포함한다.
프로그램 가능한 부품은 검출 대상 클럭 신호의 각 전압 하이 레벨기간에 있어서의 전압 하이 레벨 카운터 값이 제1기대치를 초과하는가, 상승 모서리 카운터 값이 제2기대치를 초과하는가를 판단한다(S201).
구체적으로는 프로그램 가능한 부품은 각 전압 하이 레벨의 하강 모서리에 있어서 현재의 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 래치하고, 그 다음 현재의 전압 하이 레벨기간에 있어서의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 0으로 리셋하며 0으로 리셋하는 전압 하이 레벨기간에 있어서 현재의 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 제1기대치를 초과하는가, 상승 모서리 카운터 값이 제2기대치를 초과하는가를 판단한다. 이 프로세스를 통하여 각 전압 하이 레벨의 하강 모서리에 있어서 두가지 카운터 값을 래치하여 측정의 완전성 및 정확성을 보장할 수 있을 뿐만아니라 0으로 리셋하여 전압 하이 레벨기간에서 판단프로세스를 완성하여 그 다음의 카운터에 영향을 주지 않는다.
프로그램 가능한 부품이 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 제1기대치를 초과하지 않고 상승 모서리 카운터 값이 제2기대치를 초과하지 않는다고 판단하였을 경우, 검출 대상 클럭 신호가 유효하다고 확정하고, 프로그램 가능한 부품이 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 제1기대치를 초과하였고 상승 모서리 카운터 값이 제2기대치를 초과하였다고 판단하였을 경우, 검출 대상 클럭 신호가 무효하다고 확정한다(S202).
상기 클럭 검출 방법에 있어서 다수의 전압 하이 레벨기간의 카운터 결과에 근거하여 검출 대상 클럭 신호의 유효성을 판단하므로 측정의 정확성을 향상시킬 수 있다.
또한, 프로그램 가능한 부품은 검출 대상 클럭 신호의 듀티비를 상기 연속되는 N개의 전압 하이 레벨중의 임의의 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값을 소스 클럭 신호의 주파수와 참조 클럭 신호의 주파수의 비의 １/２로 나눈 값으로 확정할 수 있다. 이 프로세스를 통하여 검출 대상 클럭 신호의 듀티비를 확정할 수 있는데 이것은 기존의 클럭 검출 방법에 의하여 실현할 수 없는 것이다.
도 3에 도시된 바와 같이 본 발명의 실시예에 의하면 클럭 검출 장치를 제공한다. 이 장치는 소스 클럭 신호를 생성하는 로컬 타이머 소스(301)와, 소스 클럭 신호에 주파수 분할을 수행하여 참조 클럭 신호를 얻고 소스 클럭 신호를 카운터 작업 클럭으로 하며 참조 클럭 신호의 연속되는 N（N는 정정수이다）개 전압 하이 레벨의 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 상승 모서리 카운터 값과 전압 하이 레벨 카운터 값을 확정하고 상기 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 제1기대치와의 크기 관계 및 상승 모서리 카운터 값과 제2기대치와의 크기 관계에 근거하여 검출 대상 클럭 신호가 유효한가를 확정하는 프로그램 가능한 부품(302)를 포함한다.
상기 클럭 검출 장치는 프로그램 가능한 부품을 이용하여 클럭의 검출을 수행하여 자원을 적게 차지하고 클럭 검출의 믿음성을 향상시킬 수 있다. 또한 검출 대상 클럭 신호의 주파수 범위가 넓어지고 소스 클럭 신호를 카운터 작업 클럭으로 하여 검출 대상 클럭 신호의 고주파수 글릿치의 영향을 해소할 수 있다. 여기서, 상기 클럭 검출 장치에 있어서 의거로 하는 참조 클럭 신호의 전압 하이 레벨기간의 카운터 결과가 많으면 많을수록 클럭 검출이 더욱 정확하다. 예를 들어, 참조 클럭 신호의 연속되는 ３개 전압 하이 레벨기간의 카운터 결과에 의하여 클럭을 검출하기에 비하여 참조 클럭 신호의 연속되는 ５개 전압 하이 레벨기간의 카운터 결과에 의하여 클럭을 검출하는 것이 더욱 정확하다.
그중, 도 4에 도시된 바와 같이 프로그램 가능한 부품(302)는 소스 클럭 신호에 주파수 분할을 수행하여 참조 클럭 신호를 얻는 주파수 분할기(401)와, 소스 클럭 신호를 카운터 작업 클럭으로 하고 참조 클럭 신호의 연속되는 N개 전압 하이 레벨의 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 상승 모서리에서 카운터하여 상승 모서리 카운터 값을 얻고, 상기 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨을 샘플링 카운터하여 전압 하이 레벨 카운터 값을 얻는 카운터(402)와, 상기 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 제1기대치의 크기 관계 및 상승 모서리 카운터 값과 제2기대치와의 크기 관계에 근거하여 검출 대상 클럭 신호가 유효한가를 확정하는 판결기(403)를 포함한다.
그중, 도 5에 도시된 바와 같이 판결기(403)은 참조 클럭 신호의 연속되는 N개 전압 하이 레벨의 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 제1기대치를 초과하는가, 상승 모서리 카운터 값이 제2기대치를 초과하는 가를 판단하는 판단블록(501)과, 상기 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 제1기대치를 초과하지 않고 상승 모서리 카운터 값이 제2기대치를 초과하지 않을 경우, 검출 대상 클럭 신호가 유효하다고 확정하고, 상기 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 제1기대치를 초과하고 상승 모서리 카운터 값이 제2기대치를 초과할 경우, 검출 대상 클럭 신호가 무효하다고 확정하는 확정블록(502)을 포함한다.
그중, 판단블록(501)은 상기 각 전압 하이 레벨의 하강 모서리에 있어서 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 래치하고 그 다음 현재의 전압 하이 레벨기간에 있어서의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 0으로 리셋하며 0으로 리셋하는 전압 하이 레벨기간에 있어서 현재의 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하는가, 상승 모서리 카운터 값이 상기 제2기대치를 초과하는가를 판단한다.
도 6에 도시된 바와 같이 도3에 도시된 장치 (또는 도4에 도시된 클럭 검출 장치 혹은 도5에 도시된 판결기(403)를 포함한 클럭 검출 장치)는 검출 대상 클럭 신호의 듀티비를 상기 연속되는 N개 전압 하이 레벨중의 임의의 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값을 소스 클럭 신호의 주파수와 참조 클럭 신호의 주파수의 비의 1/2로 나눈 값으로 확정하는 듀티비확정블록(601)을 더 포함한다.
도 6에 도시된 클럭 검출 장치는 검출 대상 클럭 신호의 듀티비를 확정할 수 있는데 이는 기존의 클럭 검출 장치에 의하여 실현할 수 없는 것이다.
아래 도 4에 도시된 클럭 검출 장치에 결부하여 본 발명의 실시예를 상세하게 설명한다.
도 7과 도 8에 도시된 바와 같이 로컬 타이머 소스가 생성한 소스 클럭 신호의 주파수가 50MHz이고 그 듀티비가 50%이며 소스 클럭 신호가 주파수 분할기(401)에 입력되고, 검출 대상 클럭 신호의 주파수가 100KHz이고 검출 대상 클럭 신호가 주파수 분할기(401)에 입력된다고 한다. 아래 본 발명의 실시예를 통하여 클럭 검출을 수행한다.
주파수 분할기(401)은 소스 클럭 신호에 주파수 분할을 수행하여 주파수가 1KHz인 참조 클럭 신호를 얻는다.
카운터(402)는 참조 클럭 신호의 연속되는 3개 전압 하이 레벨A, B, C(도 8에 도시된 바와 같음)기간에 있어서의 검출 대상 클럭 신호의 상승 모서리에서 카운터하여 전압 하이 레벨A, B, C기간에 있어서의 검출 대상 클럭 신호 각각의 상승 모서리 카운터 값을 얻고, 상기 상승 모서리 카운터 값을 판결기(403)에 입력한다. 또한 소스 클럭 신호를 카운터 작업 클럭으로 하고 전압 하이 레벨A, B, C기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨을 각각 샘플링하여 전압 하이 레벨A, B, C기간에 있어서의 검출 대상 클럭 신호 각각의 전압 하이 레벨 카운터 값(예를 들어 검출 대상 클럭 신호의 전압 하이 레벨A기간에 있어서의 전압 하이 레벨 카운터 값은 12500이다)을 얻어 상기 전압 하이 레벨 카운터 값을 판결기(403)에 입력한다.
판결기(403)은 전압 하이 레벨A, B, C 각각의 하강 모서리에 있어서 현재의 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 래치하고 그 다음 현재의 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 0으로 리셋하며 0으로 리셋하는 전압 하이 레벨기간에 있어서 현재의 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 제1기대치를 초과하는가, 상승 모서리 카운터 값이 제2기대치를 초과하는가를 판단한다.
판결기(403)이 전압 하이 레벨A, B, C기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 모두 제1기대치를 초과하지 않고 상승 모서리 카운터 값이 모두 제2기대치를 초과하지 않는다고 판단하였을 경우, 검출 대상 클럭 신호가 유효하다고 확정한다（도8에 도시된 바와 같이 클럭이 신호를 분실하였고 이때 0으로 설정할 수 있다）. 프로그램 가능한 부품이 전압 하이 레벨A, B, C기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 모두 제1기대치를 초과하고 상승 모서리 카운터 값이 모두 제2기대치를 초과한다고 판단하였을 경우 (도 8에 도시된 바와 같이 클럭이 신호를 분실하였고 이때 1로 설정할 수 있다), 검출 대상 클럭 신호가 무효하다고 확정한다.
그리고 프로그램 가능한 부품은 검출 대상 클럭 신호의 듀티비를 전압 하이 레벨A기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값 12500을 소스 클럭 신호의 주파수50MHz와 참조 클럭 신호의 주파수100KHz의 비의 1/2로 나눈 값, 즉 12500/〔（50*10e6/1*10e3）*1/2〕으로 확정할 수 있다. 여기서 듀티비의 계산에 이용되는 전압 하이 레벨 카운터 값이 연속되는 N개 전압 하이 레벨중의 임의의 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값일 수 있다.
상기한 내용은 본 발명의 바람직한 실시예로, 본 발명을 한정하는 것이 아니다. 당업자라면 본 발명에 여러가지 변화를 가져올 수 있다. 본 발명의 정신과 원칙을 벗어나지 않는 범위내에서 수행하는 모든 수정, 동등교체, 개량 등은 본 발명의 보호 범위에 속한다.

Claims (9)

  1. 프로그램 가능한 부품이 로컬 타이머 소스가 생성한 소스 클럭 신호에 주파수 분할을 수행하여 참조 클럭 신호를 얻는 단계와,
    상기 프로그램 가능한 부품이 상기 소스 클럭 신호를 카운터 작업 클럭으로 하고 상기 참조 클럭 신호의 연속되는 N（N는 정정수이다）개의 전압 하이 레벨의 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 상승 모서리 카운터 값과 전압 하이 레벨 카운터 값을 확정하는 단계와,
    상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 제1기대치와의 크기 관계 및 상승 모서리 카운터 값과 제2기대치와의 크기 관계에 근거하여 상기 검출 대상 클럭 신호가 유효한가를 확정하는 단계를 포함하는 것을 특징으로 하는 클럭 검출 방법.
  2. 제 1 항에 있어서,
    상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 제1기대치의 크기 관계 및 상승 모서리 카운터 값과 제2기대치와의 크기 관계에 근거하여 상기 검출 대상 클럭 신호가 유효한가를 확정하는 단계가 구체적으로는,
    상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하는가, 상승 모서리 카운터 값이 상기 제2기대치를 초과하는가를 판단하고,
    상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하지 않고 또한 상승 모서리 카운터 값이 상기 제2기대치를 초과하지 않는다고 판단하였을 경우 상기 검출 대상 클럭 신호가 유효하다고 확정하고, 상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하고 또한 상승 모서리 카운터 값이 상기 제2기대치를 초과한다고 판단하였을 경우 상기 검출 대상 클럭 신호를 무효하다고 확정하는 단계를 포함하는 것을 특징으로 하는 클럭 검출 방법.
  3. 제 2 항에 있어서,
    상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하고 상승 모서리 카운터 값이 상기 제2기대치를 초과하는가를 판단하는 단계가 구체적으로는,
    상기 프로그램 가능한 부품이 상기 각 전압 하이 레벨의 하강 모서리에 있어서 현재의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 래치하고, 그 다음 현재의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 0으로 리셋하며 0으로 리셋하는 전압 하이 레벨기간에 있어서 현재의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하는가, 상승 모서리 카운터 값이 상기 제2기대치를 초과하는가를 판단하는 단계를 포함하는 것을 특징으로 하는 클럭 검출 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 프로그램 가능한 부품은 상기 검출 대상 클럭 신호의 듀티비를 상기 연속되는 N개의 전압 하이 레벨중의 임의의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값을 상기 소스 클럭 신호의 주파수와 상기 참조 클럭 신호의 주파수의 비의 1/2로 나눈 값으로 확정하는 것을 특징으로 하는 클럭 검출 방법.
  5. 소스 클럭 신호를 생성하는 로컬 타이머 소스와,
    상기 소스 클럭 신호에 주파수 분할을 수행하여 참조 클럭 신호를 얻고 상기 소스 클럭 신호를 카운터 작업 클럭으로 하고, 상기 참조 클럭 신호의 연속되는 N개（N는 정정수이다）의 전압 하이 레벨의 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 상승 모서리 카운터 값과 전압 하이 레벨 카운터 값을 확정하고, 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 제1기대치와의 크기 관계 및 상승 모서리 카운터 값과 제2기대치와의 크기 관계에 근거하여 상기 검출 대상 클럭 신호가 유효한가를 확정하는 프로그램 가능한 부품을 포함하는 것을 특징으로 하는 클럭 검출 장치.
  6. 제 5 항에 있어서,
    상기 프로그램 가능한 부품이
    상기 소스 클럭 신호에 주파수 분할을 수행하여 참조 클럭 신호를 얻는 주파수 분할기와,
    상기 소스 클럭 신호를 카운터 작업 클럭으로 하고, 상기 참조 클럭 신호의 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 상승 모서리에서 카운터하여 상승 모서리 카운터 값을 얻고 상기 각 전압 하이 레벨기간에 있어서의 검출 대상 클럭 신호의 전압 하이 레벨을 샘플링 카운터하여 전압 하이 레벨 카운터 값을 얻는 카운터와,
    상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 제1기대치의 크기 관계 및 상승 모서리 카운터 값과 제2기대치와의 크기 관계에 근거하여 상기 검출 대상 클럭 신호가 유효한가를 확정하는 판결기를 포함하는 것을 특징으로 하는 클럭 검출 장치.
  7. 제 6 항에 있어서,
    상기 판결기가
    상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하는가, 상승 모서리 카운터 값이 상기 제2기대치를 초과하는가를 판단하는 판단블록과,
    상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하지 않고 상승 모서리 카운터 값이 상기 제2기대치를 초과하지 않으면 상기 검출 대상 클럭 신호가 유효하다고 확정하고, 상기 각 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하고 상승 모서리 카운터 값이 상기 제2기대치를 초과하면 상기 검출 대상 클럭 신호가 무효하다고 확정하는 확정블록을 포함하는 것을 특징으로 하는 클럭 검출 장치.
  8. 제 7 항에 있어서,
    상기 판단블록은 상기 각 전압 하이 레벨의 하강 모서리에 있어서 현재의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 래치하고 그 다음 현재의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값과 상승 모서리 카운터 값을 0으로 리셋하며 0으로 리셋하는 전압 하이 레벨기간에 있어서 현재의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값이 상기 제1기대치를 초과하는가, 상승 모서리 카운터 값이 상기 제2기대치를 초과하는가를 판단하는 것을 특징으로 하는 클럭 검출 장치.
  9. 제 5 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 검출 대상 클럭 신호의 듀티비를 상기 연속되는 N개의 전압 하이 레벨중의 임의의 전압 하이 레벨기간에 있어서의 상기 검출 대상 클럭 신호의 전압 하이 레벨 카운터 값을 상기 소스 클럭 신호의 주파수와 상기 참조 클럭 신호의 주파수의 비의 1/2로 나눈 값으로 확정하는 듀티비 확정블록을 더 포함하는 것을 특징으로 하는 클럭 검출 장치.
KR1020117030373A 2009-06-10 2010-05-26 클럭 검출 방법 및 그 장치 KR101487788B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200910087149.7 2009-06-10
CN2009100871497A CN101582732B (zh) 2009-06-10 2009-06-10 一种时钟检测的方法及装置
PCT/CN2010/073272 WO2010142204A1 (zh) 2009-06-10 2010-05-26 一种时钟检测的方法及装置

Publications (2)

Publication Number Publication Date
KR20120036314A KR20120036314A (ko) 2012-04-17
KR101487788B1 true KR101487788B1 (ko) 2015-02-04

Family

ID=41364719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117030373A KR101487788B1 (ko) 2009-06-10 2010-05-26 클럭 검출 방법 및 그 장치

Country Status (8)

Country Link
US (1) US8451967B2 (ko)
EP (1) EP2445109B1 (ko)
JP (1) JP5557905B2 (ko)
KR (1) KR101487788B1 (ko)
CN (1) CN101582732B (ko)
AU (1) AU2010257957B2 (ko)
PL (1) PL2445109T3 (ko)
WO (1) WO2010142204A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582732B (zh) * 2009-06-10 2012-07-04 中兴通讯股份有限公司 一种时钟检测的方法及装置
CN102478610A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 占空比测量系统与其方法
CN102136832B (zh) * 2011-02-15 2013-04-24 上海华为技术有限公司 时钟信号检测方法及系统
CN102957545B (zh) * 2011-08-17 2017-12-05 中兴通讯股份有限公司 同步网络时钟的维护方法及装置
CN103823505B (zh) * 2014-02-19 2017-08-08 Tcl通讯（宁波）有限公司 时钟频率获取系统和时钟频率获取方法
CN103944786B (zh) * 2014-04-28 2017-05-10 西安空间无线电技术研究所 一种自适应计数时钟数据检测方法
JP2018042032A (ja) 2016-09-05 2018-03-15 東芝メモリ株式会社 受信装置
CN106597096B (zh) * 2016-12-02 2019-07-02 武汉新芯集成电路制造有限公司 一种时钟频率监测方法
CN107729980B (zh) * 2017-10-19 2020-06-30 中南大学 一种波形信号自适应计数方法
CN109597457B (zh) * 2018-12-03 2022-04-19 安徽皖兴通信息技术有限公司 一种基于可编程逻辑器件的时钟检测方法和装置
CN112234958B (zh) * 2020-10-29 2023-06-23 杰华特微电子股份有限公司 一种脉冲信号的占空比检测方法及检测电路
CN112596578A (zh) * 2020-12-08 2021-04-02 北京地平线机器人技术研发有限公司 一种时钟监控电路及监控方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001124813A (ja) 1999-10-27 2001-05-11 Nec Ic Microcomput Syst Ltd クロックデューティ検査回路およびクロックデューティ検査が可能なマイクロコンピュータ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748647B2 (ja) * 1988-09-20 1995-05-24 日本電気株式会社 デューティ比判別回路
US4975594A (en) * 1989-02-28 1990-12-04 Ag Communication Systems Corporation Frequency detector circuit
JPH02287114A (ja) * 1989-04-27 1990-11-27 Toshiba Micro Electron Kk パルス時間計測用データ平均処理装置
JPH04326410A (ja) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp クロック監視装置
JPH07234742A (ja) * 1994-02-23 1995-09-05 Fuji Facom Corp クロックパルス監視装置
JPH0876877A (ja) * 1994-09-06 1996-03-22 Fujitsu Ltd 異常発振検出回路
JPH08181588A (ja) * 1994-12-22 1996-07-12 Fujitsu Ltd クロック断検出回路
JPH098783A (ja) * 1995-06-16 1997-01-10 Nec Eng Ltd クロック断検出システム
JP3501271B2 (ja) * 1998-06-10 2004-03-02 沖電気工業株式会社 クロック異常検出回路
US6597749B1 (en) * 1999-11-19 2003-07-22 Atmel Corporation Digital frequency monitoring
JP4211195B2 (ja) * 2000-05-17 2009-01-21 沖電気工業株式会社 クロック異常検出回路
JP2003308131A (ja) * 2002-04-16 2003-10-31 Matsushita Electric Ind Co Ltd クロック監視装置
US7098715B2 (en) * 2003-01-30 2006-08-29 Qualcomm Incorporated Programmable dual-edge triggered counter
JP2004248164A (ja) * 2003-02-17 2004-09-02 Hitachi Kokusai Electric Inc クロック停止監視回路及びクロック停止監視システム
CN1697324B (zh) * 2004-05-10 2010-04-07 华为技术有限公司 传输信号去抖动的实现方法及其装置
US7129757B2 (en) * 2004-11-30 2006-10-31 International Business Machines Corporation Clock frequency detect with programmable jitter tolerance
JP4634307B2 (ja) * 2006-01-12 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4653008B2 (ja) * 2006-04-26 2011-03-16 富士通株式会社 クロック異常検出回路、及びクロック異常検出方法
JP4643551B2 (ja) * 2006-12-20 2011-03-02 富士通株式会社 周波数自動監視回路、電子装置、周波数自動監視方法および周波数自動監視プログラム
US8170165B2 (en) * 2007-12-05 2012-05-01 Agere Systems Inc. Clock calibration in sleep mode
CN101447859B (zh) * 2008-12-26 2012-07-18 华为技术有限公司 检测时钟频率偏差的方法及其装置
CN101582732B (zh) 2009-06-10 2012-07-04 中兴通讯股份有限公司 一种时钟检测的方法及装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001124813A (ja) 1999-10-27 2001-05-11 Nec Ic Microcomput Syst Ltd クロックデューティ検査回路およびクロックデューティ検査が可能なマイクロコンピュータ

Also Published As

Publication number Publication date
JP2012529804A (ja) 2012-11-22
US20120082281A1 (en) 2012-04-05
AU2010257957B2 (en) 2014-02-20
US8451967B2 (en) 2013-05-28
EP2445109A1 (en) 2012-04-25
EP2445109A4 (en) 2013-05-01
AU2010257957A1 (en) 2012-02-02
WO2010142204A1 (zh) 2010-12-16
CN101582732B (zh) 2012-07-04
PL2445109T3 (pl) 2015-08-31
CN101582732A (zh) 2009-11-18
JP5557905B2 (ja) 2014-07-23
EP2445109B1 (en) 2015-03-18
KR20120036314A (ko) 2012-04-17

Similar Documents

Publication Publication Date Title
KR101487788B1 (ko) 클럭 검출 방법 및 그 장치
RU2451391C2 (ru) Схемное устройство и способ измерения дрожания тактового сигнала
JP4951931B2 (ja) ノイズ測定回路、該測定回路に用いられるノイズ測定方法及び該測定回路が設けられている大規模集積回路
KR101436042B1 (ko) 클럭 스위칭 회로에서 글리치를 방지하기 위한 장치 및방법
US9432009B2 (en) Circuit delay monitoring apparatus and method
US9325487B1 (en) Systems and methods for transferring a signal from a first clock domain to a second clock domain
CN107797442B (zh) 时间数字转换装置及数字锁相环
CN110011659B (zh) 分频器及其芯片
JP5972450B2 (ja) 信号処理装置
Liang et al. On-chip jitter measurement using jitter injection in a 28 Gb/s PI-based CDR
JP5936716B2 (ja) 信号処理装置
JP2024520849A (ja) クロック切替方法及び装置、電子機器、並びにコンピュータ読み取り可能な記憶媒体
CN105486940A (zh) 电子设备的按键检测电路及按键检测方法
WO2006057779A1 (en) Frequency to digital conversion
US10177747B2 (en) High resolution capture
US8008958B2 (en) Electronic device and method of correcting clock signal deviations in an electronic device
US11105837B2 (en) Frequency multiplying device
CN116131821A (zh) 一种高精度延迟时钟校准电路及芯片
KR101323372B1 (ko) 신호 발생 장치 및 이를 이용한 자동 테스트 장치
JP2008166922A (ja) 極性判定装置及び方法並びに極性設定装置
CN116991769A (zh) 一种spi主接口的数据采样方法和装置
JP2008298465A (ja) 波形発生装置、設定周期補正方法及び半導体試験装置
JPWO2007091322A1 (ja) 信号生成装置、周期信号観測システム、集積回路、周期信号観測方法、集積回路の試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 6