CN101582732B - 一种时钟检测的方法及装置 - Google Patents

一种时钟检测的方法及装置 Download PDF

Info

Publication number
CN101582732B
CN101582732B CN2009100871497A CN200910087149A CN101582732B CN 101582732 B CN101582732 B CN 101582732B CN 2009100871497 A CN2009100871497 A CN 2009100871497A CN 200910087149 A CN200910087149 A CN 200910087149A CN 101582732 B CN101582732 B CN 101582732B
Authority
CN
China
Prior art keywords
clock signal
count value
high level
measured
rising edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100871497A
Other languages
English (en)
Other versions
CN101582732A (zh
Inventor
徐继超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2009100871497A priority Critical patent/CN101582732B/zh
Publication of CN101582732A publication Critical patent/CN101582732A/zh
Priority to PL10785717T priority patent/PL2445109T3/pl
Priority to AU2010257957A priority patent/AU2010257957B2/en
Priority to KR1020117030373A priority patent/KR101487788B1/ko
Priority to JP2012514334A priority patent/JP5557905B2/ja
Priority to PCT/CN2010/073272 priority patent/WO2010142204A1/zh
Priority to US13/377,062 priority patent/US8451967B2/en
Priority to EP10785717.9A priority patent/EP2445109B1/en
Application granted granted Critical
Publication of CN101582732B publication Critical patent/CN101582732B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种时钟检测的方法及装置，用以解决现有时钟检测方法资源占用高，时钟检测的可靠性较低的问题。该方法包括可编程器件对本地定时源生成的源时钟信号进行分频获得参考时钟信号；可编程器件将源时钟信号作为计数工作时钟，确定被测时钟信号在参考时钟信号的连续N个高电平的每个高电平期间的上升沿计数值和高电平计数值，其中，N为正整数；可编程器件根据被测时钟信号在每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定被测时钟信号是否有效。本发明技术方案资源占用不高，提高了时钟检测的可靠性，被测时钟信号的频率范围较宽，还可滤掉一些被测时钟信号高频毛刺的影响。

Description

一种时钟检测的方法及装置
技术领域
本发明涉及通信技术领域，特别涉及一种时钟检测的方法及装置。 
背景技术
随着数字同步网的高速发展，对通信设备时钟的可靠性、安全性要求也越来越高。 
所谓网同步，就是使网中所有交换节点的时钟频率和相位都控制在预定的容差范围内，以便使网内各交换节点的全部数字流实现正确有效的交换，否则会在数字交换机中产生信息比特的溢出和取空，导致数字流的滑动损伤，造成数据出错。由于时钟频率不一致产生的滑动在所有使用同一时钟的系统中都会出现，影响很大，必须进行有效的控制。 
在通信设备中对于时钟单元一般采用热备份保护，时钟单元的时钟参考源也有多个，以保证在时钟异常时，可以及时触发时钟源倒换和时钟单元的倒换，所以对于时钟有效性的检测尤为重要。但是现有时钟检测的方法要占用大量的PCB(Printed circuit board，印刷电路板)板空间，资源占用高，且时钟检测的可靠性较低。 
发明内容
本发明实施例提供了一种时钟检测的方法及装置，用以解决现有时钟检测的方法资源占用高，时钟检测的可靠性较低的问题。 
本发明实施例提供了一种时钟检测的方法，包括： 
可编程器件对本地定时源生成的源时钟信号进行分频获得参考时钟信号； 
所述可编程器件将所述源时钟信号作为计数工作时钟，确定被测时钟信号在所述参考时钟信号的连续N个高电平的每个高电平期间的上升沿计数值和高电平计数值，其中，所述N为正整数； 
所述可编程器件根据所述被测时钟信号在所述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定所述被测时钟信号是否有效。 
所述可编程器件根据所述被测时钟信号在所述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定所述被测时钟信号是否有效，具体为： 
所述可编程器件判断所述被测时钟信号在所述每个高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值； 
当所述可编程器件判断出所述被测时钟信号在所述每个高电平期间中的高电平计数值未超过所述第一预期值且上升沿计数值未超过所述第二预期值时，确定所述被测时钟信号有效；当所述可编程器件判断出所述被测时钟信号在所述每个高电平期间中的高电平计数值超过所述第一预期值且上升沿计数值超过所述第二预期值时，确定所述被测时钟信号无效。 
所述可编程器件判断所述被测时钟信号在所述每个高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值，具体为： 
所述可编程器件在所述每个高电平的下降沿，锁存所述被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，之后清零所述被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，并在清零高电平期间判断所述被测时钟信号在所述当前高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值。 
另外，所述可编程器件还可确定所述被测时钟信号的占空比为：所述被测时钟信号在所述连续N个高电平的任一高电平期间中的高电平计数值，除以所述源时钟信号的频率与所述参考时钟信号的频率的比值的1/2。 
本发明实施例提供了一种时钟检测的装置，包括： 
本地定时源，用于生成源时钟信号； 
可编程器件，用于对所述源时钟信号进行分频获得参考时钟信号，将所述源时钟信号作为计数工作时钟，确定被测时钟信号在所述参考时钟信号的连续 N个高电平的每个高电平期间的上升沿计数值和高电平计数值，其中，所述N为正整数，并根据所述被测时钟信号在所述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定所述被测时钟信号是否有效。 
所述可编程器件具体包括： 
分频器，用于对所述源时钟信号进行分频获得参考时钟信号； 
计数器，用于将所述源时钟信号作为计数工作时钟，对被测时钟信号在所述每个高电平期间中的上升沿进行计数获得上升沿计数值，并对被测时钟信号在所述每个高电平期间中的高电平进行采样计数获得高电平计数值； 
判决器，用于根据所述被测时钟信号在所述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定所述被测时钟信号是否有效。 
所述判决器进一步包括： 
判断模块，用于判断所述被测时钟信号在所述每个高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值； 
确定模块，用于当所述被测时钟信号在所述每个高电平期间中的高电平计数值未超过所述第一预期值且上升沿计数值未超过所述第二预期值时，确定所述被测时钟信号有效；当所述被测时钟信号在所述每个高电平期间中的高电平计数值超过所述第一预期值且上升沿计数值超过所述第二预期值时，确定所述被测时钟信号无效。 
所述判断模块，还用于在所述每个高电平的下降沿，锁存所述被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，之后清零所述被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，并在清零高电平期间判断所述被测时钟信号在所述当前高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值。 
所述时钟检测的装置，还包括： 
占空比确定模块，用于确定所述被测时钟信号的占空比为：所述被测时钟信号在所述连续N个高电平的任一高电平期间中的高电平计数值，除以所述 源时钟信号的频率与所述参考时钟信号的频率的比值的1/2。 
本发明实施例技术方案利用可编程器件进行时钟的检测，资源占用不高，提高了时钟检测的可靠性；另外，被测时钟信号的频率范围较宽，并且将源时钟信号作为计数工作时钟还可以滤掉一些被测时钟信号高频毛刺的影响。 
进一步地，本发明实施例技术方案还可以确定被测时钟信号的占空比，这也是现有时钟检测方法无法做到的。 
附图说明
图1为本发明实施例时钟检测的方法流程图； 
图2为本发明实施例步骤S103的具体流程图； 
图3为本发明实施例时钟检测的装置的结构示意图； 
图4为本发明实施例另一时钟检测装置的结构示意图； 
图5为本发明实施例判决器403的结构示意图； 
图6为本发明实施例包括占空比确定模块的时钟检测装置的结构示意图； 
图7为本发明具体实施例的计数器时序图； 
图8为本发明具体实施例的另一计数器时序图。 
具体实施方式
为了解决现有技术存在的问题，本发明实施例提供了一种时钟检测的方法及装置。本发明实施例技术方案利用可编程器件进行时钟的检测，资源占用不高，提高了时钟检测的可靠性；另外，被测时钟信号的频率范围较宽，并且将源时钟信号作为计数工作时钟还可以滤掉一些被测时钟信号高频毛刺的影响。 
进一步地，本发明实施例技术方案还可以确定被测时钟信号的占空比，这也是现有时钟检测方法无法做到的。 
如图1所示，本发明实施例提供的时钟检测的方法包括下列步骤： 
S101、可编程器件对本地定时源生成的源时钟信号进行分频获得参考时钟信号； 
S102、可编程器件将源时钟信号作为计数工作时钟，确定被测时钟信号在 参考时钟信号的连续N个高电平的每个高电平期间的上升沿计数值和高电平计数值，其中，N为正整数，即N为大于等于1的整数； 
S103、可编程器件根据被测时钟信号在每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定被测时钟信号是否有效。 
上述时钟检测的方法利用可编程器件进行时钟的检测，资源占用不高，提高了时钟检测的可靠性；另外，被测时钟信号的频率范围较宽，并且将源时钟信号作为计数工作时钟还可以滤掉一些被测时钟信号高频毛刺的影响。需要注意的是，上述时钟检测的方法中，所依据的参考时钟信号的高电平期间的计数结果越多，时钟检测越准确，比如依据参考时钟信号的连续5个高电平期间的计数结果来检测时钟，要比依据参考时钟信号的连续3个高电平期间的计数结果来检测时钟更准确。 
如图2所示，步骤S 103进一步包括下列步骤： 
S201、可编程器件判断被测时钟信号在每个高电平期间中的高电平计数值是否超过第一预期值、上升沿计数值是否超过第二预期值； 
具体地，可编程器件在每个高电平的下降沿，锁存被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，之后清零当前高电平期间中的高电平计数值和上升沿计数值，并在清零高电平期间判断被测时钟信号在当前高电平期间中的高电平计数值是否超过第一预期值、上升沿计数值是否超过第二预期值。 
S202、当可编程器件判断出被测时钟信号在每个高电平期间中的高电平计数值未超过第一预期值且上升沿计数值未超过第二预期值时，确定被测时钟信号有效；当可编程器件判断出被测时钟信号在每个高电平期间中的高电平计数值超过第一预期值且上升沿计数值超过第二预期值时，确定被测时钟信号无效。 
另外，可编程器件还可以确定被测时钟信号的占空比为：被测时钟信号在上述连续N个高电平的任一高电平期间中的高电平计数值，除以源时钟信号的频率与参考时钟信号的频率的比值的1/2。 
上述时钟检测的方法还可以确定被测时钟信号的占空比，这也是现有时钟检测方法无法做到的。 
如图3所示，本发明实施例还提供了一种时钟检测的装置，包括： 
本地定时源301，用于生成源时钟信号； 
可编程器件302，用于对源时钟信号进行分频获得参考时钟信号，将源时钟信号作为计数工作时钟，确定被测时钟信号在参考时钟信号的连续N个高电平的每个高电平期间的上升沿计数值和高电平计数值，其中N为正整数，并根据被测时钟信号在上述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定被测时钟信号是否有效。 
上述时钟检测的装置利用可编程器件进行时钟的检测，资源占用不高，提高了时钟检测的可靠性；另外，被测时钟信号的频率范围较宽，并且将源时钟信号作为计数工作时钟还可以滤掉一些被测时钟信号高频毛刺的影响。需要注意的是，上述时钟检测的装置中，所依据的参考时钟信号的高电平期间的计数结果越多，时钟检测越准确，比如依据参考时钟信号的连续5个高电平期间的计数结果来检测时钟，要比依据参考时钟信号的连续3个高电平期间的计数结果来检测时钟更准确。 
其中，如图4所示，可编程器件302具体包括： 
分频器401，用于对源时钟信号进行分频获得参考时钟信号； 
计数器402，用于将源时钟信号作为计数工作时钟，对被测时钟信号在参考时钟信号的连续N个高电平的每个高电平期间中的上升沿进行计数获得上升沿计数值，并对被测时钟信号在上述每个高电平期间中的高电平进行采样计数获得高电平计数值； 
判决器403，用于根据被测时钟信号在上述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定被测时钟信号是否有效。 
其中，如图5所示，判决器403进一步包括： 
判断模块501，用于判断被测时钟信号在参考时钟信号的连续N个高电平 的每个高电平期间中的高电平计数值是否超过第一预期值、上升沿计数值是否超过第二预期值； 
确定模块502，用于当被测时钟信号在上述每个高电平期间中的高电平计数值未超过第一预期值且上升沿计数值未超过第二预期值时，确定被测时钟信号有效；当被测时钟信号在上述每个高电平期间中的高电平计数值超过第一预期值且上升沿计数值超过第二预期值时，确定被测时钟信号无效。 
其中，判断模块501，还用于在上述每个高电平的下降沿，锁存被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，之后清零当前高电平期间中的高电平计数值和上升沿计数值，并在清零高电平期间判断被测时钟信号在当前高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值。 
如图6所示，图3所示的装置(或包括图4所示的时钟检测的装置、或包括图5所示判决器403的时钟检测的装置)还包括： 
占空比确定模块601，用于确定被测时钟信号的占空比为：被测时钟信号在上述连续N个高电平的任一高电平期间中的高电平计数值，除以源时钟信号的频率与参考时钟信号的频率的比值的1/2。 
图6所示的时钟检测装置还可以确定被测时钟信号的占空比，这也是现有时钟检测装置无法做到的。 
下面结合图4所示的时钟检测的装置，举一具体实施例来说明本发明实施例技术方案。 
如图7和8所示，假定本地定时源生成的源时钟信号的频率为50MHz，其占空比为50％，源时钟信号被输入到分频器401；被测时钟信号的频率为100KHz，被测时钟信号被输入到分频器401；下面利用本发明实施例技术方案对进行时钟检测： 
分频器401对源时钟信号进行分频获得参考时钟信号，其频率为1KHz。 
计数器402分别对被测时钟信号在参考时钟信号的连续3个高电平A、B、C(如图8所示)期间中的上升沿进行计数，获得被测时钟信号分别在高电平A、B、C期间中的上升沿计数值，将上述上升沿计数值输入到判决器403；并将源时钟信号作为计数工作时钟，分别对被测时钟信号在高电平A、B、C期间中的高电平进行采样计数，获得被测时钟信号分别在高电平A、B、C期间中的高电平计数值(如被测时钟信号在高电平A期间中的高电平计数值为12500)，将上述高电平计数值输入到判决器403。 
判决器403分别在高电平A、B、C的下降沿，锁存被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，之后清零被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，并在清零高电平期间判断被测时钟信号在当前高电平期间中的高电平计数值是否超过第一预期值、上升沿计数值是否超过第二预期值。 
当判决器403判断出被测时钟信号在高电平A、B、C期间中的高电平计数值均未超过第一预期值且上升沿计数值均未超过第二预期值时，确定被测时钟信号有效(如图8所示，时钟丢失信号此时可置0)；当可编程器件判断出被测时钟信号在高电平A、B、C期间中的高电平计数值均超过第一预期值且上升沿计数值均超过第二预期值时(如图8所示，时钟丢失信号此时可置1)，确定被测时钟信号无效。 
另外，可编程器件还可以确定被测时钟信号的占空比为：被测时钟信号在高电平A期间中的高电平计数值12500，除以源时钟信号的频率50MHz与参考时钟信号的频率100KHz的比值的1/2，即被测时钟信号的占空比为12500/[(50*10e6/1*10e5)*1/2]。 
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。 

Claims (6)

1.一种时钟检测的方法，其特征在于，包括：
可编程器件对本地定时源生成的源时钟信号进行分频获得参考时钟信号；
所述可编程器件将所述源时钟信号作为计数工作时钟，确定被测时钟信号在所述参考时钟信号的连续N个高电平的每个高电平期间的上升沿计数值和高电平计数值，其中，所述N为正整数；
所述可编程器件根据所述被测时钟信号在所述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定所述被测时钟信号是否有效；
其中，所述可编程器件根据所述被测时钟信号在所述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定所述被测时钟信号是否有效，具体为：
所述可编程器件判断所述被测时钟信号在所述每个高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值；
当所述可编程器件判断出所述被测时钟信号在所述每个高电平期间中的高电平计数值未超过所述第一预期值且上升沿计数值未超过所述第二预期值时，确定所述被测时钟信号有效；当所述可编程器件判断出所述被测时钟信号在所述每个高电平期间中的高电平计数值超过所述第一预期值且上升沿计数值超过所述第二预期值时，确定所述被测时钟信号无效。
2.如权利要求1所述的方法，其特征在于，所述可编程器件判断所述被测时钟信号在所述每个高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值，具体为：
所述可编程器件在所述每个高电平的下降沿，锁存所述被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，之后清零所述被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，并在清零高电平期间判断所述被测时钟信号在所述当前高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值。
3.如权利要求1或2所述的方法，其特征在于，还包括：
所述可编程器件确定所述被测时钟信号的占空比为：所述被测时钟信号在所述连续N个高电平的任一高电平期间中的高电平计数值，除以所述源时钟信号的频率与所述参考时钟信号的频率的比值的1/2。
4.一种时钟检测的装置，其特征在于，包括：
本地定时源，用于生成源时钟信号；
可编程器件，用于对所述源时钟信号进行分频获得参考时钟信号，并将所述源时钟信号作为计数工作时钟，确定被测时钟信号在所述参考时钟信号的连续N个高电平的每个高电平期间的上升沿计数值和高电平计数值，其中，所述N为正整数，并根据所述被测时钟信号在所述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定所述被测时钟信号是否有效；
其中，所述可编程器件具体包括：
分频器，用于对所述源时钟信号进行分频获得参考时钟信号；
计数器，用于将所述源时钟信号作为计数工作时钟，对被测时钟信号在所述每个高电平期间中的上升沿进行计数获得上升沿计数值，并对被测时钟信号在所述每个高电平期间中的高电平进行采样计数获得高电平计数值；
判决器，用于根据所述被测时钟信号在所述每个高电平期间中的高电平计数值与第一预期值的大小关系以及上升沿计数值与第二预期值的大小关系，确定所述被测时钟信号是否有效；
其中，所述判决器进一步包括：
判断模块，用于判断所述被测时钟信号在所述每个高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值；
确定模块，用于当所述被测时钟信号在所述每个高电平期间中的高电平计数值未超过所述第一预期值且上升沿计数值未超过所述第二预期值时，确定所述被测时钟信号有效；当所述被测时钟信号在所述每个高电平期间中的高电平计数值超过所述第一预期值且上升沿计数值超过所述第二预期值时，确定所述被测时钟信号无效。
5.如权利要求4所述的装置，其特征在于，
所述判断模块，还用于在所述每个高电平的下降沿，锁存所述被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，之后清零所述被测时钟信号在当前高电平期间中的高电平计数值和上升沿计数值，并在清零高电平期间判断所述被测时钟信号在所述当前高电平期间中的高电平计数值是否超过所述第一预期值、上升沿计数值是否超过所述第二预期值。
6.如权利要求4或5所述的装置，其特征在于，还包括：
占空比确定模块，用于确定所述被测时钟信号的占空比为：所述被测时钟信号在所述连续N个高电平的任一高电平期间中的高电平计数值，除以所述源时钟信号的频率与所述参考时钟信号的频率的比值的1/2。
CN2009100871497A 2009-06-10 2009-06-10 一种时钟检测的方法及装置 Expired - Fee Related CN101582732B (zh)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN2009100871497A CN101582732B (zh) 2009-06-10 2009-06-10 一种时钟检测的方法及装置
JP2012514334A JP5557905B2 (ja) 2009-06-10 2010-05-26 クロック検出方法及びその装置
AU2010257957A AU2010257957B2 (en) 2009-06-10 2010-05-26 Clock detection method and device
KR1020117030373A KR101487788B1 (ko) 2009-06-10 2010-05-26 클럭 검출 방법 및 그 장치
PL10785717T PL2445109T3 (pl) 2009-06-10 2010-05-26 Sposób i urządzenie do detekcji zegara
PCT/CN2010/073272 WO2010142204A1 (zh) 2009-06-10 2010-05-26 一种时钟检测的方法及装置
US13/377,062 US8451967B2 (en) 2009-06-10 2010-05-26 Method and apparatus for clock checking
EP10785717.9A EP2445109B1 (en) 2009-06-10 2010-05-26 Clock detection method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100871497A CN101582732B (zh) 2009-06-10 2009-06-10 一种时钟检测的方法及装置

Publications (2)

Publication Number Publication Date
CN101582732A CN101582732A (zh) 2009-11-18
CN101582732B true CN101582732B (zh) 2012-07-04

Family

ID=41364719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100871497A Expired - Fee Related CN101582732B (zh) 2009-06-10 2009-06-10 一种时钟检测的方法及装置

Country Status (8)

Country Link
US (1) US8451967B2 (zh)
EP (1) EP2445109B1 (zh)
JP (1) JP5557905B2 (zh)
KR (1) KR101487788B1 (zh)
CN (1) CN101582732B (zh)
AU (1) AU2010257957B2 (zh)
PL (1) PL2445109T3 (zh)
WO (1) WO2010142204A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582732B (zh) 2009-06-10 2012-07-04 中兴通讯股份有限公司 一种时钟检测的方法及装置
CN102478610A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 占空比测量系统与其方法
CN102136832B (zh) * 2011-02-15 2013-04-24 上海华为技术有限公司 时钟信号检测方法及系统
CN102957545B (zh) * 2011-08-17 2017-12-05 中兴通讯股份有限公司 同步网络时钟的维护方法及装置
CN103823505B (zh) * 2014-02-19 2017-08-08 Tcl通讯（宁波）有限公司 时钟频率获取系统和时钟频率获取方法
CN103944786B (zh) * 2014-04-28 2017-05-10 西安空间无线电技术研究所 一种自适应计数时钟数据检测方法
JP2018042032A (ja) 2016-09-05 2018-03-15 東芝メモリ株式会社 受信装置
CN106597096B (zh) * 2016-12-02 2019-07-02 武汉新芯集成电路制造有限公司 一种时钟频率监测方法
CN107729980B (zh) * 2017-10-19 2020-06-30 中南大学 一种波形信号自适应计数方法
CN109597457B (zh) * 2018-12-03 2022-04-19 安徽皖兴通信息技术有限公司 一种基于可编程逻辑器件的时钟检测方法和装置
CN112234958B (zh) * 2020-10-29 2023-06-23 杰华特微电子股份有限公司 一种脉冲信号的占空比检测方法及检测电路
CN112596578A (zh) * 2020-12-08 2021-04-02 北京地平线机器人技术研发有限公司 一种时钟监控电路及监控方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101063895A (zh) * 2006-04-26 2007-10-31 富士通株式会社 时钟异常检测电路和时钟异常检测方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748647B2 (ja) * 1988-09-20 1995-05-24 日本電気株式会社 デューティ比判別回路
US4975594A (en) * 1989-02-28 1990-12-04 Ag Communication Systems Corporation Frequency detector circuit
JPH02287114A (ja) * 1989-04-27 1990-11-27 Toshiba Micro Electron Kk パルス時間計測用データ平均処理装置
JPH04326410A (ja) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp クロック監視装置
JPH07234742A (ja) * 1994-02-23 1995-09-05 Fuji Facom Corp クロックパルス監視装置
JPH0876877A (ja) * 1994-09-06 1996-03-22 Fujitsu Ltd 異常発振検出回路
JPH08181588A (ja) * 1994-12-22 1996-07-12 Fujitsu Ltd クロック断検出回路
JPH098783A (ja) * 1995-06-16 1997-01-10 Nec Eng Ltd クロック断検出システム
JP3501271B2 (ja) * 1998-06-10 2004-03-02 沖電気工業株式会社 クロック異常検出回路
JP3488153B2 (ja) 1999-10-27 2004-01-19 Ｎｅｃマイクロシステム株式会社 クロックデューティ検査回路およびクロックデューティ検査が可能なマイクロコンピュータ
US6597749B1 (en) * 1999-11-19 2003-07-22 Atmel Corporation Digital frequency monitoring
JP4211195B2 (ja) 2000-05-17 2009-01-21 沖電気工業株式会社 クロック異常検出回路
JP2003308131A (ja) * 2002-04-16 2003-10-31 Matsushita Electric Ind Co Ltd クロック監視装置
US7098715B2 (en) * 2003-01-30 2006-08-29 Qualcomm Incorporated Programmable dual-edge triggered counter
JP2004248164A (ja) * 2003-02-17 2004-09-02 Hitachi Kokusai Electric Inc クロック停止監視回路及びクロック停止監視システム
CN1697324B (zh) * 2004-05-10 2010-04-07 华为技术有限公司 传输信号去抖动的实现方法及其装置
US7129757B2 (en) * 2004-11-30 2006-10-31 International Business Machines Corporation Clock frequency detect with programmable jitter tolerance
JP4634307B2 (ja) * 2006-01-12 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4643551B2 (ja) * 2006-12-20 2011-03-02 富士通株式会社 周波数自動監視回路、電子装置、周波数自動監視方法および周波数自動監視プログラム
US8170165B2 (en) * 2007-12-05 2012-05-01 Agere Systems Inc. Clock calibration in sleep mode
CN101447859B (zh) * 2008-12-26 2012-07-18 华为技术有限公司 检测时钟频率偏差的方法及其装置
CN101582732B (zh) 2009-06-10 2012-07-04 中兴通讯股份有限公司 一种时钟检测的方法及装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101063895A (zh) * 2006-04-26 2007-10-31 富士通株式会社 时钟异常检测电路和时钟异常检测方法

Also Published As

Publication number Publication date
KR101487788B1 (ko) 2015-02-04
AU2010257957A1 (en) 2012-02-02
JP2012529804A (ja) 2012-11-22
CN101582732A (zh) 2009-11-18
AU2010257957B2 (en) 2014-02-20
JP5557905B2 (ja) 2014-07-23
PL2445109T3 (pl) 2015-08-31
WO2010142204A1 (zh) 2010-12-16
US20120082281A1 (en) 2012-04-05
KR20120036314A (ko) 2012-04-17
EP2445109A1 (en) 2012-04-25
EP2445109B1 (en) 2015-03-18
EP2445109A4 (en) 2013-05-01
US8451967B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
CN101582732B (zh) 一种时钟检测的方法及装置
CN102118244A (zh) 具有步进延迟预补偿的自适应时钟恢复
KR101775981B1 (ko) 통신 회로 및 샘플링 조정 방법
CN103618588A (zh) 一种自动波特率检测方法及检测模块
CN103959688A (zh) 一种多时钟域的时钟同步方法、线卡及以太网设备
CN104461972A (zh) 一种数据信号采样的方法和设备
CN105791204A (zh) 一种交流irig-b码的全数字包络检波解调方法与装置
CN102546084A (zh) 异步串行通信数据接收时的抗干扰纠错采样系统和方法
US7936855B2 (en) Oversampling data recovery circuit and method for a receiver
CN102591196A (zh) 卫星授时系统的网络时钟守时装置
US8331427B2 (en) Data processing apparatus
CN101719858A (zh) Can控制器的位时序的同步处理方法
TWI445379B (zh) 時序恢復控制器及其操作方法
JP2010057150A (ja) 協動回路
CN102289194B (zh) 运行时钟的方法及装置
CN103414452B (zh) 时钟数据恢复装置及电子设备
CN102769430B (zh) 时钟产生方法、无参考频率接收器以及无晶体振荡器系统
CN106597495B (zh) 一种基于悲观计数器的卫星导航环路参数限幅器设置装置
CN116015324A (zh) 一种强化抗干扰的uart数据接收装置及其接收方法
CN106059975B (zh) 一种新的抑制载波同步的方法及costas环
CN1848713B (zh) 时分复用系统子节点帧同步实现方法及实现装置
CN106875660B (zh) 用于表计设备通信的方法和采集器
CN101183995A (zh) 一种使主备时钟倒换时相位对齐的方法和主备时钟系统
CN102394808A (zh) 以太网串行介质无关接口相位适配和帧对齐的方法及装置
CN102377557B (zh) 时序恢复控制器及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20210610