JP5557905B2 - クロック検出方法及びその装置 - Google Patents
クロック検出方法及びその装置 Download PDFInfo
- Publication number
- JP5557905B2 JP5557905B2 JP2012514334A JP2012514334A JP5557905B2 JP 5557905 B2 JP5557905 B2 JP 5557905B2 JP 2012514334 A JP2012514334 A JP 2012514334A JP 2012514334 A JP2012514334 A JP 2012514334A JP 5557905 B2 JP5557905 B2 JP 5557905B2
- Authority
- JP
- Japan
- Prior art keywords
- high voltage
- clock signal
- voltage level
- count value
- detection target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Tests Of Electronic Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
前記プログラマブル部品が、前記検出対象クロック信号の前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値が前記第1の所定値を超えるか、立ち上がりエッジカウント値が前記第2の所定値を超えるかを判定し、前記プログラマブル部品が、前記検出対象クロック信号の前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値が前記第1の所定値を超えず、また立ち上がりエッジカウント値が前記第2の所定値を超えていないと判定した場合、前記検出対象クロック信号が有効であると確定し、前記プログラマブル部品が、前記検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値が前記第1の所定値を超え、また立ち上がりエッジカウント値が前記第2の所定値を超えていると判定した場合、前記検出対象クロック信号が無効であると確定するステップを含む。
前記連続するN個のハイ電圧レベルの中のいずれかのハイ電圧レベル期間におけるハイ電圧レベルカウント値を、ソースクロック信号の周波数と参照クロック信号の周波数の比の1/2で割った値であると確定するデューティ比確定ブロック601を含む。
Claims (9)
- プログラマブル部品が、ローカルタイムソースにより生成されたソースクロック信号に周波数分割を行って参照クロック信号を取得するステップと、
前記プログラマブル部品が、前記ソースクロック信号をカウント動作クロックとし、検出対象クロック信号の、前記参照クロック信号の連続するN(Nは正整数である)個のハイ電圧レベルの各ハイ電圧レベル期間における立ち上がりエッジカウント値とハイ電圧レベルカウント値を確定するステップと、
前記プログラマブル部品が、前記検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値と第1の所定値との大きさ関係、及び立ち上がりエッジカウント値と第2の所定値との大きさ関係に基づいて、前記検出対象クロック信号が有効であるかを確定するステップと、を含むことを特徴とするクロック検出方法。 - 前記プログラマブル部品が、前記検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値と第1の所定値の大きさ関係、及び立ち上がりエッジカウント値と第2の所定値との大きさ関係に基づいて前記検出対象クロック信号が有効であるかを確定するステップが、具体的には、
前記プログラマブル部品が、前記検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値が前記第1の所定値を超えるか、立ち上がりエッジカウント値が前記第2の所定値を超えるかを判定し、
前記プログラマブル部品が、前記検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値が前記第1の所定値を超えず、且つ立ち上がりエッジカウント値が前記第2の所定値を超えていないと判定した場合、前記検出対象クロック信号が有効であると確定し、前記プログラマブル部品が、前記検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値が前記第1の所定値を超え、また立ち上がりエッジカウント値が前記第2の所定値を超えていると判定した場合、前記検出対象クロック信号が無効であると確定するステップを含むことを特徴とする、請求項1に記載の方法。 - 前記プログラマブル部品が、前記検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値が前記第1の所定値を超えているか、立ち上がりエッジカウント値が前記第2の所定値を超えているかを判定するステップが、具体的には、
前記プログラマブル部品が、前記各ハイ電圧レベルの立下りエッジにおいて、前記検出対象クロック信号の現在のハイ電圧レベル期間におけるハイ電圧レベルカウント値と立ち上がりエッジカウント値をラッチし、その後、前記検出対象クロック信号の、現在のハイ電圧レベル期間におけるハイ電圧レベルカウント値と立ち上がりエッジカウント値を0にリセットし、0にリセットするハイ電圧レベル期間において、前記検出対象クロック信号の、現在のハイ電圧レベル期間におけるハイ電圧レベルカウント値が前記第1の所定値を超えるか、立ち上がりエッジカウント値が前記第2の所定値を超えるかを判定するステップを含むことを特徴とする、請求項2に記載の方法。 - 前記プログラマブル部品が、前記検出対象クロック信号のデューティ比を、前記検出対象クロック信号の、前記連続するN個のハイ電圧レベルの中のいずれかのハイ電圧レベル期間におけるハイ電圧レベルカウント値を、前記ソースクロック信号の周波数と前記参照クロック信号の周波数の比の1/2で割った値に確定するステップを更に含むことを特徴とする、請求項1乃至3の中のいずれかに記載の方法。
- ソースクロック信号を生成するローカルタイムソースと、
前記ソースクロック信号に周波数分割を行って参照クロック信号を取得し、前記ソースクロック信号をカウント動作クロックとし、検出対象クロック信号の、前記参照クロック信号の連続するN個(Nは正整数である)のハイ電圧レベルの各ハイ電圧レベル期間における立ち上がりエッジカウント値とハイ電圧レベルのカウント値を確定し、前記検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値と第1の所定値との大きさ関係、及び立ち上がりエッジカウント値と第2の所定値との大きさ関係に基づいて、前記検出対象クロック信号が有効であるか否かを確定するプログラマブル部品と、を含むことを特徴とするクロック検出装置。 - 前記プログラマブル部品が、
前記ソースクロック信号に周波数分割を行って参照クロック信号を取得する周波数分割器と、
前記ソースクロック信号をカウント動作クロックとし、検出対象クロック信号の、前記参照クロック信号の前記各ハイ電圧レベル期間における立ち上がりエッジでカウントした立ち上がりエッジカウント値を取得し、検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルをサンプリングカウントしてハイ電圧レベルカウント値を取得するカウンタと、
前記検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値と第1の所定値の大きさ関係、及び立ち上がりエッジカウント値と第2の所定値との大きさ関係に基づいて、前記検出対象クロック信号が有効であるか否かを確定する判決器と、を含むことを特徴とする、請求項5に記載の装置。 - 前記判決器が、
前記検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値が前記第1の所定値を超えるか、立ち上がりエッジカウント値が前記第2の所定値を超えるかを判定する判定ブロックと、
前記検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値が前記第1の所定値を超えず、且つ立ち上がりエッジカウント値が前記第2の所定値を超えていない場合、前記検出対象クロック信号が有効であると確定し、前記検出対象クロック信号の、前記各ハイ電圧レベル期間におけるハイ電圧レベルカウント値が前記第1の所定値を超え、且つ立ち上がりエッジカウント値が前記第2の所定値を超えている場合、前記検出対象クロック信号が無効であると確定する確定ブロックと、を更に含むことを特徴とする、請求項6に記載の装置。 - 前記判定ブロックが、前記各ハイ電圧レベルの立下りエッジにおいて前記検出対象クロック信号の、現在のハイ電圧レベル期間におけるハイ電圧レベルカウント値と立ち上がりエッジカウント値をラッチし、その後、前記検出対象クロック信号の、現在のハイ電圧レベル期間におけるハイ電圧レベルカウント値と立ち上がりエッジカウント値を0にリセットし、0にリセットしたハイ電圧レベル期間において、前記検出対象クロック信号の、現在のハイ電圧レベル期間におけるハイ電圧レベルカウント値が前記第1の所定値を超えるか、立ち上がりエッジカウント値が前記第2の所定値を超えるかを判定することを特徴とする、請求項7に記載の装置。
- 前記検出対象クロック信号のデューティ比を、前記検出対象クロック信号の、前記連続するN個のハイ電圧レベルの中のいずれかのハイ電圧レベル期間におけるハイ電圧レベルカウント値を、前記ソースクロック信号の周波数と前記参照クロック信号の周波数の比の1/2で割った値に確定するデューティ比確定ブロックを更に含むことを特徴とする、請求項5乃至8の中のいずれかに記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100871497A CN101582732B (zh) | 2009-06-10 | 2009-06-10 | 一种时钟检测的方法及装置 |
CN200910087149.7 | 2009-06-10 | ||
PCT/CN2010/073272 WO2010142204A1 (zh) | 2009-06-10 | 2010-05-26 | 一种时钟检测的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012529804A JP2012529804A (ja) | 2012-11-22 |
JP5557905B2 true JP5557905B2 (ja) | 2014-07-23 |
Family
ID=41364719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012514334A Active JP5557905B2 (ja) | 2009-06-10 | 2010-05-26 | クロック検出方法及びその装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8451967B2 (ja) |
EP (1) | EP2445109B1 (ja) |
JP (1) | JP5557905B2 (ja) |
KR (1) | KR101487788B1 (ja) |
CN (1) | CN101582732B (ja) |
AU (1) | AU2010257957B2 (ja) |
PL (1) | PL2445109T3 (ja) |
WO (1) | WO2010142204A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101582732B (zh) * | 2009-06-10 | 2012-07-04 | 中兴通讯股份有限公司 | 一种时钟检测的方法及装置 |
CN102478610A (zh) * | 2010-11-30 | 2012-05-30 | 英业达股份有限公司 | 占空比测量系统与其方法 |
CN102136832B (zh) * | 2011-02-15 | 2013-04-24 | 上海华为技术有限公司 | 时钟信号检测方法及系统 |
CN102957545B (zh) * | 2011-08-17 | 2017-12-05 | 中兴通讯股份有限公司 | 同步网络时钟的维护方法及装置 |
CN103823505B (zh) * | 2014-02-19 | 2017-08-08 | Tcl通讯(宁波)有限公司 | 时钟频率获取系统和时钟频率获取方法 |
CN103944786B (zh) * | 2014-04-28 | 2017-05-10 | 西安空间无线电技术研究所 | 一种自适应计数时钟数据检测方法 |
JP2018042032A (ja) | 2016-09-05 | 2018-03-15 | 東芝メモリ株式会社 | 受信装置 |
CN106597096B (zh) * | 2016-12-02 | 2019-07-02 | 武汉新芯集成电路制造有限公司 | 一种时钟频率监测方法 |
CN107729980B (zh) * | 2017-10-19 | 2020-06-30 | 中南大学 | 一种波形信号自适应计数方法 |
CN109597457B (zh) * | 2018-12-03 | 2022-04-19 | 安徽皖兴通信息技术有限公司 | 一种基于可编程逻辑器件的时钟检测方法和装置 |
CN112234958B (zh) * | 2020-10-29 | 2023-06-23 | 杰华特微电子股份有限公司 | 一种脉冲信号的占空比检测方法及检测电路 |
CN112596578A (zh) * | 2020-12-08 | 2021-04-02 | 北京地平线机器人技术研发有限公司 | 一种时钟监控电路及监控方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0748647B2 (ja) * | 1988-09-20 | 1995-05-24 | 日本電気株式会社 | デューティ比判別回路 |
US4975594A (en) * | 1989-02-28 | 1990-12-04 | Ag Communication Systems Corporation | Frequency detector circuit |
JPH02287114A (ja) * | 1989-04-27 | 1990-11-27 | Toshiba Micro Electron Kk | パルス時間計測用データ平均処理装置 |
JPH04326410A (ja) * | 1991-04-26 | 1992-11-16 | Mitsubishi Electric Corp | クロック監視装置 |
JPH07234742A (ja) * | 1994-02-23 | 1995-09-05 | Fuji Facom Corp | クロックパルス監視装置 |
JPH0876877A (ja) * | 1994-09-06 | 1996-03-22 | Fujitsu Ltd | 異常発振検出回路 |
JPH08181588A (ja) * | 1994-12-22 | 1996-07-12 | Fujitsu Ltd | クロック断検出回路 |
JPH098783A (ja) * | 1995-06-16 | 1997-01-10 | Nec Eng Ltd | クロック断検出システム |
JP3501271B2 (ja) * | 1998-06-10 | 2004-03-02 | 沖電気工業株式会社 | クロック異常検出回路 |
JP3488153B2 (ja) | 1999-10-27 | 2004-01-19 | Necマイクロシステム株式会社 | クロックデューティ検査回路およびクロックデューティ検査が可能なマイクロコンピュータ |
US6597749B1 (en) * | 1999-11-19 | 2003-07-22 | Atmel Corporation | Digital frequency monitoring |
JP4211195B2 (ja) * | 2000-05-17 | 2009-01-21 | 沖電気工業株式会社 | クロック異常検出回路 |
JP2003308131A (ja) * | 2002-04-16 | 2003-10-31 | Matsushita Electric Ind Co Ltd | クロック監視装置 |
US7098715B2 (en) * | 2003-01-30 | 2006-08-29 | Qualcomm Incorporated | Programmable dual-edge triggered counter |
JP2004248164A (ja) * | 2003-02-17 | 2004-09-02 | Hitachi Kokusai Electric Inc | クロック停止監視回路及びクロック停止監視システム |
CN1697324B (zh) * | 2004-05-10 | 2010-04-07 | 华为技术有限公司 | 传输信号去抖动的实现方法及其装置 |
US7129757B2 (en) * | 2004-11-30 | 2006-10-31 | International Business Machines Corporation | Clock frequency detect with programmable jitter tolerance |
JP4634307B2 (ja) * | 2006-01-12 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4653008B2 (ja) * | 2006-04-26 | 2011-03-16 | 富士通株式会社 | クロック異常検出回路、及びクロック異常検出方法 |
JP4643551B2 (ja) * | 2006-12-20 | 2011-03-02 | 富士通株式会社 | 周波数自動監視回路、電子装置、周波数自動監視方法および周波数自動監視プログラム |
US8170165B2 (en) * | 2007-12-05 | 2012-05-01 | Agere Systems Inc. | Clock calibration in sleep mode |
CN101447859B (zh) * | 2008-12-26 | 2012-07-18 | 华为技术有限公司 | 检测时钟频率偏差的方法及其装置 |
CN101582732B (zh) * | 2009-06-10 | 2012-07-04 | 中兴通讯股份有限公司 | 一种时钟检测的方法及装置 |
-
2009
- 2009-06-10 CN CN2009100871497A patent/CN101582732B/zh not_active Expired - Fee Related
-
2010
- 2010-05-26 KR KR1020117030373A patent/KR101487788B1/ko active IP Right Grant
- 2010-05-26 AU AU2010257957A patent/AU2010257957B2/en active Active
- 2010-05-26 WO PCT/CN2010/073272 patent/WO2010142204A1/zh active Application Filing
- 2010-05-26 PL PL10785717T patent/PL2445109T3/pl unknown
- 2010-05-26 JP JP2012514334A patent/JP5557905B2/ja active Active
- 2010-05-26 EP EP10785717.9A patent/EP2445109B1/en active Active
- 2010-05-26 US US13/377,062 patent/US8451967B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2445109A4 (en) | 2013-05-01 |
EP2445109A1 (en) | 2012-04-25 |
US8451967B2 (en) | 2013-05-28 |
KR20120036314A (ko) | 2012-04-17 |
CN101582732B (zh) | 2012-07-04 |
AU2010257957A1 (en) | 2012-02-02 |
EP2445109B1 (en) | 2015-03-18 |
JP2012529804A (ja) | 2012-11-22 |
WO2010142204A1 (zh) | 2010-12-16 |
PL2445109T3 (pl) | 2015-08-31 |
KR101487788B1 (ko) | 2015-02-04 |
CN101582732A (zh) | 2009-11-18 |
AU2010257957B2 (en) | 2014-02-20 |
US20120082281A1 (en) | 2012-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5557905B2 (ja) | クロック検出方法及びその装置 | |
TWI821549B (zh) | 相位預測器及相關使用方法 | |
US20110200162A1 (en) | Clock frequency divider circuit, clock distribution circuit, clock frequency division method, and clock distribution method | |
US9325487B1 (en) | Systems and methods for transferring a signal from a first clock domain to a second clock domain | |
CN103026627A (zh) | 高速分频器及使用高速分频器的锁相环路 | |
TWI516896B (zh) | 判斷安全地採樣時脈域之訊號的時間的系統與方法 | |
JP2011059851A (ja) | 半導体集積回路及び半導体集積回路の発振異常検出方法 | |
JP2018518068A (ja) | 時間デジタル変換器およびデジタル位相同期ループ | |
WO2022267591A1 (zh) | 时钟切换方法及装置、电子设备和计算机可读存储介质 | |
WO2014155706A1 (ja) | 信号処理装置 | |
US8724762B2 (en) | Clock regeneration method, reference-less receiver, and crystal-less system | |
US10177747B2 (en) | High resolution capture | |
TWI475353B (zh) | 時脈產生方法、無參考頻率接收器、以及無晶體振盪器系統 | |
CN102769430B (zh) | 时钟产生方法、无参考频率接收器以及无晶体振荡器系统 | |
CN113517975B (zh) | 载波同步控制方法、系统、变流器设备及可读存储介质 | |
CN116131821A (zh) | 一种高精度延迟时钟校准电路及芯片 | |
JP7309658B2 (ja) | 半導体装置 | |
JP2004214825A (ja) | 周波数比較器 | |
JPH04306930A (ja) | クロック異常検出器 | |
EP3812874B1 (en) | Glitch-free clock multiplexer | |
JP2001237681A (ja) | 入力断検出装置 | |
JP2008166922A (ja) | 極性判定装置及び方法並びに極性設定装置 | |
US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
CN112383300A (zh) | 一种高精度频率相位微跃计 | |
CN117254872A (zh) | 一种高精度时间戳的获取方法、系统、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5557905 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |