KR101323372B1 - 신호 발생 장치 및 이를 이용한 자동 테스트 장치 - Google Patents

신호 발생 장치 및 이를 이용한 자동 테스트 장치 Download PDF

Info

Publication number
KR101323372B1
KR101323372B1 KR1020110094365A KR20110094365A KR101323372B1 KR 101323372 B1 KR101323372 B1 KR 101323372B1 KR 1020110094365 A KR1020110094365 A KR 1020110094365A KR 20110094365 A KR20110094365 A KR 20110094365A KR 101323372 B1 KR101323372 B1 KR 101323372B1
Authority
KR
South Korea
Prior art keywords
signal
digital value
reference signal
operation control
edge
Prior art date
Application number
KR1020110094365A
Other languages
English (en)
Other versions
KR20130030838A (ko
Inventor
정성욱
류경호
정동훈
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020110094365A priority Critical patent/KR101323372B1/ko
Publication of KR20130030838A publication Critical patent/KR20130030838A/ko
Application granted granted Critical
Publication of KR101323372B1 publication Critical patent/KR101323372B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 일 실시예에 따른 신호 발생 장치는 기준 신호, 엣지 버니어와 정수 지연 생성기의 동작 제어신호 및 상기 엣지 버니어의 처리 신호를 입력받아, 상기 기준 신호를 소정 간격 지연시킨 출력 신호를 생성하는 오프셋 보정부를 포함한다.

Description

신호 발생 장치 및 이를 이용한 자동 테스트 장치{A signal generator and an automatic test equipment using thereof}
본 발명은 신호 발생 장치 및 이를 이용한 자동 테스트 장치에 관한 것이다.
자동 테스트 장치(Automatic Test Equipment, ATE)는 시스템-온-칩(System-on-Chip) 또는 집적회로를 포함하는 다양한 전자기기의 에러 여부를 테스트하는 장치이다. 자동 테스트 장치는 일정한 전압, 전류, 타이밍 및/또는 함수상태를 갖는 테스트 신호를 전자기기에 공급하고 그 응답을 모니터링하여 에러 여부를 확인한다. 구체적으로, 자동 테스트 장치는 다양한 위상을 갖는 테스트 신호를 생성하고, 생성된 테스트 신호를 디바이스(device)에 입력하여 테스트 신호에 대한 출력을 확인함으로써 에러 여부를 결정한다.
일반적으로 자동 테스트 장치는 기준 신호를 발생하고, 이를 지연하여 다양한 위상을 갖는 테스트 신호를 생성한다. 일반적인 자동 테스트 장치의 경우, 기준 신호는 사용자의 선택에 따라 다른 주파수를 가질 수 있다.
따라서, 테스트 신호를 생성하기 위한 기준 신호와 기준 신호를 처리(ex. 지연(delay))하기 위한 구성들의 동작을 제어하는 제어 신호간에 동기가 맞지 않는 문제가 있다. 특히, 기준 신호가 임의의 주파수를 가지기 때문에 제어 신호와의 위상차가 가변적이며, 결과적으로 정확한 지연 간격을 갖는 테스트 신호를 생성하기 어렵다. 이는 높은 정확도가 요구되는 자동 테스트 장치의 성능에 치명적인 결함이 될 수 있다.
이에, 본 발명이 이루고자 하는 기술적 과제는 기준 신호를 소정 간격 지연시킨 출력 신호를 생성하는 신호 발생 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 자동 테스트 장치의 정확도를 향상시키는 데 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 신호 발생 장치는 기준 신호, 엣지 버니어와 정수 지연 생성기의 동작 제어신호 및 상기 엣지 버니어의 처리 신호를 입력받아, 상기 기준 신호를 소정 간격 지연시킨 출력 신호를 생성하는 오프셋 보정부를 포함한다.
일 실시예에서, 상기 오프셋 보정부는, 상기 기준 신호 및 상기 동작 제어신호의 위상차를 디지털 값으로 변환하는 시간-디지털 변환부, 그리고 상기 디지털 값을 설정된 값과 비교하여 상기 출력 신호를 생성하는 비교부를 포함할 수 있다.
일 실시예에서, 상기 비교부는 상기 디지털 값이 상기 설정된 값과 같은 경우 출력 신호를 생성할 수 있다.
일 실시예에서, 상기 오프셋 보정부는, 상기 비교부가 상기 출력 신호를 생성하는 경우 상기 디지털 값을 리셋하는 제어부를 더 포함할 수 있다.
일 실시예에서, 상기 시간-디지털 변환부는, 상기 기준 신호의 상승 엣지와 상기 동작 제어신호의 상승 엣지의 위상차를 디지털 값으로 변환하여 출력할 수 있다.
일 실시예에서, 상기 시간-디지털 변환부는 상기 디지털 값이 상기 설정된 값과 같아질 때까지 동작할 수 있다.
일 실시예에서, 상기 시간-디지털 변환부는, 상기 기준 신호의 상승 엣지와 상기 동작 제어신호의 상승 엣지의 위상차를 디지털 값으로 변환하여 출력하고, 상기 디지털 값이 상기 설정된 값보다 작은 경우, 상기 엣지 버니어의 처리 신호의 상승 엣지에 동기하여 상기 디지털 값이 상기 설정된 값과 같아질 때까지 동작할 수 있다.
일 실시예에서, 상기 소정 간격은 상기 설정된 값에 따라 결정될 수 있다.
일 실시예에서, 상기 오프셋 보정부는 상기 기준 신호 및 상기 동작 제어신호의 위상차에 독립적으로 상기 출력 신호를 생성할 수 있다.
일 실시예에서, 상기 기준 신호는 상기 동작 제어신호의 주파수와 같거나, 상기 동작 제어신호의 주파수보다 낮은 주파수를 가질 수 있다.
본 발명의 일 실시예에 따른 자동 테스트 장치는 기준 신호, 엣지 버니어와 정수 지연 생성기의 동작 제어신호 및 상기 엣지 버니어의 처리 신호를 입력받아 상기 기준 신호를 소정 간격 지연시킨 복수의 출력 신호를 생성하는 오프셋 보정부, 그리고 상기 복수의 출력 신호의 상승 엣지마다 토글링(toggling)하여 테스트 신호를 생성하는 테스트 신호 발생부를 포함한다.
일 실시예에서, 상기 오프셋 보정부는, 상기 기준 신호 및 상기 동작 제어신호의 위상차를 디지털 값으로 변환하는 시간-디지털 변환부, 그리고 상기 디지털 값을 설정된 값과 비교하여 상기 출력 신호를 생성하는 비교부를 포함할 수 있다.
일 실시예에서, 상기 비교부는 상기 디지털 값이 상기 설정된 값과 같은 경우 출력 신호를 생성할 수 있다.
일 실시예에서, 상기 시간-디지털 변환부는, 상기 기준 신호의 상승 엣지와 상기 동작 제어신호의 상승 엣지의 위상차를 디지털 값으로 변환하여 출력할 수 있다.
본 발명의 일 실시예에 따른 테스트 신호 생성방법은 기준 신호 및 상기 엣지 버니어와 정수 지연 생성기의 동작 제어신호의 위상차를 디지털 값으로 변환하는 단계, 그리고 상기 디지털 값을 설정된 값과 비교하여 출력 신호를 생성하는 단계를 포함한다.
일 실시예에서, 상기 설정된 값을 조절하여 복수의 출력 신호를 생성하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 복수의 출력 신호의 상승 엣지마다 토글링하여 테스트 신호를 생성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 신호 발생 장치는 기준 신호를 소정 간격 단위로 지연시킨 출력 신호를 생성할 수 있다.
본 발명의 일 실시예에 따르면 자동 테스트 장치의 정확도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 자동 테스트 장치를 개략적으로 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 테스트 신호 생성방법을 나타낸 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 신호 발생 장치의 구조를 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따른 오프셋 보정부의 구조를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 신호 발생 장치의 타이밍 다이어그램을 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 테스트 신호 생성부의 타이밍 다이어그램을 나타낸 것이다.
도 7은 본 발명의 다른 실시예에 따른 신호 발생 장치의 타이밍 다이어그램을 나타낸 것이다.
도 8은 본 발명의 일 실시예에 따른 신호 발생 장치의 칩 설계도를 나타낸 것이다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 신호 발생 장치의 시뮬레이션 결과를 나타낸 것이다.
이하에서, 다수의 다양한 실시 예, 또는 본 발명의 다양한 특징들을 구현하는 예시가 제공된다. 소자에 있어서 특정한 예시 및 배열은 본 발명을 간소하게 표현하기 위해 기술된다. 이와 같은 것들은 단순한 예시일 뿐이며, 한정적인 의미로 해석되지 않는다. 또한, 본 발명은 도면 식별 부호 및/또는 문자를 다양한 예시에서 반복한다. 이러한 반복은 간소화 및 명확화를 목적으로 사용되며, 다양한 실시 예 및/또는 논의되는 구성 간의 관계에 대하여 지정되는 것은 아니다.
또한 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미하며, 특정한 구성 요소가 다른 구성 요소 위에, ~에 연결되어 있는, 및/또는 ~에 커플된 등의 문구는 직접적으로 두 구성 요소가 연결된 실시예를 포함할 수 있으며, 추가적으로 또 다른 구성 요소가 두 구성요소 사이에 배치되어, 두 구성 요소가 직접적으로 연결되지 않은 형태의 실시예도 포함할 수 있다. 또한, 제1, 제2 .. 등을 지칭하는 용어들이 여러 구성 요소들을 기술하기 위하여 여기에서 사용되어 질 수 있다면, 상기 구성 요소들은 이러한 용어들로 한정되지 않는 것으로 이해되어 질 것이다. 단지 이러한 용어들은 어떤 구성 요소로부터 다른 구성 요소를 구별하기 위해서 사용되어질 뿐이다.
본 발명의 일 실시예는 신호 발생 장치 및 이를 이용한 자동 테스트 장치에 관한 것이다. 자동 테스트 장치(Automatic Test Equipment, 이하 'ATE'라 칭함)는 시스템-온-칩(System-on-Chip) 또는 집적회로를 포함하는 다양한 전자기기의 에러 여부를 테스트하는 장치를 의미할 수 있다. ATE는 다양한 위상을 갖는 테스트 신호를 생성하고, 이를 타겟 디바이스(target device)에 입력하여 테스트한다. 따라서, ATE의 정확도를 향상시키기 위해서는 테스트 신호를 생성하는 데 필요한 정확한 위상 지연을 갖는 출력 신호를 생성하는 것이 중요하다. 본 출원의 발명자들은 이러한 점에 착안하여 정확한 위상 지연을 갖는 출력 신호를 생성할 수 있는 신호 발생 장치 및 이를 이용한 ATE를 발명하게 되었다.
이하에서, 본 발명의 일 실시예에 따른 신호 발생 장치 및 이를 이용한 자동 테스트 장치가 도면을 참조하여 상세히 설명될 것이다.
도 1은 본 발명의 일 실시예에 따른 자동 테스트 장치를 개략적으로 나타낸 것이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 자동 테스트 장치(10)는 알고리즘 패턴 생성기(Algorithmic Pattern Generator, 이하 'ALPG' 라 칭함, 300), 타이밍 제너레이터(timing generator, 500), 신호 발생 장치(100), 테스트 신호 생성기(200), 드라이버(600), 비교기(700)를 포함하여 구성될 수 있다. 일반적으로 알려진 구성에 대해서는 간략하게 설명될 것이다.
ALPG(300)는 타겟 디바이스의 테스트에 사용되는 데이터의 읽기, 쓰기를 시험하기 위한 지시코드를 생성하는 기능을 수행할 수 있다. 드라이버(600)는 타겟 디바이스와 테스트 신호 생성기를 연결하여 타겟 디바이스에 테스트 신호를 인가하는 기능을 수행할 수 있다. 비교기(700)는 타겟 디바이스로부터 테스트 결과 신호를 전달받아 에러 여부를 판단하는 기능을 수행할 수 있다. 타이밍 제너레이터(500)는 기준 신호 및/또는 각 구성들을 제어하기 위한 제어 신호를 생성하는 기능을 수행할 수 있다.
이하에서는, 신호 발생 장치(100) 및 테스트 신호 생성기(200)가 보다 구체적으로 설명될 것이다.
신호 발생 장치(100)는 기준 신호를 소정 간격 위상 지연시킨 복수의 출력 신호를 생성할 수 있다. 테스트 신호 생성기(200)는 상기 출력 신호들을 토글링하여 테스트 신호를 생성할 수 있다.
본 발명의 일 실시예에 따른 신호 발생 장치(100)는 정수 지연 생성기(110), 엣지 버니어(edge vernier, 120) 및 오프셋 보정부(130)를 포함할 수 있다.
정수 지연 생성기(110)는 입력되는 딜레이 코드(delay code)에 따라 입력 신호를 위상 지연시켜 출력할 수 있다. 구체적으로, 정수 지연 생성기(110)는 동작 제어신호의 주기의 정수배 단위로 입력 신호를 지연시켜 출력할 수 있다. 입력 신호는 예시적으로 기준 신호를 의미할 수 있다. 엣지 버니어(120)는 정수 지연 생성기(110)로부터 받은 입력 신호를 비트 단위로 지연시켜 출력할 수 있다. 예를 들면, 동작 제어신호의 주파수가 400 MHz 인 경우, 주기 T = 2.5 ns가 되고, 정수 지연 생성기(110)는 2.5 ns의 배수 단위로 입력 신호를 지연시키고, 엣지 버니어(120)는 정수 지연 생성기(110)로부터 신호를 전달받아 2.5 ns를 비트 단위로 지연시켜 출력한다.
오프셋 보정부(130)는 기준 신호, 정수 지연 생성기(110)와 엣지 버니어(120)의 동작 제어신호 및 엣지 버니어(120)의 처리 신호를 입력받을 수 있다. 오프셋 보정부(130)는 상기 3개의 신호를 입력받아, 기준 신호 및 동작 제어신호의 위상차에 독립적으로 기준 신호를 정확히 지연시킨 출력 신호를 생성할 수 있다. 또한, 오프셋 보정부(130)는 상기 출력 신호를 복수 개 생성할 수 있다. 복수의 출력 신호는 각각 다른 위상을 가질 수 있다. 오프셋 보정부(130)의 구체적인 동작에 대해서는 후술 될 것이다.
테스트 신호 생성기(200)는 오프셋 보정부(130)로부터 출력 신호를 전달받을 수 있다. 테스트 신호 생성기(200)는 전달받은 출력 신호들을 토글링(toggling)하여 테스트 신호를 생성할 수 있다. 테스트 신호 생성기(200)는 예시적으로, 출력 신호들의 상승 엣지마다 토글링하여 테스트 신호를 생성할 수 있다. 상승 엣지는 rising edge 또는 positive edge를 의미할 수 있다.
도 2는 본 발명의 일 실시예에 따른 테스트 신호 생성방법을 나타낸 흐름도이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 테스트 신호 생성방법은 기준 신호 및 동작 제어신호의 위상차를 디지털 값으로 변환하는 단계(S110), 디지털 값을 설정된 값과 비교하여 출력 신호를 생성하는 단계(S120), 설정된 값을 변경하여 복수의 출력 신호를 생성하는 단계(S130), 복수의 출력 신호를 토글링하여 테스트 신호를 생성하는 단계(S140)를 포함하여 구성될 수 있다.
상기의 단계들 각각은 이하에서 본 발명의 일 실시예에 따른 신호 발생 장치(100)에 대한 설명을 통해 보다 명확히 이해될 수 있을 것이다.
도 3은 본 발명의 일 실시예에 따른 신호 발생 장치의 구조를 나타낸 것이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 신호 발생 장치(100)는 정수 지연 생성기(110), 엣지 버니어(120) 및 오프셋 보정부(130)를 포함하여 구성될 수 있다. 정수 지연 생성기(110) 및 엣지 버니어(120)의 동작은 도 1에서 설명한 바와 동일할 수 있다.
기준 신호(To)는 정수 지연 생성기(110) 및 오프셋 보정부(130)로 입력될 수 있다. 기준 신호(To)는 출력 신호를 생성하기 위한 신호를 의미할 수 있다. 기준 신호(To)는 사용자의 선택에 따라 다른 주파수를 가질 수 있다.
동작 제어신호(CLK400)는 정수 지연 생성기(110), 엣지 버니어(120) 및 오프셋 보정부(130)로 입력될 수 있다. 동작 제어신호(CLK400)의 주파수는 400 MHz인 경우가 예시적으로 설명될 것이나, 시스템의 동작환경 및/또는 사용자의 설정에 따라 달라질 수 있다. 즉, 동작 제어신호(CLK400)는 2.5ns의 주기를 갖는 펄스 신호일 수 있다.
딜레이 코드(delay code)는 정수 지연 생성기(110) 및 엣지 버니어(120)로 입력될 수 있다. 정수 지연 생성기(110) 및 엣지 버니어(120)로 입력되는 딜레이 코드는 같을 수 있다. 또한, 정수 지연 생성기(110) 및 엣지 버니어(120)로 입력되는 딜레이 코드는 다를 수 있다.
정수 지연 생성기(110) 및 엣지 버니어(120)는 딜레이 코드에 대응하여 기준 신호(To)를 순차적으로 지연시켜 출력할 것이다. 예를 들면, 동작 제어신호의 주파수가 400 MHz 인 경우, 주기 T = 2.5 ns가 되고, 정수 지연 생성기(110)는 2.5 ns의 배수 단위로 기준 신호를 지연시키고, 엣지 버니어(120)는 정수 지연 생성기(110)로부터 신호를 전달받아 2.5 ns를 비트 단위로 지연시켜 출력한다.
엣지 버니어(120)의 처리 신호(INTOUT)는 오프셋 보정부(130)로 입력될 수 있다. 즉, 오프셋 보정부(130)로 기준 신호(To), 동작 제어신호(CLK400), 엣지 버니어(120)의 처리 신호(INTOUT)가 입력될 수 있다.
오프셋 보정부(130)는 기준 신호(To)의 상승 엣지에 동기하여 동작할 수 있다. 오프셋 보정부(130)는 상기 기준 신호(To)를 소정 간격 지연시킨 출력 신호(D#)를 생성할 수 있다.
도 4는 본 발명의 일 실시예에 따른 오프셋 보정부의 구조를 나타낸 것이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 오프셋 보정부(130)는 시간-디지털 변환부(131), 비교부(132) 및 제어부(133)를 포함하여 구성될 수 있다.
시간-디지털 변환부(131)는 기준 신호(To), 동작 제어신호(CLK400) 및 엣지 버니어(120)의 처리 신호(INTOUT)를 입력받을 수 있다. 시간-디지털 변환부(131)는 기준 신호(To)의 상승 엣지에 동기하여 동작할 수 있다. 시간-디지털 변환부(131)는 기준 신호(To)와 동작 제어신호(CLK400)의 위상차를 디지털 값으로 변환할 수 있다. 즉, 시간-디지털 변환부(131)는 기준 신호(To)의 상승 엣지에 동기하여 동작하고, 동작 제어신호(CLK400)의 상승 엣지에 동기하여 동작을 정지할 수 있다. 하지만, 상기 구간에서 시간-디지털 변환부(131)가 동작하여 변환한 디지털 값이 설정된 값(predetermined value)보다 작은 경우, 시간-디지털 변환부(131)는 처리 신호(INTOUT)의 상승 엣지에 동기하여 다시 동작할 수 있다. 상기 디지털 값은 시간-디지털 변환부(131)의 동작에 따라 증가할 것이다. 이 경우, 시간-디지털 변환부(131)는 디지털 값이 설정된 값과 같아질 때까지 동작할 수 있다. 여기서, 설정된 값은 기준 신호(To)를 소정 간격 지연시키기 위해 미리 설정된 디지털 값을 의미할 수 있다.
비교부(132)는 시간-디지털 변환부(131)의 디지털 값과 설정된 값(predetermined value)을 비교하여 출력 신호(D#)를 생성할 수 있다. 구체적으로, 비교부(132)는 디지털 값이 설정된 값과 같은 경우 출력 신호(D#)를 생성할 수 있다. 상기 설정된 값은 사용자의 선택에 따라 달라질 수 있으며, 따라서 비교부(132)는 다양한 위상 지연을 갖는 복수의 출력 신호(D#)를 생성할 수 있다.
제어부(133)는 시간-디지털 변환부(131)에 의해 변환된 디지털 값이 설정된 값과 같을 경우, 상기 디지털 값을 0으로 리셋(reset)할 수 있다. 이는 정확한 위상 지연을 갖는 출력 신호(D#)를 생성하기 위함이다.
도 5는 본 발명의 일 실시예에 따른 신호 발생 장치의 타이밍 다이어그램을 나타낸 것이다. 본 실시예에서 설정된 값(predetermined value)은 예시적으로 8(디지털 값, 1000)이며, 사용자의 선택에 따라 다르게 설정할 수 있다. 설명의 편의를 위해 정수 지연 생성기(110) 및 엣지 버니어(120)로 입력되는 딜레이 코드는 같다고 가정한다.
도 5를 참조하면, 시간-디지털 변환부(TDC)는 기준 신호(To)의 상승 엣지에 동기하여 동작할 수 있다. 시간-디지털 변환부(TDC)는 기준 신호(To)와 동작 제어신호(CLK400)의 위상차를 디지털 값으로 변환할 수 있다. 상기 디지털 값이 4인 경우, 시간-디지털 변환부(TDC)는 우선 동작을 정지할 수 있다. 즉, 시간-디지털 변환부(131)는 기준 신호(To)의 상승 엣지에 동기하여 동작하고, 동작 제어신호(CLK400)의 상승 엣지에 동기하여 동작을 정지할 수 있다. 이후, 처리 신호(INTOUT)의 상승 엣지에 동기하여 시간-디지털 변환부(TDC)는 다시 동작하며, 상기 디지털 값이 설정된 값과 같아질 때까지 동작할 수 있다. 디지털 값이 8이 되면, 제어부(133)에 의해 시간-디지털 변환부(TDC)는 동작을 정지할 수 있다. 또한, 제어부(133)에 의해 상기 디지털 값은 0으로 리셋될 수 있다. 이 경우, 비교부(132)는 출력 신호(D#)를 생성할 것이다. 구체적으로, 출력 신호(D#)의 제1 펄스를 생성할 수 있다. 제1 펄스의 펄스 폭은 예시적으로 처리 신호(INTOUT)의 펄스 폭과 같을 수 있으며, 시스템의 설정 및/또는 환경에 따라 달라질 수 있다.
계속해서, 시간-디지털 변환부(TDC)는 기준 신호(To)의 다음 상승 엣지에 동기하여 다시 동작할 수 있다. 시간-디지털 변환부(TDC)는 기준 신호(To)와 동작 제어신호(CLK400)의 위상차를 디지털 값으로 변환할 수 있다. 상기 디지털 값이 2인 경우, 시간-디지털 변환부(TDC)는 우선 동작을 정지할 수 있다. 이후, 처리 신호(INTOUT)의 상승 엣지에 동기하여 시간-디지털 변환부(TDC)는 다시 동작하며, 상기 디지털 값이 설정된 값과 같아질 때까지 동작할 수 있다. 디지털 값이 8이 되면, 시간-디지털 변환부(TDC)는 동작을 정지할 수 있다. 이 경우, 비교부(132)는 출력 신호(D#)를 생성할 것이다. 구체적으로, 출력 신호(D#)의 제2 펄스를 생성할 수 있다. 제2 펄스의 펄스 폭은 예시적으로 제1 펄스의 펄스 폭과 같을 수 있다.
본 발명의 일 실시예에 따른 신호 발생 장치(100)는 기준 신호(To)의 상승 엣지들로부터 같은 시간(d1=d2)만큼 지연된 출력 신호들을 생성할 수 있다. 즉, 기준 신호(To)와 동작 제어신호(CLK400)의 위상차의 변화에 관계없이, 기준 신호(To)를 일정하게 위상 지연시킨 출력 신호를 생성할 수 있다.
따라서, 본 발명의 일 실시예에 따른 신호 발생 장치(100)는 정확한 위상 지연을 갖는 출력 신호를 생성할 수 있다.
도 6은 본 발명의 일 실시예에 따른 테스트 신호 생성부의 타이밍 다이어그램을 나타낸 것이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 신호 발생 장치(100)의 출력 신호(D0~D3)가 도시된다. 출력 신호(D0~D3)는 서로 다른 위상을 가질 수 있다. 즉, 출력 신호(D0~D3)는 기준 신호(To)의 상승 엣지로부터 서로 다른 위상 지연을 갖는 출력 신호일 수 있다. 테스트 신호는 출력 신호(D0~D3)를 토글링하여 생성될 수 있다. 구체적으로, 테스트 신호는 출력 신호(D0~D3)의 상승 엣지마다 토글링하여 생성될 수 있다. 설정된 값을 조절하면, 도 6의 테스트 신호와 다른 형태를 갖는 테스트 신호를 생성할 수 있다.
상술한 동작을 통해, 본 발명의 일 실시예에 따른 자동 테스트 장치(10)는 다양한 테스트 신호를 생성할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 신호 발생 장치의 타이밍 다이어그램을 나타낸 것이다. 본 실시예에서 설정된 값(predetermined value)은 예시적으로 4(디지털 값, 100)이며, 사용자의 선택에 따라 다르게 설정할 수 있다. 설명의 편의를 위해 정수 지연 생성기(110) 및 엣지 버니어(120)로 입력되는 딜레이 코드는 같다고 가정한다.
도 7을 참조하면, 시간-디지털 변환부(TDC)는 기준 신호(To)의 상승 엣지에 동기하여 동작할 수 있다. 시간-디지털 변환부(TDC)는 기준 신호(To)와 동작 제어신호(CLK400)의 위상차를 디지털 값으로 변환할 수 있다. 디지털 값이 4인 경우, 시간-디지털 변환부(TDC)는 동작을 정지할 수 있다. 즉, 시간-디지털 변환부(131)는 기준 신호(To)의 상승 엣지에 동기하여 동작하고, 동작 제어신호(CLK400)의 상승 엣지에 동기하여 동작을 정지할 수 있다. 또한, 제어부(133)에 의해 디지털 값은 0으로 리셋될 수 있다. 이 경우, 비교부(132)는 출력 신호(D#)를 생성할 것이다. 구체적으로, 출력 신호(D#)의 제1 펄스를 생성할 수 있다. 제1 펄스의 펄스 폭은 예시적으로 처리 신호(INTOUT)의 펄스 폭과 같을 수 있으며, 시스템의 설정 및/또는 환경에 따라 달라질 수 있다.
계속해서, 시간-디지털 변환부(TDC)는 기준 신호(To)의 다음 상승 엣지에 동기하여 다시 동작할 수 있다. 시간-디지털 변환부(TDC)는 기준 신호(To)와 동작 제어신호(CLK400)의 위상차를 디지털 값으로 변환할 수 있다. 상기 디지털 값이 2인 경우, 시간-디지털 변환부(TDC)는 우선 동작을 정지할 수 있다. 이후, 처리 신호(INTOUT)의 상승 엣지에 동기하여 시간-디지털 변환부(TDC)는 다시 동작하며, 상기 디지털 값이 설정된 값과 같아질 때까지 동작할 수 있다. 디지털 값이 4가 되면, 시간-디지털 변환부(TDC)는 동작을 정지할 수 있다. 이 경우, 비교부(132)는 출력 신호(D#)를 생성할 것이다. 구체적으로, 출력 신호(D#)의 제2 펄스를 생성할 수 있다. 제2 펄스의 펄스 폭은 예시적으로 제1 펄스의 펄스 폭과 같을 수 있다.
본 발명의 다른 실시예에 따른 신호 발생 장치(100)는 기준 신호(To)의 상승 엣지들로부터 같은 시간(d1=d2)만큼 지연된 출력 신호들을 생성할 수 있다. 즉, 기준 신호(To)와 동작 제어신호(CLK400)의 위상차의 변화에 관계없이, 기준 신호(To)를 일정하게 위상 지연시킨 출력 신호를 생성할 수 있다.
따라서, 본 발명의 일 실시예에 따른 신호 발생 장치(100)는 정확한 위상 지연을 갖는 출력 신호를 생성할 수 있다.
도 8은 본 발명의 일 실시예에 따른 신호 발생 장치의 칩 설계도를 나타낸 것이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 신호 발생 장치(100)의 실제 칩 설계도가 도시된다. A 및 B는 엣지 버니어(120)를 구성한다. C는 정수 지연 생성기를 구성한다. D는 오프셋 보정부를 구성한다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 신호 발생 장치의 시뮬레이션 결과를 나타낸 것이다. 도 9 및 도 10에서 To는 기준 신호, CLK400은 동작 제어신호, 엣지 버니어의 처리 신호를 나타낸다. 두 경우 모두 설정된 값(predetermined value)은 15, 즉 1111이다.
도 9는 정수 지연 생성기(110) 및 엣지 버니어(120)로 입력되는 딜레이 코드가 0인 경우 출력 신호를 생성하는 과정에서 발생하는 latency를 측정한 그래프이다.
일반적으로, 신호 발생 장치가 출력 신호를 생성하는 과정에서 latency가 발생하게 된다. 따라서, 원하는 위상 지연을 갖는 출력 신호의 생성을 확인하기 위해 latency를 측정한 것이다.
도 10은 처리 신호가 4.6 ns의 지연을 갖도록 딜레이 코드를 설정한 경우의 시뮬레이션 결과를 나타낸 그래프이다. V(D_0)의 그래프를 참조하면, 도 9의 경우와 비교하여, 출력 신호가 약 4.6 ns 지연된 것을 확인할 수 있다. 또한, V(D_0)의 그래프에서, 기준 신호(To)의 첫 번째 상승 엣지로부터 V(D_0)의 첫 번째 펄스까지의 지연 간격은 8.687 ns인 것을 확인할 수 있다. 이는 기준 신호(To)의 두 번째 상승 엣지로부터 V(D_0)의 두 번째 펄스까지의 지연 간격 8.692 ns와 거의 일치한다. 즉, 기준 신호(To)와 동작 제어신호(CLK400)의 위상차의 변화에 관계없이, 기준 신호(To)를 일정하게 위상 지연시킨 출력 신호를 생성할 수 있다. 결과적으로, 본 발명의 일 실시예에 따른 신호 발생 장치는 정확한 위상 지연을 갖는 출력 신호를 생성할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 신호 발생 장치는 정확한 위상 지연을 갖는 출력 신호를 생성할 수 있다. 나아가, 본 발명의 일 실시예에 따른 자동 테스트 장치는 정확한 위상 지연을 갖는 출력 신호들을 이용하여 테스트 신호를 생성할 수 있다. 따라서, 자동 테스트 장치의 정확도를 향상시킬 수 있다. 본 실시예들에서는 신호 발생 장치가 자동 테스트 장치에 이용될 수 있는 것으로 기재되었으나, 이에 한정되지 않으며, 정확한 위상 지연을 갖는 신호를 발생시키기 위한 다양한 전자회로, 전자기기 등에 이용될 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
10: 자동 테스트 장치
100: 신호 발생 장치
200: 테스트 신호 발생부
110: 정수 지연 생성기
120: 엣지 버니어
130: 오프셋 보정부
131: 시간-디지털 변환부
132: 비교부
133: 제어부

Claims (17)

  1. 삭제
  2. 기준 신호, 엣지 버니어와 정수 지연 생성기의 동작 제어신호 및 상기 엣지 버니어의 처리 신호를 입력받아, 상기 기준 신호를 소정 간격 지연시킨 출력 신호를 생성하는 오프셋 보정부를 포함하며,
    상기 오프셋 보정부는,
    상기 기준 신호 및 상기 동작 제어신호의 위상차를 디지털 값으로 변환하는 시간-디지털 변환부; 그리고
    상기 디지털 값을 설정된 값과 비교하여 상기 출력 신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 신호 발생 장치.
  3. 제2 항에 있어서,
    상기 비교부는 상기 디지털 값이 상기 설정된 값과 같은 경우 출력 신호를 생성하는 것을 특징으로 하는 신호 발생 장치.
  4. 제2 항에 있어서,
    상기 오프셋 보정부는,
    상기 비교부가 상기 출력 신호를 생성하는 경우 상기 디지털 값을 리셋하는 제어부를 더 포함하는 것을 특징으로 하는 신호 발생 장치.
  5. 제2 항에 있어서,
    상기 시간-디지털 변환부는,
    상기 기준 신호의 상승 엣지와 상기 동작 제어신호의 상승 엣지의 위상차를 디지털 값으로 변환하여 출력하는 것을 특징으로 하는 신호 발생 장치.
  6. 제5 항에 있어서,
    상기 시간-디지털 변환부는 상기 디지털 값이 상기 설정된 값과 같아질 때까지 동작하는 것을 특징으로 하는 신호 발생 장치.
  7. 제2 항에 있어서,
    상기 시간-디지털 변환부는,
    상기 기준 신호의 상승 엣지와 상기 동작 제어신호의 상승 엣지의 위상차를 디지털 값으로 변환하여 출력하고,
    상기 디지털 값이 상기 설정된 값보다 작은 경우,
    상기 엣지 버니어의 처리 신호의 상승 엣지에 동기하여 상기 디지털 값이 상기 설정된 값과 같아질 때까지 동작하는 것을 특징으로 하는 신호 발생 장치.
  8. 제2 항에 있어서,
    상기 소정 간격은 상기 설정된 값에 따라 결정되는 것을 특징으로 하는 신호 발생 장치.
  9. 제2 항에 있어서,
    상기 오프셋 보정부는 상기 기준 신호 및 상기 동작 제어신호의 위상차에 독립적으로 상기 출력 신호를 생성하는 것을 특징으로 하는 신호 발생 장치.
  10. 기준 신호, 엣지 버니어와 정수 지연 생성기의 동작 제어신호 및 상기 엣지 버니어의 처리 신호를 입력받아, 상기 기준 신호를 소정 간격 지연시킨 출력 신호를 생성하는 오프셋 보정부를 포함하며,
    상기 기준 신호는 상기 동작 제어신호의 주파수와 같거나, 상기 동작 제어신호의 주파수보다 낮은 주파수를 갖는 것을 특징으로 하는 신호 발생 장치.
  11. 기준 신호, 엣지 버니어와 정수 지연 생성기의 동작 제어신호 및 상기 엣지 버니어의 처리 신호를 입력받아 상기 기준 신호를 소정 간격 지연시킨 복수의 출력 신호를 생성하는 오프셋 보정부; 그리고
    상기 복수의 출력 신호의 상승 엣지마다 토글링(toggling)하여 테스트 신호를 생성하는 테스트 신호 발생부를 포함하는 자동 테스트 장치.
  12. 제11 항에 있어서,
    상기 오프셋 보정부는,
    상기 기준 신호 및 상기 동작 제어신호의 위상차를 디지털 값으로 변환하는 시간-디지털 변환부; 그리고
    상기 디지털 값을 설정된 값과 비교하여 상기 출력 신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 자동 테스트 장치.
  13. 제12 항에 있어서,
    상기 비교부는 상기 디지털 값이 상기 설정된 값과 같은 경우 출력 신호를 생성하는 것을 특징으로 하는 자동 테스트 장치.
  14. 제12 항에 있어서,
    상기 시간-디지털 변환부는,
    상기 기준 신호의 상승 엣지와 상기 동작 제어신호의 상승 엣지의 위상차를 디지털 값으로 변환하여 출력하는 것을 특징으로 하는 자동 테스트 장치.
  15. 기준 신호 및 엣지 버니어와 정수 지연 생성기의 동작 제어신호의 위상차를 디지털 값으로 변환하는 단계; 그리고
    상기 디지털 값을 설정된 값과 비교하여 출력 신호를 생성하는 단계를 포함하는 테스트 신호 생성방법.
  16. 제15 항에 있어서,
    상기 설정된 값을 조절하여 복수의 출력 신호를 생성하는 단계를 더 포함하는 테스트 신호 생성방법.
  17. 제16 항에 있어서,
    상기 복수의 출력 신호의 상승 엣지마다 토글링하여 테스트 신호를 생성하는 단계를 더 포함하는 테스트 신호 생성방법.
KR1020110094365A 2011-09-20 2011-09-20 신호 발생 장치 및 이를 이용한 자동 테스트 장치 KR101323372B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110094365A KR101323372B1 (ko) 2011-09-20 2011-09-20 신호 발생 장치 및 이를 이용한 자동 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110094365A KR101323372B1 (ko) 2011-09-20 2011-09-20 신호 발생 장치 및 이를 이용한 자동 테스트 장치

Publications (2)

Publication Number Publication Date
KR20130030838A KR20130030838A (ko) 2013-03-28
KR101323372B1 true KR101323372B1 (ko) 2013-10-30

Family

ID=48180243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110094365A KR101323372B1 (ko) 2011-09-20 2011-09-20 신호 발생 장치 및 이를 이용한 자동 테스트 장치

Country Status (1)

Country Link
KR (1) KR101323372B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991052B1 (ko) * 2018-03-22 2019-06-19 주식회사 네오셈 에프피지에이 서데스 로직을 이용한 실시간 고속 고정밀 타이밍 발생기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837521A (en) * 1987-07-02 1989-06-06 Schlumberger Systems & Services, Inc. Delay line control system for automatic test equipment
JPH0694796A (ja) * 1990-09-05 1994-04-08 Schlumberger Technol Inc 自動テスト装置用イベントシーケンサ
KR100463969B1 (ko) * 2000-03-24 2004-12-31 가부시키가이샤 어드밴티스트 이벤트 기반 테스트 시스템용 딜레이 시간 삽입

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837521A (en) * 1987-07-02 1989-06-06 Schlumberger Systems & Services, Inc. Delay line control system for automatic test equipment
JPH0694796A (ja) * 1990-09-05 1994-04-08 Schlumberger Technol Inc 自動テスト装置用イベントシーケンサ
KR100463969B1 (ko) * 2000-03-24 2004-12-31 가부시키가이샤 어드밴티스트 이벤트 기반 테스트 시스템용 딜레이 시간 삽입

Also Published As

Publication number Publication date
KR20130030838A (ko) 2013-03-28

Similar Documents

Publication Publication Date Title
US7190174B2 (en) Method for calibrating timing clock
US8878582B2 (en) Apparatus and method for duty cycle calibration
US8633722B1 (en) Method and circuit for testing accuracy of delay circuitry
JP3625400B2 (ja) 可変遅延素子のテスト回路
US9831886B2 (en) Background calibration for digital-to-analog converters
JPWO2007138814A1 (ja) 試験装置および試験モジュール
US20110169501A1 (en) Delay circuit
US7209849B1 (en) Test system, added apparatus, and test method
KR101323372B1 (ko) 신호 발생 장치 및 이를 이용한 자동 테스트 장치
US11533056B2 (en) Circuit, chip and semiconductor device
JP4191185B2 (ja) 半導体集積回路
JP5243287B2 (ja) ジッタ印加回路、パターン発生器、試験装置、および、電子デバイス
US8008958B2 (en) Electronic device and method of correcting clock signal deviations in an electronic device
US20220260635A1 (en) Circuit for transferring data from one clock domain to another
WO2012007986A1 (ja) 測定回路および試験装置
Junnarkar et al. FPGA-based self-calibrating time-to-digital converter for time-of-flight experiments
US20220263515A1 (en) Circuit for converting a signal between digital and analog
US7444576B2 (en) Target value search circuit, taget value search method, and semiconductor test device using the same
US9645195B2 (en) System for testing integrated circuit
US20080228417A1 (en) Changing point detecting circuit, jitter measuring apparatus and test apparatus
US7895005B2 (en) Duty cycle measurement for various signals throughout an integrated circuit device
JP2011169594A (ja) マルチストローブ回路およびそのキャリブレーション方法および試験装置
KR101957412B1 (ko) 새로운 버니어 지연선 디자인이 적용된 시간 디지털 변환기 및 보스트 회로 장치
JP2010263408A (ja) 集積回路、集積回路システム、シリアルパラレル変換装置およびスキュー調整方法
Stackler et al. A novel method to synchronize high-speed data converters

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee