JPWO2007091322A1 - 信号生成装置、周期信号観測システム、集積回路、周期信号観測方法、集積回路の試験方法 - Google Patents
信号生成装置、周期信号観測システム、集積回路、周期信号観測方法、集積回路の試験方法 Download PDFInfo
- Publication number
- JPWO2007091322A1 JPWO2007091322A1 JP2007557714A JP2007557714A JPWO2007091322A1 JP WO2007091322 A1 JPWO2007091322 A1 JP WO2007091322A1 JP 2007557714 A JP2007557714 A JP 2007557714A JP 2007557714 A JP2007557714 A JP 2007557714A JP WO2007091322 A1 JPWO2007091322 A1 JP WO2007091322A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frequency
- periodic signal
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31928—Formatter
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
LSI回路内の所定の周期信号を観測するためにI/Oを介して該LSI回路の外部に出力される複数の周期観測用信号をLSI回路内で生成する信号生成装置であって、前記周期信号を所定の分周比で分周する分周回路と、前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路とを備える。
Description
本発明は、周期信号の周期を観測する技術に関するものである。
近年、サーバやパソコン等に搭載されているCPU等の半導体集積回路(以下、LSI)は、その動作周波数(クロック周波数)が飛躍的に上がってきている。LSIの動作を保証確認または障害解析するためには、LSI内部信号(例えば、同期クロック信号)をLSI外部から観測する必要があるため、LSI内部の高周波信号の周期等を観測する技術が求められている。
図11および図12は、従来の高周波信号の観測方法について説明するための図である。
図11に示す従来の観測方法では、LSI内の高周波信号をそのまま外部へ出力し、周期等を観測する。このような観測方法においては、LSI内部から高周波信号をLSI外部へと出力する際のインターフェイスにはI/O回路が使用される。
一方、図12に示す他の従来の観測方法では、LSI内で高周波信号を分周回路によって低周波信号に変換してから、その低周波信号をLSI外部へ出力し、出力された信号の周期等を観測する。この場合にもLSI内外のインターフェイスにはI/O回路が使用される。図13に、図12に示す観測方法で用いられる分周回路の回路構成例を示す。同図にしめす分周回路では、入力波形の4分周波形が出力される。
図11に示した従来の観測方法の場合、LSI内部とLSI外部との間のインターフェイスに使用されているI/O回路には、高周波信号を出力可能な高速動作性能が要求される。しかしながら、近年LSIの動作周波数は飛躍的に向上しているため、このような高周波信号をLSI外部に伝達可能なI/Oの開発は技術的に困難になってきている。仮に、動作速度の遅いI/Oをインターフェイスとして用いた場合には、LSI外部に出力される信号の波形が不安定になったり出力不可能となってしまうという問題がある。
また、図12に示した他の従来の観測方法の場合、分周した信号の波形しか観測できないため、元の高周波信号の周期そのものを高精度に観測することができない。
本発明は上述した問題点を解決するためになされたものであり、LSI回路内の所定の周期信号を低コスト且つ高精度に観測する技術を提供することを目的とする。
上述した課題を解決するため、本発明に係る信号生成装置は、LSI回路内の所定の周期信号を観測するためにI/Oを介して該LSI回路の外部に出力される複数の周期観測用信号をLSI回路内で生成する信号生成装置であって、前記周期信号を所定の分周比で分周する分周回路と、前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路とを備えることを特徴とするものである。
また、本発明に係る信号生成装置において、前記遅延回路は、前記分周回路で分周されるべき前記周期信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、前記分周回路は、前記遅延回路にて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周することを特徴とするものである。
また、本発明に係る信号生成装置において、前記遅延回路は、前記分周回路で分周された信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得ることを特徴とすることができる。
また、本発明に係る信号生成装置において、前記遅延回路は、前記分周回路で分周される信号に、前記周期信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与えることを特徴とするものである。
また、本発明に係る信号生成装置において、前記分周回路は、前記I/Oにて伝達可能な周波数となる分周比で前記周期信号を分周することを特徴とすることができる。
また、本発明に係る周期信号観測システムは、LSI回路内の周期信号をI/Oを介してLSI回路の外部に導いて観測する周期信号観測システムであって、上述のような構成の信号生成装置と、前記信号生成装置にて生成された複数の周期観測用信号間の位相差に基づいて、前記周期信号の周期を観測する周期観測部とを備えることを特徴とするものである。
また、本発明に係る集積回路は、周期信号である基準信号に基づいて所定の処理を実行する集積回路であって、前記基準信号を前記集積回路内部で生成する基準信号生成部と、前記基準信号を所定の分周比で分周する分周回路と、前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路と、前記分周回路により分周処理が施され、且つ前記遅延回路により前記所定の位相差が与えられた複数の信号を前記集積回路の外部に導くI/Oとを備えることを特徴とすることができる。
また、本発明に係る集積回路において、前記遅延回路は、前記分周回路で分周されるべき前記基準信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、前記分周回路は、前記遅延回路にて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周することを特徴とすることができる。
また、本発明に係る集積回路において、前記遅延回路は、前記分周回路で分周された信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得ることを特徴とすることができる。
また、本発明に係る集積回路において、前記遅延回路は、前記分周回路で分周される信号に、前記基準信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与えることを特徴とすることができる。
また、本発明に係る集積回路において、前記分周回路は、前記I/Oにて伝達可能な周波数となる分周比で周期信号を分周することを特徴とすることができる。
また、本発明に係る周期信号観測方法は、LSI回路内の周期信号をI/Oを介してLSI回路の外部に導いて観測する周期信号観測方法であって、LSI回路内の所定の周期信号を所定の分周比で分周する分周ステップと、前記分周ステップで分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延ステップと、前記分周ステップおよび遅延ステップにより生成された複数の周期観測用信号間の位相差に基づいて、前記周期信号の周期を観測する周期観測ステップとを備えることを特徴とするものである。
また、本発明に係る周期信号観測方法において、前記遅延ステップは、前記分周ステップで分周されるべき前記周期信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、前記分周ステップは、前記遅延ステップにて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周することを特徴とすることができる。
また、本発明に係る周期信号観測方法において、前記遅延ステップは、前記分周ステップで分周された信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得ることを特徴とすることができる。
また、本発明に係る周期信号観測方法において、前記遅延ステップは、前記分周ステップで分周される信号に、前記周期信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与えることを特徴とすることができる。
また、本発明に係る周期信号観測方法において、前記分周ステップは、前記I/Oにて伝達可能な周波数となる分周比で前記周期信号を分周することを特徴とすることができる。
また、本発明に係る集積回路の試験方法は、集積回路の駆動に用いられる第一の周期信号を所定の分周比で分周するとともに、所定の位相を付与することにより得られる第二の周期信号を生成する第一の工程と、前記第一の周期信号を前記所定の分周比で分周するとともに、前記第二の周期信号に対して特定の位相差を付与することにより得られる第三の周期信号を生成する第二の工程と、前記第二の周期信号及び前記第三の周期信号を前記集積回路の外部に出力する第四の工程と、前記第四の工程にて出力された第二の周期信号と第三の周期信号の位相差を判別する第五の工程と、を有することを特徴とすることができる。
以下、本発明の実施の形態について図面を参照しつつ説明する。
図1は、本実施の形態による周期信号観測システムの基本構成について説明するための図である。また、図2は図1に示す各信号(高周波信号A、低周波信号B、低周波信号C)の関係を示すタイミングチャートである。
本実施の形態による周期信号観測システムSは、LSI回路(集積回路に相当)9内の基準信号生成部8にて生成される高周波信号A(所定の周期信号である基準信号(第一の周期信号に相当))を観測するためにI/Oを介して該LSI回路9の外部に出力される複数の周期観測用信号(図1に示す分周信号出力A(第二の周期信号に相当)および分周信号出力B(第三の周期信号に相当))をLSI回路9内で生成する信号生成装置1と、信号生成装置1にて生成された複数の周期観測用信号間の位相差に基づいて、周期信号の周期を観測する測定器(周期観測部)3と、信号生成装置1にて生成された信号を測定器3へと伝達するためのインターフェイスであるI/O回路201およびI/O回路202から構成されている。LSI回路9では、基準信号生成部8にて生成される基準信号に基づいて、所定の処理が行われる。
具体的に、信号生成装置1は、分周遅延回路101および分周遅延回路102を備えてなる構成となっている。
ここでの分周遅延回路101および分周遅延回路102は、それぞれが高周波信号Aを所定の分周比で分周するための分周回路を備えている。また、分周遅延回路101と分周遅延回路102は、これらが互いに協働して、分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路としての機能を備えている。
また、測定器3は、複数の入力チャンネルを持ち、複数の周期信号間の位相差を観測可能な測定機器(例えば、オシロスコープ等)から構成されている。図1に示すように、信号生成装置1によって生成された2つの信号(分周信号)は、I/O回路201およびI/O回路202を介して測定器3へと送信される。
図3は、本実施の形態による信号生成装置1を備えたLSI9の内部回路の構成例を示す図である。同図に示すように、信号生成装置1は、基準信号を入力とし分周信号を出力する2つの分周遅延回路101,分周遅延回路102と、これら分周遅延回路の制御信号を同期化するための同期化回路103とから構成される。
図4に、図3にて示した分周遅延回路101および分周遅延回路102の回路構成例を示す(ここでは、一例として分周比を4分周としている)。同図に示すG1,G2は、D型フリップフロップ(以下、FF)と呼ばれ、基準信号CLKの立ち上がりエッジ(信号波形がLからHに変化するタイミング)におけるデータ入力信号Dの値をラッチし、これを出力信号Qとして後段に転送する回路である。また、G3,G4はセレクト信号Sの値によって出力信号を切り替えるセレクタ回路、G5は入力信号を反転して出力するインバータ、G6は入力信号の排他的論理和を出力するXOR回路である。ここで、分周遅延回路101および分周遅延回路102における分周処理の分周比は、I/O回路201およびI/O回路202にて周期信号をLSI外に出力可能な周波数となるような分周比に設定されている。
このように、LSI内部とLSI外部との間のインターフェイスであるI/O回路の性能に合わせて、観測対象である高周波信号を分周することにより、高周波信号に対応できないようなI/O回路を用いた場合でも、高精度な周期信号の観測が可能となる。すなわち、観測対象である高周波信号に対応した特別なI/O回路を用意する必要がなく、周期信号観測システム全体としてのコストダウンに寄与することができる。
図3にて示した同期化回路103は、FFに非同期信号を入力とする際に、その出力がメタステーブル状態(出力がHレベルとLレベルの中間の電位にとどまった状態)となるのを回避することを目的とした回路である。図5は、本実施の形態における同期化回路103の回路構成の一例を示す図である。ここでは、同期化回路103は、複数段のFFを直列に接続して構成されている。
続いて、本実施の形態による信号生成装置1の動作について説明する。
まず、図4に示した分周遅延回路について、一例として設定信号をSET[0]=L,SET[1]=Lとした場合の動作を説明する。図6は、このように設定した場合における、分周遅延回路にて生成される信号について説明するためのタイミングチャートである。
動作を開始する際、制御信号CNTL=Lとしておく。CNTL=Lの間は、G3,G4は「0」入力側を選択し出力するので、N0=L,OUT=Lが保持される。あるタイミングでCNTL=Hとなると、G3,G4は「1」入力側を選択出力する。よって、N0は次の基準信号CLKの立ち上がりエッジでN0=Hに変化し、その後基準信号CLKの立ち上がりエッジごとに値を反転するように動作を続ける。G2は、N0=Hのときの基準信号CLKの波形の立ち上がりエッジで値を反転するような動作をする。
次に、設定信号をSET[0]=H,SET[1]=Lとした場合についても説明する。図7は、このように設定した場合における、分周遅延回路にて生成される信号について説明するためのタイミングチャートである。
CNTL=Lの間は、G3,G4は「0」入力側を選択し出力するので、N0=H,OUT=Lを保持する。CNTL=Hとなると、G3,G4は「1」入力側を選択出力し、N0は次の基準信号CLKの立ち上がりエッジでN0=Lに変化し、その後基準信号CLKの立ち上がりエッジごとに値を反転するように動作を続ける。G2は、N0=Hのときの基準信号CLKの波形の立ち上がりエッジで値を反転するような動作をする。
図6と図7を比較するとわかるように、SET[1:0]の値によって、基準信号CLKの波形の異なる立ち上がりエッジに依存した4分周波形がOUTから出力されることとなる。
なお、ここでは、分周遅延回路で分周される高周波信号に対して、周期信号の信号波形における波形がLからHとなる立ち上がりタイミング(所定の波形変化が起こるタイミング)から次の波形の立ち上がりタイミングまでの時間分の位相差を付与する構成となっているが、これに限られるものではなく、周期信号の信号波形における波形がHからLとなる立ち下がりタイミングから次の立ち下りタイミングまでの時間分の位相差を付与することもできる。
次に、図3に示した回路について、例として設定信号AをSETA[0]=H,SETA[1]=L,SETB[0]=L,SETB[1]=Lとした場合の動作を説明する。図8は、このように設定した場合における、信号生成装置1にて生成される信号について説明するためのタイミングチャートである。
制御信号CNTL=0の間、分周遅延回路101,102内のFFは、それぞれ設定信号SETA,SETBの値を取り込み保持している。CNTL=Hに変化すると、同期化回路を通過する分のサイクル遅れたあとで、CNTL0=Hとなるので、分周遅延回路101,102は同時に動作を開始する(第一の工程および第二の工程に相当)。分周遅延回路101,102内の動作は先に説明した通りであり、OUTA,OUTBから基準信号CLKの4分周波形の2つの信号が出力される(第三の工程に相当)が、この2つの信号間の位相は基準信号CLKの1周期分だけずれていることになる。
したがって、信号生成装置1にて生成される複数の周期信号を図1に示したように、LSI外部へ出力し、その位相差を観測(判別)する(第四の工程に相当)ことで、基準信号CLKの周期を測定することができる。このように、本実施の形態による集積回路の試験方法は、集積回路の駆動に用いられる第一の周期信号を所定の分周比で分周するとともに、所定の位相を付与することにより得られる第二の周期信号を生成する第一の工程と、第一の周期信号を所定の分周比で分周するとともに、第二の周期信号に対して特定の位相差を付与することにより得られる第三の周期信号を生成する第二の工程と、第二の周期信号及び第三の周期信号を集積回路の外部に出力する第三の工程と、第三の工程にて出力された第二の周期信号と第三の周期信号の位相差を判別する第四の工程とを備えている。
また、同様の手順により、分周遅延回路101および分周遅延回路102への設定信号SETA,SETBの値を任意に設定し、基準信号CLKの2周期,3周期を測定することも可能である。
また、観測波形の位相差で基準信号CLKの周期を正しく測定するには、図1に示す分岐ポイントから測定器までの2つの経路における遅延時間が等しいことが条件となるが、実際には、回路性能ばらつきや伝送ケーブル長の誤差等により、遅延時間がずれてしまうことがある。この遅延誤差は、設定信号SETA,SETBの値を等しく設定した際に信号生成装置1で生成される複数の信号の波形位相差として測定できるので、補正することが可能である。
図9および図10は、本実施の形態による周期信号観測方法の大まかな処理の流れについて説明するためのフローチャートである。上述の実施の形態では、基準信号CLKに基づいて、分周遅延回路101および102にて位相の異なる分周された複数の信号を生成しているが、基準信号CLKを分周する処理と、位相の異なる複数の信号を生成する処理とを別々に行なう場合には、その順序はどちらが先でもよい。すなわち、本実施の形態による信号生成装置においては、基準信号CLKに基づき、結果として位相の異なる分周された複数の信号(周期観測用信号)が生成されればよい。
図9は、基準信号CLKに基づいて、位相の異なる複数の信号を生成した後、これら複数の信号それぞれに対して分周処理を行なう場合の処理の流れを示すフローチャートである。
まず、分周回路で分周されるべき周期信号(基準信号CLK)に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得る(遅延ステップ)(S101)。
次に、遅延ステップにて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周し、複数の周期観測用信号を生成する(分周ステップ)(S102)。
測定器3は、分周ステップおよび遅延ステップにより生成された複数の周期観測用信号間の位相差に基づいて、周期信号の周期を観測する(周期観測ステップ)(S103)。
図10は、基準信号CLKを分周し、該分周された周期信号に基づいて、位相の異なる複数の信号を生成する場合の処理の流れを示すフローチャートである。
まず、LSI回路9内の基準信号CLKを所定の分周比で分周する(分周ステップ)(S201)。
続いて、分周ステップで分周された信号に所定の位相差を与えて、位相が互いに異なる複数の周期観測用信号を得る(遅延ステップ)(S202)。なお、ここでは、分周ステップで分周された信号に、基準信号CLKの信号波形における所定の波形変化(例えば、波形の立ち上がりや立下り)が起こるタイミングから次の所定の波形変化が起こるタイミングまでの時間分の位相差を与える。
測定器3は、分周ステップおよび遅延ステップにより生成された複数の周期観測用信号間の位相差に基づいて、周期信号の周期を観測する(周期観測ステップ)(S203)。
また、本実施の形態では、分周遅延回路が二つ設けられている(二つの周期観測用信号が生成される)例を示したが、これに限られるものではなく、分周遅延回路の並列数を増やす構成とすることも可能である。
4分周波形を2つの分周遅延回路で出力した場合、基準信号CLKの連続する4周期のうち、いずれか1周期のみが観測可能となる。しかし、分周遅延回路の並列数を増やした場合には、例えば4分周波形を4つの分周遅延回路で出力する構成とすると、連続する周期全てを観測可能となる。これにより、一般的なPLL(Phase Locked Loop)回路によって生成された高周波の基準信号CLKを、4分周波形を4つの分周遅延回路で出力する回路で出力し、連続する周期(ある周期と次の周期)の関係(ばらつき)に着目することで、PLL回路における性能指標のひとつであるサイクル・トゥ・サイクル・ジッタを測定することができるという効果を奏する。
このように、本実施の形態によれば、分周遅延回路を使用することで信号周波数を下げ、波形の出力および観測を容易にしながら、2つの波形の位相差を観測することで、基準信号の周期を測定することができる。したがって、従来測定が困難であった高周波信号の周期の観測が容易となる。
さらに、各々の分周遅延回路において出力のトリガとなる基準信号の波形のエッジ(波形の立ち上がり又は立下がり位置)の間隔を相対的に可変にしている(複数の信号間の位相差を可変にしている)ので、1周期の観測のみに限らず、複数周期(2周期、3周期等)の観測を行なうこともできる。また、トリガとなるエッジを同一にした場合には測定経路遅延の誤差を測定できるので、測定経路に起因する誤差の補正を行なうこともできる。
本発明を特定の態様により詳細に説明したが、本発明の精神および範囲を逸脱しないかぎり、様々な変更および改質がなされ得ることは、当業者には自明であろう。
以上に詳述したように本発明によれば、LSI回路内の所定の周期信号を低コスト且つ高精度に観測する技術を提供することができる。
また、本発明に係る集積回路の試験方法は、集積回路の駆動に用いられる第一の周期信号を所定の分周比で分周するとともに、所定の位相を付与することにより得られる第二の周期信号を生成する第一の工程と、前記第一の周期信号を前記所定の分周比で分周するとともに、前記第二の周期信号に対して特定の位相差を付与することにより得られる第三の周期信号を生成する第二の工程と、前記第二の周期信号及び前記第三の周期信号を前記集積回路の外部に出力する第三の工程と、前記第三の工程にて出力された第二の周期信号と第三の周期信号の位相差を判別する第四の工程と、を有することを特徴とすることができる。
まず、LSI回路9内の基準信号CLK(所定の周期信号)を所定の分周比で分周する(分周ステップ)(S201)。
Claims (17)
- LSI回路内の所定の周期信号を観測するためにI/Oを介して該LSI回路の外部に出力される複数の周期観測用信号をLSI回路内で生成する信号生成装置であって、
前記周期信号を所定の分周比で分周する分周回路と、
前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路と
を備える信号生成装置。 - 請求項1に記載の信号生成装置において、
前記遅延回路は、前記分周回路で分周されるべき前記周期信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、
前記分周回路は、前記遅延回路にて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周する信号生成装置。 - 請求項1に記載の信号生成装置において、
前記遅延回路は、前記分周回路で分周された信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得る信号生成装置。 - 請求項1に記載の信号生成装置において、
前記遅延回路は、前記分周回路で分周される信号に、前記周期信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与える信号生成装置。 - 請求項1に記載の信号生成装置において、
前記分周回路は、前記I/Oにて伝達可能な周波数となる分周比で前記周期信号を分周する信号生成装置。 - LSI回路内の周期信号をI/Oを介してLSI回路の外部に導いて観測する周期信号観測システムであって、
請求項1乃至請求項5に記載の信号生成装置と、
前記信号生成装置にて生成された複数の周期観測用信号間の位相差に基づいて、前記周期信号の周期を観測する周期観測部と
を備える周期信号観測システム。 - 周期信号である基準信号に基づいて所定の処理を実行する集積回路であって、
前記基準信号を前記集積回路内部で生成する基準信号生成部と、
前記基準信号を所定の分周比で分周する分周回路と、
前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路と、
前記分周回路により分周処理が施され、且つ前記遅延回路により前記所定の位相差が与えられた複数の信号を前記集積回路の外部に導くI/Oと
を備える集積回路。 - 請求項7に記載の集積回路において、
前記遅延回路は、前記分周回路で分周されるべき前記基準信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、
前記分周回路は、前記遅延回路にて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周する集積回路。 - 請求項7に記載の集積回路において、
前記遅延回路は、前記分周回路で分周された信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得る集積回路。 - 請求項7に記載の集積回路において、
前記遅延回路は、前記分周回路で分周される信号に、前記基準信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与える集積回路。 - 請求項7に記載の集積回路において、
前記分周回路は、前記I/Oにて伝達可能な周波数となる分周比で周期信号を分周する集積回路。 - LSI回路内の周期信号をI/Oを介してLSI回路の外部に導いて観測する周期信号観測方法であって、
LSI回路内の所定の周期信号を所定の分周比で分周する分周ステップと、
前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延ステップと、
前記分周ステップおよび遅延ステップにより生成された複数の周期観測用信号間の位相差に基づいて、前記周期信号の周期を観測する周期観測ステップと
を備える周期信号観測方法。 - 請求項12に記載の周期信号観測方法において、
前記遅延ステップは、前記分周ステップで分周されるべき前記周期信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、
前記分周ステップは、前記遅延ステップにて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周する周期信号観測方法。 - 請求項12に記載の周期信号観測方法において、
前記遅延ステップは、前記分周ステップで分周された信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得る周期信号観測方法。 - 請求項12に記載の周期信号観測方法において、
前記遅延ステップは、前記分周ステップで分周される信号に、前記周期信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与える周期信号観測方法。 - 請求項12に記載の周期信号観測方法において、
前記分周ステップは、前記I/Oにて伝達可能な周波数となる分周比で前記周期信号を分周する周期信号観測方法。 - 集積回路の駆動に用いられる第一の周期信号を所定の分周比で分周するとともに、所定の位相を付与することにより得られる第二の周期信号を生成する第一の工程と、
前記第一の周期信号を前記所定の分周比で分周するとともに、前記第二の周期信号に対して特定の位相差を付与することにより得られる第三の周期信号を生成する第二の工程と、
前記第二の周期信号及び前記第三の周期信号を前記集積回路の外部に出力する第三の工程と、
前記第三の工程にて出力された第二の周期信号と第三の周期信号の位相差を判別する第四の工程と、
を有する集積回路の試験方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/302223 WO2007091322A1 (ja) | 2006-02-09 | 2006-02-09 | 信号生成装置、周期信号観測システム、集積回路、周期信号観測方法、集積回路の試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2007091322A1 true JPWO2007091322A1 (ja) | 2009-06-25 |
Family
ID=38344930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007557714A Withdrawn JPWO2007091322A1 (ja) | 2006-02-09 | 2006-02-09 | 信号生成装置、周期信号観測システム、集積回路、周期信号観測方法、集積回路の試験方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090009220A1 (ja) |
JP (1) | JPWO2007091322A1 (ja) |
WO (1) | WO2007091322A1 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2629028B2 (ja) * | 1988-08-10 | 1997-07-09 | 株式会社日立製作所 | クロック信号供給方法および装置 |
US5043596A (en) * | 1988-09-14 | 1991-08-27 | Hitachi, Ltd. | Clock signal supplying device having a phase compensation circuit |
JPH06148293A (ja) * | 1992-11-10 | 1994-05-27 | Kawasaki Steel Corp | 論理回路テスト回路 |
US5463337A (en) * | 1993-11-30 | 1995-10-31 | At&T Corp. | Delay locked loop based clock synthesizer using a dynamically adjustable number of delay elements therein |
JP2005326234A (ja) * | 2004-05-13 | 2005-11-24 | Sony Corp | 回路検査装置および集積回路 |
JP2006023102A (ja) * | 2004-07-06 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 発振器検査用集積回路 |
-
2006
- 2006-02-09 JP JP2007557714A patent/JPWO2007091322A1/ja not_active Withdrawn
- 2006-02-09 WO PCT/JP2006/302223 patent/WO2007091322A1/ja active Application Filing
-
2008
- 2008-07-03 US US12/216,419 patent/US20090009220A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2007091322A1 (ja) | 2007-08-16 |
US20090009220A1 (en) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100545780C (zh) | 利用相移周期波形进行时间测量的电路、方法、系统及仪器 | |
US8736338B2 (en) | High precision single edge capture and delay measurement circuit | |
JP2007184847A (ja) | クロックアンドデータリカバリ回路及びserdes回路 | |
JP4874963B2 (ja) | 低周波数デジタル信号と高周波数デジタル信号との間の同期化 | |
KR102224031B1 (ko) | 회로 지연 감시장치 및 방법 | |
JP5314491B2 (ja) | 試験装置、試験方法、および、デバイス | |
JP2006329987A (ja) | ジッタ測定装置、及びジッタ測定方法 | |
US20120066559A1 (en) | Built-in Bit Error Rate Test Circuit | |
JP3625400B2 (ja) | 可変遅延素子のテスト回路 | |
JPWO2005121827A1 (ja) | タイミング発生器および半導体試験装置 | |
Polzer et al. | An approach for efficient metastability characterization of FPGAs through the designer | |
JPH1010179A (ja) | 遅延素子試験装置および試験機能を有する集積回路 | |
JP2019022237A (ja) | 高分解能の時間−ディジタル変換器 | |
KR101541175B1 (ko) | 지연선 기반 시간-디지털 변환기 | |
US7363568B2 (en) | System and method for testing differential signal crossover using undersampling | |
JPWO2007091322A1 (ja) | 信号生成装置、周期信号観測システム、集積回路、周期信号観測方法、集積回路の試験方法 | |
JP5243340B2 (ja) | 試験装置および試験方法 | |
JP2013024857A (ja) | 速度測定方法及びそのシステム | |
JP2012083342A (ja) | 測定装置、測定方法、試験装置およびプログラム | |
JP3847150B2 (ja) | 半導体集積回路とそのジッタ測定方法 | |
JP2011095102A (ja) | 測定装置および試験装置 | |
WO2011033588A1 (ja) | 試験装置および試験方法 | |
JP2009210544A (ja) | 半導体集積回路 | |
JP2006343345A (ja) | 半導体集積回路とそのジッタ測定方法 | |
JP5829448B2 (ja) | ジッタ検出装置、ジッタ検出方法、及びジッタ検出プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091228 |