JP4874963B2

JP4874963B2 - 低周波数デジタル信号と高周波数デジタル信号との間の同期化

Info

Publication number: JP4874963B2
Application number: JP2007518310A
Authority: JP
Inventors: 淳中村
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 2004-06-24
Filing date: 2005-06-24
Publication date: 2012-02-15
Anticipated expiration: 2025-06-24
Also published as: DE112005001517T5; US7061286B2; DE112005001517B4; JP2008504746A; US20050285640A1; WO2006002374A1; CN100444078C; CN1973251A

Description

本発明は、概括的にはデジタル論理回路に関し、更に詳細には、異なるクロックレートで動作するデジタル論理回路間の同期に関する。

ほとんどの最新のデジタルシステムは、システム内のさまざまな回路部品の動作の時間を制御するためにクロックを使用する。デジタルシステムを設計する際、１つの回路要素が動作を実行するためにクロック制御される場合はいつでも、その動作を完了するために必要なその回路要素への入力がすでに生成されていることを確実にするように注意がなされる。このように、回路要素のすべてが一斉に動作して、期待される結果をもたらすことができる。

複雑なシステムには、複数のクロックを含むものもある。各クロックは、システム全体の回路要素の或るサブセット内で動作のタイミングを制御する場合がある。これら要素のサブセットは、「クロックドメイン」と呼ばれることが多い。たとえば、システムのいくつかの部分が高周波数測定又は高速信号処理を実行する、複数のクロックドメインが使用される場合がある。システムのこれらの部分は、比較的高周波数のクロックを必要とする可能性がある。システムの他の部分は、比較的低周波数の制御機能を実行する場合があり、したがって、より低周波数のクロックでクロック制御される安価なロジックで実装される可能性がある。

製造中の半導体デバイスを検査するために使用されるタイプの自動検査装置は、複数のクロックドメインを有するタイプのシステムの一例である。図１は、一般に「テスタ」と呼ばれる１つの自動検査装置をブロック図形態で示す。テスタ２０はコンピュータワークステーション２２を含み、それは、オペレータインタフェースとしての役割を果たし、テスタ２０に全体的な制御を提供する。

テスタ２０は、テスタ２０が、半導体被試験デバイス（ＤＵＴ：device under test）９０を検査するために必要な信号のすべてを生成し且つ測定するために必要な多くの機能を実行する回路を含む、多くの電子回路カードを含むテストヘッド２４を有する。

テスタ２０は、複数の計器カード（instrument card）３０を含むように示されている。計器カードは、半導体デバイスの検査中に必要に応じて信号を生成し又は測定する回路を含む。計器カード３０Ａは、検査の一部としてデジタル信号を生成し且つ測定するデジタル計器カードの一例である。カード３０Ａは、計器カード３０Ａの回路のタイミングをとるクロックを生成するクロックモジュール４０を含む。クロックモジュール４０は、開示内容がすべて参照により本明細書に援用される「ANALOG CLOCK MODULE」と題するGage等に対する米国特許第６，１８８，２５３号に述べられているもの等のクロックモジュールであってもよい。

図１の例では、クロックモジュール４０は、直接デジタル合成（ＤＤＳ）回路４２とフェーズロックループ及びフィルタ回路４４を含む。フェーズロックループ及びフィルタ回路４２は、周波数がプログラム可能であるクロック信号を出力する。クロックモジュール４０によって生成されるクロックの周波数は、特定の被検査デバイスに対して適当なレートで検査機能を実行するようにプログラムされることが好ましい。他の計器３０の各々も同様にクロックモジュール４０を含んでもよく、各々が、検査機能がその計器によって実行されるのに適している周波数でクロックを生成するようにプログラムされる。

デジタル計器カード３０Ａはまた、フォーマット及びＰＩＮエレクトロニクス４８も含み、それは、被検査デバイス（ＤＵＴ）９０に与えられるデジタル信号を生成し且つ測定する。それら信号の値及びそれらがＤＵＴ９０に与えられる正確な時刻は、パターン生成及びタイミング回路４６のプログラミングによって制御される。

テスタ２０は、多くのデジタル信号を同時に生成し且つ測定することができるように、複数のデジタル計器を含んでもよい。計器３０の他のものは、異なる機能を実行する。多くの半導体デバイスが、アナログ信号を生成するか又はそれに基づいて動作する。たとえば、ディスクドライブコントローラ、携帯電話及びオーディオ・ビデオシステムで使用される半導体チップは、すべて、デジタル形式の信号に加えてアナログ形式の信号を生成するか又はそれに基づいて動作する。これらチップを検査するために、計器３０によっては、アナログ信号を生成し又は測定する。

ＤＵＴ９０を完全に検査するためには、通常、ＤＵＴ９０が特定のデジタル入力に応答して特定のアナログ信号を生成すること、又はＤＵＴ９０が一定のアナログ入力信号に応答して特定のデジタル出力を生成することを確認することが必要である。ＤＵＴ９０が期待された値のアナログ信号又はデジタル信号を生成したことを知るだけでは十分でない場合が多い。信号が入力に対して適当な時刻に生成されたことも知ることが必要であることが多い。したがって、テスタ２０内のさまざまな計器３０を互いに同期させることが必要であることが多い。

この文脈において、「同期した」とは、計器が何らかの信号を予測可能な時間関係で生成することを意味する。検査システムでは、異なる計器におけるイベントが同時に発生することは必要でなく、また、「同期した」イベントが「同時」である必要がないことが多い。代りに、検査システムでは、検査が実行される時はいつでもいくつかのイベントが同じ相対時刻で発生することがより重要であることが多い。検査システムが各検査において同じ相対的タイミングで信号を生成しない場合、検査結果の相違は、被検査デバイスにおける実際の相違ではなく検査信号が生成され又は測定された方法の相違に帰する可能性がある場合もある。一方、イベントが予測可能な時間関係を有する場合、検査毎の相違を、被検査デバイスにおける欠陥とより容易に関連付けることができ、それによりテスタがより正確となる。さらに、２つのイベントが、測定することができる予測可能な時間関係を有する場合、テスタを、イベントが制御された時間関係で発生するように較正することができることが多い。しかしながら、「同期的」とは、必ずしも、２つのイベントの相対時刻が特定の値を有するように制御されることを意味しない。

図１は、テスタ２０がさまざまなリージョンカード２８を有することを示す。各リージョンカード２８は、複数の計器カード３０に接続される。リージョンカードは、そのリージョンカードに接続されたさまざまな計器３０に対し基準クロック信号及び同期信号を提供する。リージョンカード２８はすべて、マスタリージョンカード２６に位置する基準クロック発生器３４から基準クロックを受け取る。この基準クロックは、リージョンカード２８の各々の基準クロックファンアウト回路３８を通して或るリージョンの計器カード３０の各々にファンアウトされる。同様に、マスタリージョンカード２６において生成された同期信号は、リージョンカード２８の各々に分配され、そのリージョン内の計器カード３０に対する同期信号ファンアウト回路３６においてファンアウトされる。

テスタ内でさまざまな他の同期方式を使用してもよい。たとえば、計器から計器へ、特定の計器を同期させるのを可能にする接続を提供してもよい。一般に、複数の計器は、同期信号にアクセスすることができる場合、すべて時間基準を設定しその時間基準に対してイベントを制御するように動作することができる。

本発明は、低周波数デジタル回路を高周波数デジタル回路と同期させることが特に困難であることを認めている。図１のテスタ２０と同様に、高周波数クロックはテスタを通してルーティングされる際にその精度を維持することができないため、基準クロックは一般に低周波数クロックを必要とする。高周波数クロックは、クロック発生モジュール４０等において生成される。

図２は、低周波数クロックドメインにおけるデジタル回路２１０を、高周波数クロックドメインにおけるデジタル回路２１２と同期させる必要のあるシナリオを表す一般的なブロック図である。図２は、概して、ＬＦ＿ＣＬＫと表示する低周波数クロックと、ＨＦ＿ＣＬＫと表示する高周波数クロックとを示す。低周波数デジタル回路２１０において、ＳＹＮＣと表示する同期信号が生成される。図２は、低周波数クロック信号及び高周波数クロック信号を理想化した形式で示す。クロックの各期間は、完全に一様であるように示されており、期間は正確な間隔を有する。しかしながら、すべてのクロック信号が幾分かの量のジッタを有する。

図３は、高周波数デジタル回路２１２を低周波数デジタル回路２１０と同期させるように意図された同期信号ＳＹＮＣが、低周波数クロックＬＦ＿ＣＬＫと整列される場合に発生する可能性のある問題点を示す。ＳＹＮＣパルス３１０は名目上のエッジ３１２及び３１４を有する。しかしながら、ＬＦ＿ＣＬＫはジッタを有し、それは、ＳＹＮＣパルス３１０の立上りエッジ及び立下りエッジの実際の位置が、名目上の位置より早く又は遅く発生する可能性があることを意味する。ＳＹＮＣパルス３１０の立上りエッジは、３１２Ａと３１２Ｂとの間に発生する可能性がある。ＳＹＮＣパルス３１０の立下りエッジは、時刻３１４Ａと３１４Ｂとの間に発生する可能性がある。時刻３１２Ａと３１２Ｂとの間及び時刻３１４Ａと３１４Ｂとの間の差は、ＬＦ＿ＣＬＫにおけるジッタＪを表す。

高周波数デジタル回路２１２を同期させるためにＳＹＮＣパルス３１０が使用される場合、ＳＹＮＣパルスの立上りエッジ３１２又は立下りエッジ３１４が変化することにより、高周波数デジタル回路２１２からの出力信号のタイミングが変化する可能性がある。

信号３２０Ａは、検査プログラムの１回の実行で発生する可能性のあるＳＹＮＣパルス３１０に同期する高周波数デジタル回路２１２の出力を表す。信号３２０Ａは、ＳＹＮＣパルス３１０の立上りエッジと立下りエッジとの間の間隔において何らかの機能を実行する、ＨＦ＿ＣＬＫによってクロック制御される回路の出力を示す。たとえば、この期間中に高周波数信号を送信してもよい。

ＨＦ＿ＣＬＫは、ＳＹＮＣパルス３１０のタイミングをとるために使用されるＬＦ＿ＣＬＫより高周波数の信号である。したがって、それは、ＳＹＮＣパルス３１０が及ぶ間隔において複数の周期を有する。信号３２０Ａは、ＨＦ＿ＣＬＫの周期に対応する複数の信号遷移を有するように示されている。これら信号遷移のうちの１つが、３２２Ａにおいて、ＳＹＮＣパルス３１０の名目上の立上りエッジ３１２と整列されるように示されている。ＳＹＮＣパルス３１０の立上りエッジが、エッジ３１２に示すような名目時刻に発生する場合、高周波数デジタル回路２１２の出力信号は、３２２Ａに示すようなタイミングを有することになる。しかしながら、信号３１０のジッタによってＳＹＮＣパルス３１０の立上りエッジが３１２Ａで発生する場合、高周波数デジタルロジック２１２の出力は、信号３２０Ｂとして示すように現われる。信号３２０Ｂにおいて、信号遷移３２２Ｂは、立上りエッジ３１２Ａと整列する。

タイミングにおける同様の差は、高周波数デジタルロジック２１２がＳＹＮＣパルス３１０の立下りエッジと同期する場合に発生する可能性がある。立下りエッジは、３１４Ａ及び３１４Ｂによって境界が画される間隔の任意の時刻に発生する可能性がある。信号３２０Ａは、ＳＹＮＣパルス３１０の立下りエッジが３１４Ａで発生する場合の出力を示す。対照的に、信号３２０Ｂは、ＳＹＮＣパルス３１０の立下りエッジが３１４Ｂと同様に遅れて発生する場合の出力を示す。

ＳＹＮＣパルス３１０の立上りエッジ及び立下りエッジと同期する高周波数デジタル回路２１２におけるパルスは、Ｅで示す間隔の間のいずれかの時刻で発生する。ジッタがランダムであるため、その間隔内の正確な時刻は、サイクル毎に知ることができない。さらに、ジッタは、ＳＹＮＣパルス３１０の立上りエッジと立下りエッジとの両方に対して必ずしも同じではないため、高周波数デジタル論理回路２１２内のイベントの相対的なタイミングがジッタによって影響を受ける可能性がある。したがって、高周波数デジタルロジック２１２の出力におけるイベントのタイミングで検査毎に相違がある可能性がある。ＳＹＮＣパルス３１０の立上りエッジと立下りエッジとの間の間隔において信号が生成される例では、その信号は、信号３２０Ａに示すような間隔Ｉ_Ａ又は信号３２０Ｂに示すような間隔Ｉ_Ｂで生成される可能性がある。任意の特定の検査においていずれの間隔が発生するかは、一般に予測不可能な、ＬＦ＿ＣＬＫのジッタによって決まる。

タイミングにおけるこうした相違により、高周波数デジタルロジック２１２の動作に望ましくない結果がもたらされる可能性がある。イベントの相対的なタイミングが不確実であることにより、高周波数ロジック２１２の動作において予測不可能な検査結果、又はさらには誤りがもたらされる可能性がある。

本発明は、低周波数回路と高周波数回路との改善された同期に関する。
一態様では、本発明は、第１のクロックでクロック制御され且つ同期出力を有する第１のサブ回路を有する回路に関する。回路は、第１のクロックより大きい周波数を有する第２のクロックでクロック制御される第２のサブ回路であって、同期入力を有する第２のサブ回路を備える。同期回路は、第１のサブ回路の同期出力に結合された入力と、第２のサブ回路の同期入力に結合された出力と、第２のクロックに結合されたクロック入力とを有する。同期回路は、第２のクロックより長い周期を有するクロック分周器を有する。同期回路はまた、データ入力及びデータ出力並びにクロック入力を有するラッチであって、クロック入力は分周されたクロックに結合され、データ入力は第１のサブ回路の同期出力に結合される、ラッチを備える。

別の態様では、本発明は、第１のクロックでクロック制御され且つ同期出力を生成する第１のサブ回路と、第２のクロックでクロック制御される第２のサブ回路であって、同期入力を有する第２のサブ回路とを有する回路に関する。回路は、第２のクロックに対して同期される複数の順序付けられたクロックを提供するクロック分周器回路であって、複数の順序付けられたクロックは、各クロックがその順序においてそれに先行するクロックより長い周期を有するような順序を有する、クロック分周器回路を有する同期回路を備える。回路は、複数のラッチを備え、各ラッチはデータ入力及びデータ出力並びにクロック入力を有する。この回路内で、複数のラッチは順序を有し、各ラッチのクロック入力は複数の順序付けられたクロックのうちの１つに結合され、複数のラッチの各々及びそれに結合された順序付けられたクロックはそれらのそれぞれの順序において同じ相対位置を有する。順序における最後のラッチのデータ入力は、第１のサブ回路の同期出力に結合され、順序における他のすべてのラッチのデータ入力は、順序における次のラッチのデータ出力に結合される。また、順序における第１のラッチのデータ出力は、第２のサブ回路の同期入力に結合される。

さらに別の態様では、本発明は、第１のクロックでクロック制御される第１のサブ回路を、第２のクロックでクロック制御される第２のサブ回路と同期させる方法に関する。この方法では、第２のクロックから複数のクロックが生成され、複数のクロックの個々のクロックは第２のクロックと同期され且つ第２のクロックの周期とは異なる周期を有する。第１のサブ回路に対する同期信号が生成され、同期信号にはジッタが関連する。同期信号が、同期信号に関連するジッタの大きさより長い周期を有する複数のクロックのうちの１つと整列される。その後、同期信号が第２のクロックと整列される。第２のサブ回路が、第２のクロックと整列された後の同期信号と同期される。

添付図面は、一定比例尺で描かれているようには意図されていない。図面において、それぞれの図に示される同一又は略同一要素の各々は、同様の符号で表されている。明確にする目的で、すべての図面においてすべての要素には符号を付していない場合もある。

本発明は、その適用において以下の説明に示されるか又は図面に例示される要素の構造及び配置の詳細に限定されない。本発明は、他の実施形態が可能であり、且つさまざまな方法で実施されるか又は実行されることが可能である。また、本明細書で使用する語句及び術語は、説明の目的のためのものであり、限定するものとみなされるべきではない。本明細書における「含む、有する(including)」、「具備する、備える（comprising）」又は「有する（having）」、「包含する（containing）」、「含む、伴う（involving）」及びその変形は、以下列挙する項目及びその均等物並びに追加の項目を包含するように意図されている。

図４は、低周波数デジタル回路２１０と高周波数デジタル回路２１２との間に接続された同期回路４００を示す。デジタル回路２１０及び２１２は、テスタにおける異なる計器を表してもよい。たとえば、低周波数デジタル回路２１０は、実行される検査動作を指定する一連のコマンドを送出するパターン発生器であってもよい。高周波数デジタル回路２１２は、直接デジタル合成を使用してＡＣ信号を生成するアナログ計器であってもよい。これらＡＣ信号は、パターン発生器からのコマンドによって指定される特性を有してもよい。

低周波数デジタル回路２１０は、ＬＦ＿ＣＬＫによってクロック制御されてもよく、高周波デジタル回路２１２は、それより高周波数のＨＦ＿ＣＬＫによってクロック制御されてもよい。ＬＦ＿ＣＬＫ及びＨＦ＿ＣＬＫの特定の周波数は、本発明には重要ではない。しかしながら、企図される実施形態では、ＬＦ＿ＣＬＫは２００ＭＨｚを下回る周波数を有し、ＨＦ＿ＣＬＫは５００ＭＨｚを上回る周波数を有する。

高周波数デジタル回路２１２は、同期回路４００への入力としての役割を果たすＨＦ＿ＣＬＫを提供する。低周波数デジタル回路２１０は、従来技術と同様にＳＹＮＣ信号を生成する。同期回路４００は、高周波数デジタル回路２１２に提供される出力ＨＦ＿ＳＹＮＣを生成する。ＨＦ＿ＳＹＮＣは、ＳＹＮＣ信号から導出されるが、ＳＹＮＣ信号にジッタがある場合であっても繰返し可能であるタイミングで、ＨＦ＿ＣＬＫに対してタイミングが取られる。高周波数デジタル回路２１２は、従来技術による回路が信号ＳＹＮＣに応答したのと同様に、その動作を信号ＨＦ＿ＳＹＮＣに同期させる。

同期回路４００内では、ＨＦ＿ＣＬＫがクロック分割器（分周器）回路４０８に提供される。クロック分周器４００は、一連のクロック信号を生成し、それらは各々ＨＦ＿ＣＬＫに同期するが、連続的に低くなる周波数に分周される。例示する実施形態では、クロック分周器回路４０８は、各々が１つの１／２クロック分周器として構成されるＤタイプフリップフロップのチェーンから作成される。

典型的なものとしてＤタイプフリップフロップ４１４を用いると、入力クロックは、Ｄタイプフリップフロップ４１４のクロック入力に提供される。Ｄタイプフリップフロップ４１４の反転出力は、その入力に戻るようにルーティングされる。入力クロックの各立上りエッジに対し、Ｄタイプフリップフロップ４１４の状態はトグル変化する。このため、Ｄタイプフリップフロップ４１４の出力は、入力クロックの２サイクル毎に１つの完全なサイクルをもたらす。したがって、フリップフロップ４１４の出力の値は、ＨＦ＿ＣＬＫの１／２の周波数におけるクロックを表し、１／２ＨＦ＿ＣＬＫと呼ぶことができる。

ＨＦ＿ＣＬＫの１／２の周波数の信号は、チェーンにおける次のクロック分周器への入力に提供される。フリップフロップ４１２は、フリップフロップ４１４と同様に構成される。それは、入力として１／２ＨＦ＿ＣＬＫを受け、出力として１／４ＨＦ＿ＣＬＫを生成する。Ｄタイプフリップフロップ４１０は、クロック分周器として同様に構成される。それは、入力として１／４ＨＦ＿ＣＬＫを受けて、出力として１／８ＨＦ＿ＣＬＫを生成する。

クロック分周器４０８は、３段のクロック分周器を有するように示されている。ＨＦ＿ＣＬＫ及びＬＦ＿ＣＬＫの相対的な周波数に基づき、異なる数のクロック分周器を採用してもよい。好ましくは、最終クロック分周器の段が、ＳＹＮＣ信号のジッタの大きさより長い周期を有するクロックを生成する。

本明細書で使用する、ジッタの「大きさ」とは、特定の信号の時間の最大の予測される変動を指す。ジッタの大きさは、幾分かの期間にわたるジッタの統計的特性に基づく。ジッタは一般にランダムであるため、任意の瞬間において、特定の信号のタイミングにおいて統計的特性によって予測され得るより小さいか又は大きい実際のずれをもたらす可能性がある。ジッタの大きさを特徴づけるさまざまな方法が既知である。

クロック分周器４０８の出力は、低周波数デジタル回路２１０に提供される。この分周されたクロックは、低周波数デジタルクロックとしての役割を果たしてもよい。別法として、それを、低周波数デジタル回路２１０によって生成されるＳＹＮＣ信号のタイミングで、ゲートとして使用してもよい。たとえば、低周波数デジタル回路２１０が、高周波数デジタル回路２１２と同期するべきであると判断した場合、クロック分周器４０８によって提供される分周されたクロックのエッジを検出するまで、ＳＹＮＣパルスの生成を含むその同期動作の開始を待ってもよい。

低周波数デジタルロジック２１０によって生成されるＳＹＮＣ信号は、ラッチとしての役割を果たすフリップフロップ４３０に与えられる。ラッチ４３０は、クロック分周器４０８の最低周波数クロック出力によってクロック制御される。ＳＹＮＣ信号にジッタがある場合であっても、ラッチ４３０は信号を適当にラッチし、フリップフロップ４３０の出力は、同様にラッチとしての役割を果たすフリップフロップ４２０に提供される。

フリップフロップ４２０は、クロック分周器４０８からの１／４ＨＦ＿ＣＬＫによってクロック制御される。フリップフロップ４２０の出力は、１／２ＨＦ＿ＣＬＫによってクロック制御されるフリップフロップ４２２への入力として提供される。そして、フリップフロップ４２２の出力は、フリップフロップ４２４への入力として提供される。フリップフロップ４２４はＨＦ＿ＣＬＫによってクロック制御される。したがって、フリップフロップ４２４の出力はＨＦ＿ＣＬＫと整列され、ＨＦ＿ＳＹＮＣ信号を表す。

同期回路の動作は、図５のタイミング図を参照することによってより理解され得る。タイミング図は、ＨＦ＿ＣＬＫ信号と、クロック分周器４０８によって生成される分周されたクロックとを示す。

ＳＹＮＣ信号は、１／８ＨＦ＿ＣＬＫの周期の間のいずれかの時刻に生成されるように示されている。ＳＹＮＣ信号は、ジッタＪを含む場合であっても、１／８ＨＦ＿ＣＬＫの同じ周期の間に発生する。それは、そのクロックの周期が、ジッタＪによって不確実にもたらされる任意のタイミングより長いためである。信号５１０は、ラッチとして作用するフリップフロップ４３０の出力を表す。信号５１０は、１／８ＨＦ＿ＣＬＫと整列された後のＳＹＮＣ信号である。

信号５１２は、ラッチ４２０を通過した後の信号５１０を表す。この信号は、１／４ＨＦ＿ＣＬＫと整列するように示されている。信号５１４は、ラッチ４２２を通過した後の信号５１２を表す。ラッチ４２２は、１／２ＨＦ＿ＣＬＫによってクロック制御される。したがって、この信号は、１／２ＨＦ＿ＣＬＫと整列される。信号ＨＦ＿ＳＹＮＣは、ラッチ４２４を通過した後の信号５１４を表す。このラッチはＨＦ＿ＣＬＫによってクロック制御されるため、出力はＨＦ＿ＣＬＫと整列される。

重要なことは、信号ＨＦ＿ＳＹＮＣが、ＨＦ＿ＣＬＫに対して既知のタイミング関係で発生することである。このタイミング関係は、ＳＹＮＣ信号にジッタがある場合であっても変化しない。ＳＹＮＣ信号が、ジッタＪによってもたらされる不確定性の幅の内の任意の時刻で発生する場合に、同じタイミング関係が適用される。それは、ＳＹＮＣ信号のエッジが、ジッタに関わらず、クロック分周器４０８によって生成される最低周波数クロックの同じ周期の中にあるためである。

図５は、ＳＹＮＣ信号の立上りエッジ及び立下りエッジと整列される点によって境界が画される間隔Ｉ_ｃを有する信号出力を示す。ＳＹＮＣ信号の立上りエッジ及び立下りエッジにおいてジッタが存在するにも関わらず、間隔Ｉ_ｃは、常にＨＦ＿ＣＬＫの同じ数のサイクルに及ぶ。図３に示すＩ_Ａ及びＩ_Ｂ等の間隔とは対照的に、Ｉ_ｃは、常に同じ継続時間を有する。このように、同期回路４００は、高周波数デジタル論理回路２１２からの繰返し可能な性能を確実にする。

以上説明した本発明の少なくとも１つの実施形態のいくつかの態様により、当業者には、さまざまな改変、変更及び改善が容易に思いつくことは理解されるべきである。
たとえば、他の形態のクロック分周器を使用してもよい。また、クロックの周波数を２で分周するクロック分周器を作成することが都合がよいが、他の周波数比を使用するクロック分周器を使用してもよい。さらに、クロック分周器チェーンにおける段の数は単に例示のためである。段の数は、ＬＦ＿ＣＬＫにおけるジッタの大きさに対するＨＦ＿ＣＬＫの周期によって決まることが好ましい。

別の例として、Ｄタイプフリップフロップは、ラッチ機能を実行するものとして例示している。クロックに対し制御された時刻において入力をラッチすることができる任意の回路要素をラッチとして使用してもよい。

さらに、クロック分周器４０８は、最高周波数から最低周波数まで順序付けられる複数のクロックを生成する分周器要素のチェーンを有する。この順序付けを有するクロックが、図示したように線形にレイアウトされる回路要素のチェーンで生成されることは必ずしも必要ではない。任意の都合のよいレイアウトを使用してもよい。

また、上述した実施形態は、分周器チェーンへの入力における高周波数クロックが、順序付けられた一連のクロックにおける最初のクロックであることを示す。また、分周器要素のチェーンによって生成されるすべてのクロックが対応するラッチに接続されるようにも示す。２倍を超えて周波数が異なるクロック間で適当な同期を維持することができる場合、クロック分周器回路によって生成されるすべてのクロックが対応するラッチに接続される必要はない。

こうした改変、変更及び改善は、本開示の一部であるように意図されており、本発明の精神及び範囲内にあるように意図されている。したがって、上述した説明及び図面は、単に一例としてのものである。

従来技術による自動検査装置のブロック図である。低周波数デジタル回路と高周波数デジタル回路との間の同期を理解するために有用な略図である。タイミングの不確定性を理解するために有用な略図である。本発明の一実施形態による同期回路の略図である。図４の回路の動作を理解するために有用なタイミング図である。

Claims

回路であって、
ａ）第１のクロックでクロック制御され、出力を有する第１のサブ回路と、
ｂ）前記第１のクロックより大きい周波数を有する第２のクロックでクロック制御される第２のサブ回路であって、入力を有する第２のサブ回路と、
ｃ）前記第１のサブ回路の前記出力に結合された入力と、前記第２のサブ回路の前記入力に結合された出力と、前記第２のクロックに結合されたクロック入力とを有する同期回路であって、
ｉ）前記第２のクロックに対して同期された複数の順序付けられたクロックを生成するクロック分周器であって、前記複数の順序付けられたクロックは、各クロックがその順序においてそれに先行するクロックより長い周期を有するような順序を有する、クロック分周器と、
ｉｉ）データ入力及びデータ出力並びに複数のクロック入力を有するラッチのチェーンであって、各クロック入力は前記複数の順序付けられたクロックの１つのクロックに結合され、前記データ入力は前記第１のサブ回路の前記出力に結合される、ラッチのチェーンと、を備える同期回路と、
を備えた回路。
前記第２のクロックは直接デジタル合成によって生成される、請求項１に記載の回路。
前記第２のクロックは５００ＭＨｚを超える周波数を有し、前記第１のクロックは２００ＭＨｚを下回る周波数を有する、請求項２に記載の回路。
請求項２に記載の回路を具備する自動検査装置であって、前記第２のサブ回路は高周波数ＡＣ計器の一部である、自動検査装置。
前記クロック分周器は、分周器回路のチェーンを備え、各分周器回路は入力及び出力を有し、前記チェーンの各連続した分周器回路の入力は、該チェーンにおける先行する分周器回路の出力に接続され、各分周器回路は、その入力における周波数の半分の周波数のクロックを出力し、前記チェーンにおける前記第１の分周器回路の入力は前記第２のクロックに結合される、請求項１に記載の回路。
前記クロック分周器は、
ａ）分周器回路のチェーンであって、各分周器回路が入力及び出力を有し、前記チェーンにおける各連続した分周器回路の入力は、該チェーンにおける先行する分周器回路の出力に接続され、各分周器回路はその入力における周波数の半分の周波数のクロックを出力し、前記チェーンにおける前記第１の分周器回路の入力は前記第２のクロックに結合される、分周器回路のチェーン、
を備える、請求項１に記載の回路。
前記分周器回路の各々はＤタイプフリップフロップを備える、請求項６に記載の回路。
回路であって、
ａ）第１のクロックでクロック制御され、出力を生成する第１のサブ回路と、
ｂ）第２のクロックでクロック制御される第２のサブ回路であって、入力を有する第２のサブ回路と、
ｃ）同期回路であって、
ｉ）前記第２のクロックに対して同期される複数の順序付けられたクロックを提供するクロック分周器回路であって、前記複数の順序付けられたクロックは、各クロックがその順序においてそれに先行するクロックより長い周期を有するような順序を有する、クロック分周器回路と、
ｉｉ）複数のラッチであって、各ラッチはデータ入力及びデータ出力並びにクロック入力を有し、
Ａ）前記複数のラッチは順序を有し、各ラッチの前記クロック入力は前記複数の順序付けられたクロックのうちの１つに結合され、前記複数のラッチの各々及びそれに結合された前記順序付けられたクロックはそれらのそれぞれの順序において同じ相対位置を有し、
Ｂ）前記順序における最後のラッチのデータ入力は、前記第１のサブ回路の前記出力に結合され、前記順序における他のすべてのラッチのデータ入力は、該順序における次のラッチのデータ出力に結合され、
Ｃ）前記順序における第１のラッチのデータ出力は、前記第２のサブ回路の前記入力に結合される、複数のラッチと、
を備える同期回路と、
から構成される回路。
前記第２のクロックは直接デジタル合成によって生成される、請求項８に記載の回路。
前記第２のクロックは５００ＭＨｚを超える周波数を有し、前記第１のクロックは２００ＭＨｚを下回る周波数を有する、請求項９に記載の回路。
請求項９に記載の回路を具備する自動検査装置であって、前記第２のサブ回路は高周波数ＡＣ計器の一部である、自動検査装置。
第１のクロックでクロック制御される第１のサブ回路を、第２のクロックでクロック制御される第２のサブ回路と同期させる方法であって、
ａ）前記第２のクロックから複数のクロックを生成し、該複数のクロックの個々のクロックは前記第２のクロックと同期されるとともに該第２のクロックの周期とは異なる周期を有し、
ｂ）前記第１のサブ回路に対する信号を生成し、該信号はそれと関連するジッタを有し、
ｃ）前記信号に関連する前記ジッタの大きさより長い周期を有する複数のクロックのうちの１つと前記信号を整列させ、
ｄ）その後、前記信号を前記第２のクロックと整列させ、
ｅ）前記第２のサブ回路を、前記第２のクロックと整列された後の前記信号と同期させる、
ことを含む方法。
前記信号は前記第１のクロックと同期がとられる、請求項１２に記載の第１のサブ回路を第２のサブ回路と同期させる方法。
第１のサブ回路及び第２のサブ回路を有する検査装置を採用する半導体デバイスを製造する方法であって、
ａ）請求項１２に記載の方法により、前記検査装置において前記第１のサブ回路と前記第２のサブ回路とを同期させ、
ｂ）前記第１のサブ回路及び前記第２のサブ回路のうちの少なくとも一方により検査信号を生成し、該検査信号を製造中の半導体デバイスに印加し、
ｃ）前記半導体デバイスからの前記検査信号に対する応答を前記検査装置により測定し、
ｄ）前記検査装置によって行われた測定に基づき製造作業を変更する、
ことを含む方法。
複数のクロックの生成は、前記第２のクロックを分周することを含む、請求項１２に記載の第１のサブ回路を第２のサブ回路と同期させる方法。
前記信号を前記複数のクロックのうちの１つと整列させることは、該複数のクロックのうちの１つによってクロック制御されるラッチにおいて前記信号をラッチすることを含む、請求項１２に記載の第１のサブ回路を第２のサブ回路と同期させる方法。
前記信号を前記第２のクロックと整列させることは、前記複数のクロックのうちのクロックによってクロック制御されるラッチにおいて前記信号を連続的にラッチすることを含む、請求項１２に記載の第１のサブ回路を第２のサブ回路と同期させる方法。