CN100545780C - 利用相移周期波形进行时间测量的电路、方法、系统及仪器 - Google Patents

Abstract

时间测量电路包括N个时间戳单元，每个时间戳单元分别包括用于实现高时间分辨率的双正弦波内插器。该时间测量电路能够以高的再触发速率对输入信号打上时间戳，因此，在自动测试系统中，它非常适合迅速测量测试信号的定时抖动。

Description

利用相移周期波形进行时间测量的电路方法、系统及仪器

技术领域

本发明主要涉及时间测量，更具体地说，本发明涉及一种用于自动测试设备的时间测量电路和方法。

背景技术

自动测试设备(ATE)通常用于测量半导体部件和电子组件。通过允许电子产品的制造商在制造过程的早期测试其产品，ATE降低了电子产品制造商付出的成本。早期测试可以在产生大量附加费用之前，识别并废弃不良单元。此外，ATE允许制造商根据其测试的性能等级将单元分成不同的等级。然后，通常以较高的价格销售较好性能的单元。

ATE的诊断精度主要取决于精确时间测量。在ATE系统中，通常测量“事件”之间的时间。事件通常对应于信号跳变。例如，事件可以是数字信号从低变化到高，或者模拟信号超过比较器的输入端的预定阈值。不考虑其原始值，事件通常被转换为信号边沿，然后，利用该信号边沿触发时间测量电路系统。

在自动测试设备中，有几种技术可以用于测量事件时间。一种技术是使用高速时钟和数字计数器。通常被称为START事件的第一事件导致时钟使该计数器开始以每个时钟周期递增1的速率递增。通常被称为STOP事件的第二事件使计数器停止递增。根据该技术，利用计数器保持的计数乘以时钟周期，计算START和STOP之间的时间间隔。尽管对于测量与时钟周期相比较长的时间间隔，这种技术有效，但是其分辨率局限于时钟周期。

已经开发了另一种显著提高分辨率的时间测量技术。与在上述技术中相同，数字计数器递增，以生成START与STOP之间的粗略时钟周期计数。然而，还利用线性内插，测量START事件与时钟之间以及STOP事件与时钟之间的时间。然后，考虑在这些前部间隔和尾部间隔内所测量的时间，调整该粗略计数。

通常利用模拟斜波电路进行线性内插，设置该模拟斜波电路，以测量前部间隔和尾部间隔。根据该技术，在出现事件时(例如，START或者STOP)，使电流源切换到电容器。响应该事件，从基线值向上限线性充电该电容器两端的电压。一旦出现后续时钟边沿，采样电路(例如，具有采样保持电路的模数转换器)采样电容器电压。一进行了采样，该电容器就放电。因为斜波的线性特性，该采样电压与该时间与时钟边沿之间的时间成正比，因此通过线性内插，可以将它转换为时间。

斜波技术显著提高了分辨率。尽管分辨率不受时钟周期的限制，但是分辨率受时钟周期除以采样电路对斜波测量采用的位数的限制。

尽管显著提高了分辨率，但是我们知道，这种斜波技术具有某些缺陷。例如，它采用复杂模拟电路系统，这通常需要专业工程师精心设计。例如，在为了开发新产品，而改变设计规范时，通常要重新进行昂贵的设计。或许，更重要的是，使斜波恢复到精确基线值通常需要较长的延迟(通常要几十个时钟周期)。这种延迟限制了斜波的再触发时间，因此，限制了可以进行连续测量的速率。在自动测试设备中，测量速率是重要的质量因数，能够以高速完成测量的系统可以缩短测试时间，因此，可以总体降低与测试电子产品相关的成本。

最近几年，为了测量测试信号的定时抖动，对ATE的性能进行了大量校正。众所周知，“定时抖动”指信号边沿定时位置的波动。抖动可以包括随机分量以及周期分量。通常，通过使信号边沿重复多次并重复测量其位置，确定抖动。然后，自动测试系统计算边沿位置的统计波动，以提供抖动的测量值。

由于抖动测量是自动测试设备的更重要特性，所以进行时间测量的速率更加重要。因此，希望自动测试系统包括可以以高速被再触发的高分辨率时间测量电路。还希望避免斜波技术的其他缺陷中的一些缺陷。

发明内容

用于自动测试设备的时间测量电路采用由至少两个频率相同但是相位不同的分量组成的多相基准信号。设置一个或者多个计数器，以对多相基准信号或者其(各)分量的周期进行计数。

根据一种变型，第一计数器接收多相基准信号的第一分量，而第二计数器接收第二分量。每个计数器分别对各分量的周期进行计数。因为各分量具有不同的相位，所以除了一个比另一个延迟之外，第一和第二计数器的内容通常相同。在发生要测量的事件时，利用各存储单元(例如，寄存器)锁存两个计数器的内容。

根据另一个变型，设置一个计数器，该计数器接收多相基准信号的各分量之一。该计数器连接到两个不同存储单元(例如，寄存器)的数据输入端。配置该寄存器，以使它们之一相对于之另一延迟(通过使数据、时钟或者它们二者延迟)。在发生事件时，该寄存器锁存其相应输入数据。因为寄存器之间存在延迟，所以该寄存器及时保持对应于不同瞬时的计数器的数值。

对于这两种变型，设置采样电路，以基本上在发生事件的瞬时，对多相基准信号的分量进行采样。译码电路将该事件的采样转换为相位值。因为该事件异步地对该寄存器有效计时，所以如果送到该寄存器的数据和时钟接近同时发生变化，则该寄存器之一的内容可能不稳定。然而，我们知道，来自译码电路的相位值识别何时发生与该分量有关的事件，并且因此能够用于推断哪个寄存器可能比另一个寄存器含有稳定内容。利用该相位值，选择器选择更稳定寄存器的内容，以生成粗略计数。组合器将选择的粗略计数与该相位值组合在一起，以生成该事件的精确时间测量值。

由于该技术不需要斜波电路，所以消除了相关再触发延迟，因此，可以提高测量速率。还可以实现其他优点。

在该优选实施例中，利用许多时间戳单元构造用于自动测试设备的时间测量仪器。这些单元可以对在测单元的事件同时、并行执行时间测量，而且它们特别适合高速抖动测量。

附图说明

参考附图可以更好地理解下面的描述，其中：

图1是N通道时间戳电路的示例性实施例的方框图；

图2是适合用于图1所示N通道时间戳电路的基准电路的示例性实施例的简化原理图；

图3是适合用于图1所示N通道时间戳电路的时间戳单元的示例性实施例的简化原理图；

图4是示出图1所示N通道时间戳电路的运行过程中的信号的波形图；

图5是适合用于图1所示N通道时间戳电路的基准电路的变换实施例的简化原理图；

图6是适合用于图1所示N通道时间戳电路中的图5所示基准电路的时间戳单元的变换实施例的简化原理图；

图7是示出用于生成定时事件时间戳的处理过程的流程图；

图8是示出用于采集并统计地分析加时间戳值的处理过程的流程图；

图9是包括了时间戳电路的指令的方框图；

图10是包括了时间戳电路的自动测试系统的方框图；

图11是N通道时间戳电路的简化原理图，其中可以在多路分离器的直接输入与输出之间切换通道；以及

图12是适合用于图11所示电路的多路分离器的简化原理图。

具体实施方式

图1示出时间测量电路100的示例性实施例。该时间测量电路100包括N个时间测量，例如，时间戳单元110a至110n、基准电路112以及处理器114。在优选实施例中，N是2的幂(即，4，8，16，32等)。然而，不要求这样，而且N可以是任意正整数。时间戳单元110a至110n分别连接到各输入端(即，事件1至N)，用以接收用于传送要测量事件的输入信号。

基准电路112将基准信号和其他公共信号提供至时间戳单元。它优选接收ARM输入，以选择性地激活和停用时间戳单元110a至110n。

时间戳单元110a至110n分别连接到处理器114。优选对该处理器进行编程，以将用于生成传统时间测量值(例如，时间间隔、频率、上升时间、下降时间等)的不同值(即，“时间戳”)进行比较。还优选对处理器114进行编程，以分析用于计算输入信号的定时抖动所用的时间戳、或者时间戳组的统计特性。

图2示出基准电路112的示例性实施例。该基准电路包括用于生成周期信号的振荡器210。在该优选实施例中，该周期信号是非常稳定的正弦信号。将该周期信号馈送到多相生成电路212。作为响应，多相生成电路212生成多相基准信号。该信号优选包括两个分量：“PHASE1”和“PHASE2”。作为选择，还可以生成其他不同相位的分量。

多相基准信号的分量具有互相相同的频率，但是相位不同。优选地，其频率与来自振荡器210的周期信号的频率相同。PHASE1与PHASE2之间的相差优选为90度。然而，只要知道该相差或者通过校准可以确定该相差，就可以从90度显著改变该精确相差。

多相生成电路212无须复杂。优选利用信号分配器(例如，“T”或者功率分配器)实现它，其一个输出相对于另一个输出延迟。也可以利用用于生成一对精确正交输出信号的Hilbert滤波器实现它。对多相生成电路212的唯一要求是，它至少生成两个具有相同频率但是不同相位的信号。随着经历的时间和温度的变化，该相差优选高度稳定。“与”门214和216优选将PHASE1和PHASE2转换为选通二进制信号：PHASE1G和PHASE2G。仅在ARM是“真”时，激活这两个选通信号。

在该优选实施例中，PHASE1G和PHASE2G分别作为各计数器：第一计数器220和第二计数器222，的时钟。因此，每当ARM是“真”时，第一计数器220在每个PHASE1周期之后递增，而第二计数器222在每个PHASE2周期之后递增。

各计数器生成相应计数：“PHASE1 COUNT”和“PHASE2COUNT”。因为到计数器220和222的输入实际上是互相相移输入，所以除了一个输出相对于另一个输出延迟之外，这些计数器的输出通常相同。

优选配置计数器220和222，以在ARM每次是“假”时，复位。该配置确保第一和第二计数器220和222的内容始终互相跟踪。在ARM变成“真”时，计数器优选离开其复位状态。逻辑门224和226在计数器的复位通路上提供短暂延迟。这种延迟确保该计数器在ARM变成“真”之后使复位保持短暂时间，以防止它们错误地递增(即，在各选通相位分量也是“真”时，在ARM的上升边沿之后)。

在该优选实施例中，缓冲器218提供用于控制在时间戳单元110a至110n内的同步硬件的时钟信号(“CLOCK”)。缓冲器218在对振荡器210的输出进行“squaring off”来生成CLOCK，然后，将其重新基准为与下游电路系统兼容的数字逻辑电平。可选地，通过利用多相基准信号的分量之一来驱动缓冲器218生成CLOCK。

图3输出时间戳单元110的示例性实施例。图3所示的时间戳单元110对应于图1所示时间戳单元110a至110n。

示例性时间戳单元110包括第一ADC(模数转换器)310和第二ADC 312。每个ADC分别具有用于接收多相基准信号的各分量的模拟输入端。第一和第二ADC优选分别具有连接到时间戳单元110的、用于接收进入事件(“EVENT X”)的采样输入端(“SA”)。一旦出现事件，每个ADC分别采样其各输入端的分量。第一和第二ADC 310和312优选分别包括内部采样保持电路(未示出)。此外，ADC优选具有流水线体系结构，而且利用CLOCK对该ADC进行定时。集成采样保持电路和流水线体系结构使ADC 310和312以高速率、高吞吐量工作。

译码器314连接到ADC 310和312的输出端。译码器314使来自ADC的每对数字值映射到译码器314在其输出端提供的相应相位值。该相位值识别相对于发生事件时的多相基准信号的相位，或者，与其等效的时间。

众所周知，在ADC生成的每对值与发生事件时多相基准信号的相位之间存在一一对应关系。已知有各种方式利用各种类型的周期波形(例如，正弦波、三角波、梯形波等)确定相位值。为了说明工作原理，考虑以下事实：在每个周期内，正弦波穿越任意给定信号电平两次。因此，一个正弦波的单个测量值不能明确标识相位值。然而，通过提供相对于第一正弦波相移已知数量的第二正弦波，以及通过在发生事件时同时采样两个正弦波，可以消除相位模糊性。第一正弦波表示的两个相位值之一与第二正弦波表示的两个相位值之一相同。匹配值表示正确相位。

继续参考图3，时间戳单元100还包括第一和第二存储单元(例如，第一寄存器316和第二寄存器318)、选择器320和组合器322。第一寄存器316具有与第一计数器220的输出端相连的数据输入端。第二寄存器318具有与第二计数器222的输出端相连的数据输入端。利用进入事件对这两个寄存器316和318进行定时。

该寄存器和选择器有助于消除粗略周期计数的不确定性。因为随着其输入数据的变化，对寄存器316和318分别异步定时，所以产生不确定性。众所周知，当数据和时钟几乎同时发生变化时，异步定时可能导致数字电路内产生不可预测的特性(例如，亚稳定性)。这种不可预测特性可能包括在锁存数据变得稳定之前的建立时间非常长，甚或包括错误数据。为了可预测地定时，数字电路通常要求在确定该时钟之前使数据稳定某个时间间隔。该间隔通常被称为“建立时间”。这些电路通常还要求在确定了该时钟之后使数据稳定某个时间间隔，该时间间隔通常被称为“保持时间”。

如上所述，第一计数器220和第二计数器222的内容通常相同，但是它们的延迟量不同(即，时间偏移若干分之几的周期)。为了确保两个计数器的稳定性对相同事件确定无疑，该延迟差通常必须至少长达至：寄存器的建立时间和保持时间之和，加上，在这些寄存器之间可能增加偏移的任意电路误差。在满足该条件的情况下，在发生事件之后，存储在寄存器316和318内的数据始终是稳定的。

开始简要说明图4，以相同的时间比例示出时间戳单元110的不同信号。图4的顶部以正交关系(即，具有90度相差)示出多相基准信号的两个分量：PHASE1和PHASE2。紧接在这些信号的下面示出ARM。每当ARM是“真”时，生成PHASE1和PHASE2的选通形式，即，PHASE1G和PHASE2G。通常，对于PHASE1G和PHASE2G的每次正跳变，PHASE1 COUNT和PHASE2 COUNT分别递增一个计数。然而，请注意，忽略(通过被延迟电路214作用)PHASE1G的第一上升边沿，因为这是由ARM变成“正”而非由PHASE1所导致的。在ARM变成“假”时，优选复位两个计数。应该注意，PHASE1 COUNT和PHASE2 COUNT优选为数字值。图4仅利用具有示例性意义的“电平”示出它们。

图4所示的垂直带表示不确定稳定性区域。如果在第二带或者第四带表示的间隔期间发生要测量的事件，则不能满足第一寄存器316的建立和/或者保持要求，而且第一寄存器的内容可能不稳定。同样，如果在第一带或者第三带表示的间隔期间发生该事件，则不能满足第二寄存器318的建立和/或者保持要求，而且该第二寄存器的内容可能不稳定。

回到图3，可以看到选择器310具有分别用于接收第一寄存器316和第二寄存器318的内容的第一输入端和第二输入端。选择器320还具有用于接收来自译码器314的相位值的控制输入端。选择器320的作用是从确定的第一寄存器和第二寄存器中选择数值，然后，提供该数值，作为各周期的精确“粗略计数”。

选择器320根据该相位值进行选择。一般地说，该选择器检验该相位值是否落入不确定稳定性的任意区域内，即，图4所示的第一至第四垂直带内。如果该相位值落入第二或者第四带内，则认为所寄存的第一寄存器的内容不确定，并且选择器320选择第二寄存器的内容作为粗略计数。同样，如果该相位值落入第一或者第三带内，则认为所寄存的第二寄存器的内容不确定，并且该选择器选择第一寄存器的内容作为粗略计数。如果该相位值没有落入任意不确定区域内，则可以利用这两个寄存器任意之一的内容。

一旦选择器320选择了粗略计数，它就将该粗略计数送到组合器322。该组合器接收该粗略计数以及来自译码器314的相位值。根据一种实施过程，组合器322将该粗略计数和相位值转换为可比时间单位，然后，将它们相加，以提供该事件的精确读取时间(即，时间戳)。通常，通过将该粗略计数与多相基准信号(或者其任意分量)的周期相乘可以将该粗略计数转换为时间。利用传统的三角法，即，通过将该相位值乘以该周期，然后，除以2*PI，可以将该相位值转换为时间。

为了确保对不同事件一致地测量相位，优选按照惯例识别用于相位测量的零相位基线。任意选择基线，作为正过零PHASE1。图4示出根据具有标志t0、t1和t3的该基线的不同周期之间的边界。然而，应该明白，只要一致性使用，则在两个分量之任一上，可以用任意点作为基线，。

此外，为了确保一致性，应该明白，在该相位值落在正过零PHASE2与正过零PHASE1之间时，第一寄存器316和第二寄存器318的内容差一个计数。为了消除这种模糊性，根据需要，响应测量的相位值，选择器320优选调整该粗略计数。例如，如果第一寄存器316生成粗略计数，则该计数已经与该基线对准，因此，不需要调整。然而，如果第二寄存器318生成粗略计数，而且该相位值落在各正过零分量之间，则该选择器使该粗略计数减1，以使该计数适当对准该基线。

在该优选实施例中，利用下面的稍许简化技术选择粗略计数。除非该事件与偶数编号的不确定带重合，否则始终将该粗略计数取为PHASE1 COUNT，其中在偶数编号带内，该粗略计数取PHASE2COUNT减1。

在该优选实施例中，利用查找表实现译码器314。来自第一ADC310的采样优选用作查找表的“X索引”，而来自第二ADC 312的采样优选用作“Y索引”。X索引和Y索引的组合识别译码器314作为输出提供的一个相位值。可以将X和Y的全部期望组合存储在该查找表上。可以以其他方式实现译码器314。例如，如果多相基准信号的分量精确正交，则通过计算PHASE2的四相限反正切采样除以PHASE1采样(即，Arc-Tan(Sine/Cosine))采样，译码器可以确定该相位值。在这种情况下，译码器需要具备计算能力。

在该优选实施例中，以不要求它执行任意计算的方式，非常简单实现该组合器322。为了使该粗略计数与该相位值组合在一起生成时间戳，该组合器322优选使来自选择器320的各位与来自译码器314的各位连接在一起。在这种排列中，粗略计数形成数字值的MSB(最高有效位)，而该相位值形成LSB(最低有效位)。

选择器322优选实现为具有组合逻辑的数字电路。在该优选实施例中，在一个FPGA(现场可编程门阵列)中一起实现选择器320、译码器314、寄存器316和318以及组合器322。作为选择，也可以以其他方式，例如，利用ASIC(专用集成电路)或者利用独立的逻辑和存储器，实现它们。

当在ATE应用中使用时，该时间戳电路110提供大量有吸引力的特性。首先，可以以ADC的最高采样率进行测量。缩短了再触发时间，因此，缩短了测试时间，而提高了吞吐量。其次，容易缩放该电路。为了提供具有高时间分辨率的时间戳电路，仅需要使用具有固有高电压分辨率的ADC，或者仅需要利用更快基准信号驱动该电路。如果ADC不能跟上更快的基准信号，则利用更快单元代替该新ADC，而且代替该ADC是相对较简单的设计变更。不需要进行繁杂的模拟再设计和调试。在不同电路中，以及利用不同的ADC，可以重复利用容纳了译码器314、寄存器316和318、选择器320和组合器322的同一个FPGA。

图5和6示出基准电路112和时间戳单元110的变换实施例。如图5所示，可以利用单个计数器520代替图2所示的两个计数器220和222。计数器520从多相基准信号的各分量之一获取其输入。作为选择，它也可以从CLOCK直接获取其输入。根据ARM信号的状态，一个“与”门514激活或者关闭该计数器。如图6所示，与图3相同，可以采用两个存储单元，例如，寄存器1616和寄存器2618。然而，在这种情况下，寄存器616和618均连接到同一个计数器，即，计数器520。

为了确保寄存器之一的内容始终稳定，数据和/或者到这些寄存器的时钟发生时间偏移。例如，对送到一个寄存器的在途数据施加的延迟比送到另一个寄存器的在途数据的延迟长(例如，通过延迟630)。作为选择(或者此外)，使送到一个寄存器的时钟(事件X)相对于送到另一个寄存器的时钟延迟(例如，通过延迟632)。显然，通常，使通常仅由一个或者两个信号构成的时钟延迟比使通常由许多信号构成的数据延迟容易。然而，这两种延迟实现同样的效果。

无论是使时钟延迟，还是使数据延迟，延迟量都应该至少大到寄存器的建立时间和保持时间之和加任意电路偏移，以确保一个寄存器的内容始终稳定。优选地，该延迟量应该对应于该多相基准信号的接近90度相位。

在其他方面，构造图5至6所示电路，并且基本如图2至3所述来运行。

图7示出用于生成时间戳的方法的示例性实施例，而且图7概括说明上面描述的电路执行的处理过程。在步骤710，提供多相基准信号的第一分量和第二分量。可以在本机生成这两个分量，也可以由外部信源提供这两个分量。这两个分量具有相同的频率，但是相位偏移已知数量或者通过校准可以确定的数量。

在步骤712，对一个或者多个分量的周期进行计数。在图2和3所示的示例性实施例中，两个计数器用于对各分量的周期进行计数。如果说明图5和6所示的示例性实施例，则利用一个计数器对一个分量进行计数。

在步骤714，接收进入事件。响应于该事件，采样计数周期(例如，锁存)。如果使用两个计数器，则利用不同的寄存器锁存两个计数器的内容。如果使用一个计数器，则对应于该计数器内容，利用两个寄存器将该计数器的内容锁存两次。

在步骤716，通过采样多相基准信号本身的各分量(例如，PHASE1和PHASE2)，进一步响应该事件。一旦发生该事件，优选基本上立即取该采样。优选地，基本在同时，即，基本上在收到进入事件时，立即执行步骤714和716。

在步骤718，利用该分量的采样确定与该事件相关的相位值。优选地，这是通过使在步骤716获取的采样与存储在查找表内的数值进行匹配来实现的。

在步骤720，响应于在步骤718确定的相位值，选择采样周期之一，作为粗略计数。排除不确定可靠性的值。

最后，在步骤722，将选择的粗略计数与该相位值组合在一起，以对该事件提供时间戳。

一生成了时间戳，就可以将它们送到处理器114，处理器114将它们与其他时间戳进行比较，或者对它们进行处理。处理器114可以轻而易举地将各时间戳进行比较，以进行传统时间测量。例如，通过计算来自一个时间戳单元110的连续时间戳之间的差值，可以轻而易举地计算输入信号的周期。通过将不同时间戳单元110之间的时间戳进行比较，也可以进行测量。这些包括对偏移、上升时间、下降时间以及其他时间间隔所进行的测量。由于时间戳单元110基本上单独工作，所以不存在必须限制最小测量间隔的限制。利用不同时间戳单元计算的测量间隔可以包括负读数和零时读数以及正读数。

处理器114还优选能够测量对时间戳单元110施加的信号的定时抖动。时间戳单元110的快速再触发时间和大吞吐量使得这些电路特别适合进行抖动测量，抖动测量通常涉及大量测量。

图8示出用于确定一个或者多个测试信号的定时抖动的处理过程的示例性实施例。为了起动时间采样，在步骤810启动时间戳单元110。在步骤812，将测试信号施加到时间戳单元的输入端。重复施加该测试信号，以致通常将用于确定抖动的事件重复许多次。在每次发生该事件时，时间戳单元110都要记录该事件的时间戳(步骤814)。将该事件重复了适当次数后，解除该时间戳单元110(步骤816)，然后，通常结束数据采集过程。可以对单个输入，或者对多个输入并行执行上述处理过程。

接着，处理器114对采集的数据进行分析，以确定(各)输入事件的定时抖动。这包括(步骤818)使记录的每个时间戳与事件相关。如果在每个输入端仅提供一个事件，则将该步骤直接进行下去(例如，测量时钟的抖动)。然而，如果该测试信号是，例如，以串行位流方式提供的重复数据序列，则问题变得更加复杂。在这些情况下，优选根据接收事件的顺序，对时间戳进行分组。例如，如果该输入信号包括M个不同事件，则优选地，处理器114应该将每M个事件编在一组(例如，事件1，(1+M)，(1+2M)等编在一组；2，(2+M)，(2+2M)等编在另一组，等等)。对各事件适当编组后，该处理器利用统计方法分析每组(步骤820)。这通常包括计算平均事件时间(相对于某些基准值)和标准偏差。利用该技术，可以轻而易举地确定任意重复时间信号的定时抖动。

一次可以对一个输入信号测量抖动，也可以同时对不同输入信号测量抖动。因为时间戳单元100独立地工作，所以可以配置所有时间戳单元，以其最高速率，同时记录各时间戳。最近发布的计算机总线，例如，Intel Corporation的PCI Express，提供8位高速并行数据。包括至少8个时间戳单元110的时间测量电路可以同时测量该总线上的所有信号的抖动。

在该优选实施例中，该时间测量电路100容纳在自动测试系统的仪器中。该仪器优选包括8个时间戳单元110。根据期望的性能级别，在一个自动测试系统内可以安装许多这种类型的仪器。

图9示出包括时间测量电路的仪器的示例性实施例。该仪器包括与处理器914通信的时间戳单元910a至910n。该时间戳单元和处理器实际上就是在此描述类型的。通过信号接口912，将输入信号送到该时间戳单元，然后，设置该信号接口912，以在测试期间，从UUT(在测单元)接收信号。设置主机接口916，以在处理器914与外部计算机之间进行通信。该计算机是主测试计算机，例如，可以运行测试程序的计算机，它也可以是管理仪器的辅助计算机。

图10示出包括一个或者多个时间测量电路的自动测试系统的示例性实施例。优选地，提供这些时间测量电路，作为仪器，例如，图9所示的仪器。作为选择，它们可以设置为在其他仪器上设置的电路，或者设置为测试系统的其他电子组件的一部分。该测试系统包括主测试计算机1010，它与仪器1012a至1012n通信(直接地，或者通过辅助处理器)。该仪器可以包括：激励仪器，用于激励UUT 916；响应仪器，用于感测来自UUT 916的信号；或者组合了激励功能和响应功能的仪器。该仪器通过测试接口914与UUT通信测试信号。该测试接口可以包括：弹簧装载触脚、暗啮合同轴连接器、直接布线连接器或者其他类型的互连。该主计算机通常运行用于控制各仪器的活动并使UUT运行的测试程序。利用该设置，可以测试UUT，以确定它们是否正常工作并满足其技术规范。根据它们在速度等主要方面的性能，还可以将它们划分为不同的类。

尽管测量电路100的时间戳单元以高速工作，但是某些应用甚至可能要求更快。例如，某些串行数据信号，诸如用于SerDes和SONET技术的串行数据信号可以具有每秒数十千兆比特的数据速率。为了测试这些信号，需要附加能力。

图11示出适合测量高速信号的时间测量电路1100的示例性实施例。该时间测量电路1100包括N个与时间戳单元110基本相同的时间戳单元1110a至1110e。时间测量电路1100还包括开关电路1114。优选利用公共选择信号“Select”控制开关电路1114。通过将开关电路配置为一路，与图1所示方式相同，利用独立的输入信号(事件1至8)驱动时间戳单元1110。然而，通过将该开关电路1114配置为另一路，利用多路分离器1112的输出驱动该时间戳单元1110。

多路分离器1112具有用于接收高速信号的输入端HSIN。设置该多路分离器，以响应其输入端的信号边沿，在其输出端提供信号边沿。将按时连续发生的来自HSIN的输入边沿送到后续输出端。因此，至少将数据速率降低N倍，其中N是该多路分离器的输出端的数量。

电路1100可以以不同的模式工作。在第一模式下，可以并行测量不同的输入信号。为了实现这种模式，配置电路1100，以使输入(事件1至8)直接切换到时间戳单元1110。在第二模式下，所有时间戳单元1110接收来自多路分离器1112的输出，作为它们的输入。根据要测量的输入信号的速度，用户可以判定是将该电路1100配置为第一模式，还是配置为第二模式。利用上面描述的方法，既可以以第一模式也可以以第二模式测量定时抖动。

图12示出适合与图11所示电路一起使用的多路分离器的示例性实施例。该多路分离器包括N个逻辑门，例如，“与”门1210、1214、1218和1222。它还包括N个存储单元，例如，置位/复位触发器1212、1216、1220和1224。每个触发器分别具有SET输入端、RESET输入端和输出端。

每个“与”门分别具有用于接收使能信号的第一输入端和用于接收HSIN的第二输入端。“与”门和触发器以交替方式串联连接在一起。每个“与”门的输出端分别连接到串联序列中的下一个触发器的SET输入端(用于置位该触发器)，而每个触发器的输出端分别连接到串联序列中的下一个“与”门的第一输入端(用于激活下一个触发器)。每个触发器的输出端还分别连接到各时间戳单元1110的输入端，用于提供要测量的信号边沿。

串联序列中的第一触发器1212从诸如处理器114或者某些其他控制源的外部信源接收其使能信号。首先，对所有触发器进行复位。外部使能信号一变成“真”，HSIN的下一个上升边沿就置位第一触发器1212。然后，第一时间戳单元(1110a)接收对应于该高速输入信号的输入边沿。此外，激活下一个触发器(1216)。

然后，该输入信号的下一个上升边沿置位第二触发器1216，而不改变第一触发器1212的状态。第二时间戳单元(1010b)接收该边沿，然后，激活第三触发器。该电路继续以这种方式工作，直到第N个触发器1224被置位。响应于该动作，第N个时间戳单元接收边沿，然后，激活复位信号。

最后一个触发器1224的输出提供复位信号。该复位信号传送到“或”门1226和1228的输入端。“或”门1226的输出端连接到除了最后一个触发器之外的所有触发器的RESET输入端。因此，在收到最后一个信号边沿后，这些触发器几乎被立即复位。通过任选延迟元件1230，“或”门1228的输出端连接到最后一个触发器1224的RESET输入端。延迟电路1230使复位最后一个触发器1224稍许延迟预定数量，以确保最后一个触发器产生生成的输出信号的脉宽长度足以确保最后一个时间戳单元1110n响应事件。

两个“或”门1226和1228还(从处理器114或者某些其他控制源)接收主复位(Master Reset)信号。激活主复位可以使所有触发器恢复到复位状态。

复位该多路分离器具有激活其以响应其他事件的作用。特别是，第(N+1)个上升边沿再一次置位第一触发器1212，然后，重新开始上面描述的处理过程。只要外部使能信号是“真”，该多路分离器就可以以这种方式无限期地工作。

重要的是，图12所示的多路分离器保存HSIN的所有边沿的定时。HSIN的边沿稍许延迟地出现在时间戳单元的输入端(例如，以两个门延迟)，但是这些延迟对于所有测量相同。因此，时间戳单元可以以高精度测量HSIN的边沿定时，因此，可以测量抖动。

开关电路1114优选包括N个复用器(mux)。在该应用中，因为复用器通常具有宽带宽，所以它们优于中继器或者其他类型的开关。每个复用器优选具有用于直接接收事件(例如，事件1至8之一)的第一输入端和连接到多路分离器1112的第二输入端。优选共同控制该复用器(利用单选信号以相同方式一起切换所有复用器)，但是不要求这样做。

已经对特定实施例进行了描述，可以设想许多变换实施例或者变型。例如，示出并描述了包括两个相位的多相基准信号。然而，不要求这样，而且可以附加相位。尽管利用正弦波示出并描述了多相基准信号的各分量，但是也可以采用其他波形，例如，梯形波和三角波。

此外，利用流水线ADC，示出并描述了ADC 310、610和612。尽管流水线趋向于提高吞吐量，但是它不是本发明的实质元件。此外，示出并描述了具有内部采样保持电路的ADC。作为选择，采样保持电路可以设置在外部。此外，也可以利用跟踪保持电路或者其他类型的采样设备代替采样保持电路。

正如所示和所描述的那样，对多个时间戳电路设置一个多相电路。共享该电路通常是有好处的，因为这样可以减少每个时间戳单元所需包含的电路系统的数量。然而，这不是实质问题。作为选择，每个时间戳单元可以分别包括其自己的多相电路。利用相同的振荡信号，驱动所有这种多相电路，以确保时间戳单元之间的测量值同步。

类似的原理使计数器(220、222、520)保持“真”。优选在所有时间戳单元之间共享该计数器。然而，不要求如此。作为选择，每个时间戳单元可以包括其自己的(各)计数器。

利用不同的结构示出并描述了时间戳单元110和基准电路112的数字部分。然而，众所周知，可以以实质上能够全部实现相同结果的各种等效方式实现数字功能。因此，本发明并不局限于具体示出和描述的具有分立和离散的数字结构。

因此，本技术领域内的技术人员明白，在不脱离本发明范围的情况下，可以在形式和细节方面，对在此公开的实施例进行各种修改。

Claims (25)

1.一种时间测量电路，包括：

输入端，用于接收传送事件的N个输入信号；

N个时间测量单元，每个时间测量单元连接到N个输入端中的一个不同输入端，而且每个时间测量单元接收多个具有相同频率但是不同相位的基准信号，其中N个时间测量单元中的每一个包括：电路系统，对应于在其中发生事件的多个基准信号，提供相位值；多个存储单元，每一个存储单元被构造和布置成用于存储表示多个基准信号之一的历时周期计数的数值；选择器，具有分别连接到多个存储单元的多个输入端和用于响应于所述相位值提供多个输入之一的输出端；

多相生成电路系统，用于生成多个基准信号；

第一计数器，连接到多相生成电路系统，用于接收多个基准信号中的第一基准信号；以及

第二计数器，连接到多相生成电路系统，用于接收多个基准信号中的第二基准信号，

其中第一计数器连接到多个存储单元中的第一存储单元，而第二计数器连接到多个存储单元中的第二存储单元，以分别向第一存储单元和第二存储单元提供计数。

2.一种时间测量电路，包括：

输入端，用于接收传送事件的N个输入信号；

N个时间测量单元，每个时间测量单元连接到N个输入端中的一个不同输入端，而且每个时间测量单元接收多个具有相同频率但是不同相位的基准信号，其中N个时间测量单元中的每一个包括：电路系统，对应于在其中发生事件的多个基准信号，提供相位值；多个存储单元，每一个存储单元被构造和布置成用于存储表示多个基准信号之一的历时周期计数的数值；选择器，具有分别连接到多个存储单元的多个输入端和用于响应于所述相位值提供多个输入之一的输出端；

多相生成电路系统，用于生成多个基准信号；

计数器，连接到多相生成电路系统而且用于提供表示多个基准信号之一的周期数的计数，其中该计数器连接到多个存储单元中的第一和第二存储单元，以向第一和第二存储单元中的每一个提供计数，

其中第一和第二存储单元中的每个均包括寄存器，该寄存器具有时钟输入端，该寄存器还具有建立时间和/或者保持时间的要求，第一存储单元的寄存器的时钟输入端通过第一延迟连接到N个输入端之一，第二存储单元的寄存器的时钟输入端通过第二延迟连接到N个输入端之同一个输入端，以及该第一延迟与第二延迟之间的差值至少与该寄存器的建立时间和/或者保持时间一样大。

3.一种时间测量电路，包括：

输入端，用于接收传送事件的N个输入信号；

N个时间测量单元，每个时间测量单元连接到N个输入端中的一个不同输入端，而且每个时间测量单元接收多个具有相同频率但是不同相位的基准信号，其中N个时间测量单元中的每一个包括：电路系统，对应于在其中发生事件的多个基准信号，提供相位值；多个存储单元，每一个存储单元被构造和布置成用于存储表示多个基准信号之一的历时周期计数的数值；选择器，具有分别连接到多个存储单元的多个输入端和用于响应于所述相位值提供多个输入之一的输出端；

多相生成电路系统，用于生成多个基准信号；

计数器，连接到多相生成电路系统而且用于提供表示多个基准信号之一的周期数的计数，其中该计数器连接到多个存储单元中的第一和第二存储单元，以向第一和第二存储单元中的每一个提供计数，

其中：第一和第二存储单元中的每个均包括寄存器，该寄存器具有数据输入端，该寄存器还具有建立时间和/或者保持时间的要求，第一存储单元的寄存器的数据输入端通过第一延迟连接到所述计数器，

第二存储单元的寄存器的数据输入端通过第二延迟连接到所述计数器，以及该第一延迟与第二延迟之间的差值至少与该寄存器的建立时间和/或者保持时间一样大。

4.一种时间测量电路，包括：

输入端，用于接收传送事件的N个输入信号；

N个时间测量单元，每个时间测量单元连接到N个输入端中的一个不同输入端，而且每个时间测量单元接收多个具有相同频率但是不同相位的基准信号，其中N个时间测量单元中的每一个包括：电路系统，对应于在其中发生事件的多个基准信号，提供相位值；多个存储单元，每一个存储单元被构造和布置成用于存储表示多个基准信号之一的历时周期计数的数值；选择器，具有分别连接到多个存储单元的多个输入端和用于响应于所述相位值提供多个输入之一的输出端；

多相生成电路系统，用于生成多个基准信号；

其中用于提供相位值的电路系统包括：

第一ADC，具有模拟输入端和数字输出端，该模拟输入端连接到多相生成电路系统的多个输出端中的第一输出端；以及

第二ADC，具有模拟输入端和数字输出端，该模拟输入端连接到多相生成电路系统的多个输出端中的第二输出端，

其中构造并设置第一ADC和第二ADC，以响应于事件的发生，分别采样它们各输入端的信号，以及

其中构造并设置多个存储单元，以响应于事件的发生，分别采样各计数。

5.根据权利要求4所述的时间测量电路，进一步包括译码器，它连接到第一ADC的数字输出端和第二ADC的数字输出端，其中构造并设置该译码器，以将来自第一和第二ADC的数字值译为相位值。

6.根据权利要求5所述的时间测量电路，其中该译码器具有输出端，而且进一步包括组合器，该组合器连接到该译码器的输出端和选择器的输出端，用于将每个相位值与多个存储单元之一的内容组合在一起。

7.根据权利要求4所述的时间测量电路，其中第一和第二ADC分别包括采样保持电路。

8.一种用于判定何时发生事件的方法，该方法包括：

(A)至少提供具有相同频率但是不同相位的第一和第二基准信号；

(B)生成第一基准信号的第一计数，以及第一基准信号和第二基准信号之一的第二计数；

(C)响应于事件的发生，采样该第一和第二基准信号以及该第一和第二计数；

(D)响应于采样的第一和第二基准信号，确定一个相位值；

(E)响应于在步骤D确定的相位值，从第一和第二计数之一选择粗略计数；以及

(F)将该相位值与选择的粗略计数组合在一起，以生成该事件的时间测量值。

9.根据权利要求8所述的方法，其中步骤E包括：

判定该相位值是否与第一计数递增的定时区域一致；以及

如果一致，则识别响应于第二计数的粗略计数。

10.根据权利要求8所述的方法，其中步骤E包括：

判定内插相位是否与第二计数递增的定时区域一致；以及

如果一致，则识别响应于第一计数的粗略计数。

11.一种时间测量电路，包括：

多个输入端，用于接收传送重复事件的多个输入信号；

多个时间测量单元，每个时间测量单元连接到多个输入端中的一个不同输入端；以及

处理器，连接到多个时间测量单元中的每个，用于计算重复事件定时的统计波动，

其中每个时间测量单元分别包括：至少一个存储单元，用于存储表示在发生事件时多相基准信号的历时周期数量的粗略计数；以及用于指出在发生事件时多相基准信号的相位的电路；

其中该处理器包括：

用于将时间测量值分成与不同重复定时事件相对应的多个组的装置；以及

用于根据每组时间测量值的波动，计算每个重复定时事件的抖动的装置。

12.一种时间测量电路，包括：

N个输入端，用于接收传送定时事件的N个输入信号；

多路分离器，具有一个输入端和N个输出端；

N个时间测量单元；以及

开关电路，连接到所述N个时间测量单元、所述多路分离器的N个输出端以及所述N个输入端，用于选择性地将所述时间测量单元连接到所述多路分离器的输出端或者连接到所述N个输入端中的若干输入端；

其中该多路分离器包括：

多个存储单元，每个存储单元具有：第一输入端，用于置位该存储单元的数字状态；第二输入端，用于复位该存储单元的数字状态；以及输出端，用于提供表示该存储单元是被置位还是被复位的信号；以及

多个逻辑门，每个逻辑门具有：第一输入端，连接到所述多路分离器的输入端；第二输入端，用于接收使能信号；以及输出端，连接到所述多个存储单元中的相应存储单元的第一输入端。

13.根据权利要求12所述的时间测量电路，其中：

以串联交替方式设置所述多个存储单元和多个逻辑门。

14.根据权利要求12所述的时间测量电路，其中该开关电路包括N个复用器，每个复用器具有连接到所述N个输入端之一的第一输入端，连接到所述多路分离器的N个输出端之一的第二输入端，以及连接到相应时间测量单元的输出端。

15.根据权利要求12所述的时间测量电路，进一步包括：

处理器，连接到N个时间测量单元，用于计算重复事件的定时的统计波动。

16.一种对传送重复事件的多个信号的定时特性进行测量的方法，包括：

(A)对多相基准振荡器的周期进行计数；

(B)一旦多个信号之任一发生定时事件，

(i)捕获至少一个数值，所述数值表示当各定时事件发生时基准振荡器在步骤A中所计数的周期数，

(ii)捕获多个数值，所述数值表示当各定时事件发生时多相基准振荡器的相位；以及

(iii)存储用于表示在步骤B(i)和B(ii)中所捕获的数值的数据；

(C)对于不同的重复定时事件，重复步骤B；以及

(D)根据存储的数据，计算重复事件的统计特性。

17.根据权利要求16所述的方法，进一步包括：

根据生成所述数据的重复事件，将表示在步骤B(i)和B(ii)中所捕获的数值的数据进行分组；以及

对于每个组，计算在步骤B(i)和B(ii)中所捕获的数值的波动，以提供抖动测量值。

18.根据权利要求17所述的方法，其中所述事件与多相基准振荡器异步。

19.一种同时测量多个测试信号的抖动的方法，包括：

(A)接收多个传送重复事件的输入信号；

(B)将所述多个输入信号施加至多个时间戳电路；

(C)每当多个时间戳电路之任一接收到重复定时事件时，记录时间戳；以及

(D)对于每个重复事件，计算所记录的时间戳的波动，以生成各定时事件的抖动测量值。

20.根据权利要求19所述的方法，其中多个测试信号是用于形成一部分通信总线的信号。

21.根据权利要求20所述的方法，其中该通信总线是PCI Express。

22.根据权利要求19所述的方法，进一步包括响应于定时事件，启动多个时间戳电路。

23.根据权利要求19所述的方法，其中在启动多个时间测量单元的同时，在每次发生定时事件时，记录不同时间戳。

24.一种自动测试系统，包括：

主计算机；

至少一个仪器，响应于来自主计算机的命令来工作；以及

信号接口，用于在测单元的节点与所述至少一个仪器之间建立电连接，

其中所述至少一个仪器包括：

N个输入端，其可连接到该信号接口，而且用于从该在测单元接收传送定时事件的输入信号；

N个时间测量单元，每个时间测量单元连接到所述N个输入端中的一个不同输入端，每个时间测量单元用于生成用于表示在各输入端发生定时事件的时间的时间戳值，

其中每个时间测量单元分别包括：

至少一个存储单元，用于存储表示当事件发生时多相基准信号的历时周期数量的粗略计数；以及

电路，该电路用于指出表示当事件发生时对应于该多相基准信号的相位值。

25.一种用于测试电子部件的仪器，包括：

主接口，用于与主计算机通信；

信号接口，用于与在测单元相连；以及

多个时间戳电路，连接到该信号接口，用于测量在测单元发生事件的时间，

其中多个时间戳电路的每个包括：

至少一个存储单元，用于存储表示当事件发生时多相基准信号的历时周期数量的粗略计数；以及

电路，该电路用于指出表示当事件发生时对应于该多相基准信号的相位值。

Images