JPH0851456A - 伝送遅延時間測定装置 - Google Patents
伝送遅延時間測定装置Info
- Publication number
- JPH0851456A JPH0851456A JP6182543A JP18254394A JPH0851456A JP H0851456 A JPH0851456 A JP H0851456A JP 6182543 A JP6182543 A JP 6182543A JP 18254394 A JP18254394 A JP 18254394A JP H0851456 A JPH0851456 A JP H0851456A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- counter
- time
- delay time
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ディジタル伝送路の伝送遅延時間を簡易な回
路で高精度に測定する。 【構成】 フレームパルス信号の位相差の時間間隔をこ
の送信装置に入力される第一のクロック信号と、この第
一のクロック信号の位相を１８０°反転させた第二のク
ロック信号とでカウントする。このクロック信号より僅
かに周波数が異なるリファレンスクロック信号を生成
し、リファレンスクロック信号の位相が第一のクロック
信号の位相または受信装置から出力される第三のクロッ
ク信号の位相と一致する時刻をそれぞれ検出する。それ
ぞれ検出された二つの一致時刻の時間間隔をリファレン
スクロック信号でカウントする。このカウント値と、前
記第一のクロック信号によるカウント値と、前記第二の
クロック信号によるカウント値とにしたがって所望の伝
送遅延時間を演算する。 【効果】 遅延時間管理が容易になり、高精度のクロッ
ク分配が可能となる。
路で高精度に測定する。 【構成】 フレームパルス信号の位相差の時間間隔をこ
の送信装置に入力される第一のクロック信号と、この第
一のクロック信号の位相を１８０°反転させた第二のク
ロック信号とでカウントする。このクロック信号より僅
かに周波数が異なるリファレンスクロック信号を生成
し、リファレンスクロック信号の位相が第一のクロック
信号の位相または受信装置から出力される第三のクロッ
ク信号の位相と一致する時刻をそれぞれ検出する。それ
ぞれ検出された二つの一致時刻の時間間隔をリファレン
スクロック信号でカウントする。このカウント値と、前
記第一のクロック信号によるカウント値と、前記第二の
クロック信号によるカウント値とにしたがって所望の伝
送遅延時間を演算する。 【効果】 遅延時間管理が容易になり、高精度のクロッ
ク分配が可能となる。
Description
【０００１】
【産業上の利用分野】本発明はディジタル通信に利用す
る。本発明は通信品質管理に利用する。本発明はディジ
タル通信回線の送信装置から受信装置までの伝送遅延時
間を正確に測定する装置に関するものであって、ディジ
タル通信回線の保守に利用する。
る。本発明は通信品質管理に利用する。本発明はディジ
タル通信回線の送信装置から受信装置までの伝送遅延時
間を正確に測定する装置に関するものであって、ディジ
タル通信回線の保守に利用する。
【０００２】
【従来の技術】ディジタル通信網において、伝送路の遅
延変動を正確に測定し、補正することにより地理的に離
れた地点間で正確な位相同期が実現できる。このために
用いる従来例を図６を参照して説明する。図６は従来例
の全体構成図である。この従来例は特開平２−２９０４
３号公報に開示されている。この方式では、遅延変動の
測定のために伝送路のフレームパルス信号その他を用い
て、送信したフレームパルス信号１１と折り返し伝送さ
れ受信されたフレームパルス信号１２の位相差を時間間
隔カウンタ１３で測定している。
延変動を正確に測定し、補正することにより地理的に離
れた地点間で正確な位相同期が実現できる。このために
用いる従来例を図６を参照して説明する。図６は従来例
の全体構成図である。この従来例は特開平２−２９０４
３号公報に開示されている。この方式では、遅延変動の
測定のために伝送路のフレームパルス信号その他を用い
て、送信したフレームパルス信号１１と折り返し伝送さ
れ受信されたフレームパルス信号１２の位相差を時間間
隔カウンタ１３で測定している。
【０００３】時間間隔カウンタ１３では、単純なクロッ
クカウント方式では１クロック周期以下の測定精度が得
られないため、被測定周波数とわずかに周波数のずれた
リファレンスクロックを用いる。このような方式は、バ
ーニア方式と呼ばれ高い精度を得ている。
クカウント方式では１クロック周期以下の測定精度が得
られないため、被測定周波数とわずかに周波数のずれた
リファレンスクロックを用いる。このような方式は、バ
ーニア方式と呼ばれ高い精度を得ている。
【０００４】バーニア方式を図７を参照して説明する。
図７はバーニア方式を説明するための図である。バーニ
ア方式は、図７に示すようなスタートパルスとストップ
パルスの時間差（図中のＴｉ）を高精度に測定する方式
として知られている（文献D.I.Porat,"Review of Sub-N
anosecond Time-Interval Measurements,"IEEE Trans.N
uclear Science,vol.20,pp.36-51,1973.を参照）。この
方式では、スタートパルス２１およびストップパルス２
２をトリガとして、それぞれ周期Ｔ0 と周期Ｔ0 （１−
１／Ｎ）をもつバーニアクロック２３、２４を発生させ
る。スタートパルス２１をトリガとしたバーニアクロッ
ク２３の周期はストップパルス２２をトリガとしたバー
ニアクロック２４の周期よりわずかに長いので、スター
トバーニアクロック２３がストップバーニアクロック２
４に一致するか、または追い越すことになる。バーニア
クロックの開始点からスタートバーニアクロック２３が
ストップバーニアクロック２４に一致するか、または追
い越す点２５までのバーニアパルスのパルス数Ｎ1 を計
測すれば、スタートパルスとストップパルスの時間差Ｔ
ｉは、 Ｔｉ＝（Ｔ0 ・Ｎ1 ／Ｎ） で得られる。
図７はバーニア方式を説明するための図である。バーニ
ア方式は、図７に示すようなスタートパルスとストップ
パルスの時間差（図中のＴｉ）を高精度に測定する方式
として知られている（文献D.I.Porat,"Review of Sub-N
anosecond Time-Interval Measurements,"IEEE Trans.N
uclear Science,vol.20,pp.36-51,1973.を参照）。この
方式では、スタートパルス２１およびストップパルス２
２をトリガとして、それぞれ周期Ｔ0 と周期Ｔ0 （１−
１／Ｎ）をもつバーニアクロック２３、２４を発生させ
る。スタートパルス２１をトリガとしたバーニアクロッ
ク２３の周期はストップパルス２２をトリガとしたバー
ニアクロック２４の周期よりわずかに長いので、スター
トバーニアクロック２３がストップバーニアクロック２
４に一致するか、または追い越すことになる。バーニア
クロックの開始点からスタートバーニアクロック２３が
ストップバーニアクロック２４に一致するか、または追
い越す点２５までのバーニアパルスのパルス数Ｎ1 を計
測すれば、スタートパルスとストップパルスの時間差Ｔ
ｉは、 Ｔｉ＝（Ｔ0 ・Ｎ1 ／Ｎ） で得られる。
【０００５】
【発明が解決しようとする課題】図７において説明した
バーニア方式では、被測定パルスからバーニアクロック
を生成する回路が必要となる。バーニアクロックの周波
数は高精度でなければならず、かつバーニアクロックの
開始時刻が正確に被測定パルスと一致していなければな
らないという制約があった。このためバーニアクロック
はその位相が正確に制御されていなければならず、バー
ニアクロック生成回路に複雑かつ高精度の回路部品が必
要になるという欠点がある。
バーニア方式では、被測定パルスからバーニアクロック
を生成する回路が必要となる。バーニアクロックの周波
数は高精度でなければならず、かつバーニアクロックの
開始時刻が正確に被測定パルスと一致していなければな
らないという制約があった。このためバーニアクロック
はその位相が正確に制御されていなければならず、バー
ニアクロック生成回路に複雑かつ高精度の回路部品が必
要になるという欠点がある。
【０００６】また、図７で説明したバーニアクロック方
式において、スタートバーニアクロックとストップバー
ニアクロックの位相差が角度で表して０°または３６０
°に近いとき、バーニアクロックにジッタが重畳した場
合、小さなジッタで得られる時間差に大きな誤差が生じ
る欠点があった。
式において、スタートバーニアクロックとストップバー
ニアクロックの位相差が角度で表して０°または３６０
°に近いとき、バーニアクロックにジッタが重畳した場
合、小さなジッタで得られる時間差に大きな誤差が生じ
る欠点があった。
【０００７】図８を参照して従来例を問題点を説明す
る。図８は従来例の問題点を説明するための図である。
図８のようにスタートパルス３１とストップパルス３２
の時間差ＴｉがほぼＴ0 （ただしＴｉ＜Ｔ0 ）であると
き、本来なら、Ｎ1 がＮに近いところ（例えばＮ1 ＝Ｎ
-1やＮ1 ＝Ｎ-2など、図８の３４）で２つのバーニアク
ロックが一致するはずであるが、ストップバーニアクロ
ックに小さいジッタ３３が重畳した場合、Ｎ1 が“０”
の近く（例えばＮ1 ＝１やＮ1 ＝２、図８の３５）でバ
ーニアクロックが一致したと検出してしまうことにな
る。このとき本来、ほぼＴ0 であるはずの時間差Ｔｉ
が、Ｔｉ〜Ｔ0 と測定されてしまうことになる。すなわ
ち、ジッタ量が周期Ｔ0 より十分小さいジッタにより、
ほぼＴ0 に相当する測定誤差を生むことになり、バーニ
ア方式の欠点となっている。
る。図８は従来例の問題点を説明するための図である。
図８のようにスタートパルス３１とストップパルス３２
の時間差ＴｉがほぼＴ0 （ただしＴｉ＜Ｔ0 ）であると
き、本来なら、Ｎ1 がＮに近いところ（例えばＮ1 ＝Ｎ
-1やＮ1 ＝Ｎ-2など、図８の３４）で２つのバーニアク
ロックが一致するはずであるが、ストップバーニアクロ
ックに小さいジッタ３３が重畳した場合、Ｎ1 が“０”
の近く（例えばＮ1 ＝１やＮ1 ＝２、図８の３５）でバ
ーニアクロックが一致したと検出してしまうことにな
る。このとき本来、ほぼＴ0 であるはずの時間差Ｔｉ
が、Ｔｉ〜Ｔ0 と測定されてしまうことになる。すなわ
ち、ジッタ量が周期Ｔ0 より十分小さいジッタにより、
ほぼＴ0 に相当する測定誤差を生むことになり、バーニ
ア方式の欠点となっている。
【０００８】本発明は、このような背景に行われたもの
であり、ディジタル伝送路の伝送遅延時間を簡易な回路
で高精度に測定する伝送遅延時間測定装置を提供するこ
とを目的とする。本発明は、ジッタによる影響を低減し
てディジタル伝送路の伝送遅延時間を測定することがで
きる伝送遅延時間測定装置を提供することを目的とす
る。本発明は、伝送遅延時間の監視を容易にすることが
できる伝送遅延時間測定装置を提供することを目的とす
る。本発明は、ディジタル通信網における基準クロック
分配網に適用することができる伝送遅延時間測定装置を
提供することを目的とする。本発明は、クロック分配伝
送路の遅延時間管理を容易にすることができる伝送遅延
時間測定装置を提供することを目的とする。
であり、ディジタル伝送路の伝送遅延時間を簡易な回路
で高精度に測定する伝送遅延時間測定装置を提供するこ
とを目的とする。本発明は、ジッタによる影響を低減し
てディジタル伝送路の伝送遅延時間を測定することがで
きる伝送遅延時間測定装置を提供することを目的とす
る。本発明は、伝送遅延時間の監視を容易にすることが
できる伝送遅延時間測定装置を提供することを目的とす
る。本発明は、ディジタル通信網における基準クロック
分配網に適用することができる伝送遅延時間測定装置を
提供することを目的とする。本発明は、クロック分配伝
送路の遅延時間管理を容易にすることができる伝送遅延
時間測定装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は前述の課題を解
決するため、ディジタル伝送装置内で処理されるクロッ
ク信号とフレームパルス信号の両方を用いて遅延時間を
測定することを主な特徴とする。
決するため、ディジタル伝送装置内で処理されるクロッ
ク信号とフレームパルス信号の両方を用いて遅延時間を
測定することを主な特徴とする。
【００１０】すなわち、本発明は、フレーム構造のディ
ジタル信号を送受信する送信装置および受信装置と、こ
の送信装置および受信装置間の伝送遅延時間を測定する
遅延測定部とを備えた伝送遅延時間測定装置である。
ジタル信号を送受信する送信装置および受信装置と、こ
の送信装置および受信装置間の伝送遅延時間を測定する
遅延測定部とを備えた伝送遅延時間測定装置である。
【００１１】ここで、本発明の特徴とするところは、前
記遅延測定部は、前記送信装置に入力されるフレームパ
ルス信号と、前記受信装置から出力されるフレームパル
ス信号との位相差に相当する時間をこの送信装置に入力
される第一のクロック信号によりカウントする第一のカ
ウンタと、この時間を前記第一のクロック信号の位相を
１８０°反転させた第二のクロック信号でカウントする
第二のカウンタと、この第一のカウンタの計数値とこの
第二のカウンタの計数値とを比較する演算器（６１）と
を備えるところにある。
記遅延測定部は、前記送信装置に入力されるフレームパ
ルス信号と、前記受信装置から出力されるフレームパル
ス信号との位相差に相当する時間をこの送信装置に入力
される第一のクロック信号によりカウントする第一のカ
ウンタと、この時間を前記第一のクロック信号の位相を
１８０°反転させた第二のクロック信号でカウントする
第二のカウンタと、この第一のカウンタの計数値とこの
第二のカウンタの計数値とを比較する演算器（６１）と
を備えるところにある。
【００１２】前記遅延測定部が送信装置または受信装置
のいずれか一方に配置されたときに、前記二つのカウン
タの計数値の２分の１に相当する時間が遅延時間である
構成とすることもできる。
のいずれか一方に配置されたときに、前記二つのカウン
タの計数値の２分の１に相当する時間が遅延時間である
構成とすることもできる。
【００１３】クロック信号より僅かに周波数が異なるリ
ファレンスクロック信号を生成するシンセサイザ回路
と、このリファレンスクロック信号の位相が前記第一の
クロック信号の位相または前記受信装置から出力される
第三のクロック信号の位相と一致する時刻をそれぞれ検
出する二つの一致検出回路と、この二つの一致検出回路
でそれぞれ検出された二つの一致時刻の時間間隔をリフ
ァレンスクロック信号でカウントする第三のカウンタと
を備え、前記演算器は、この第三のカウンタの計数値に
より１カウント以下の時間を補正する手段を含むことが
望ましい。
ファレンスクロック信号を生成するシンセサイザ回路
と、このリファレンスクロック信号の位相が前記第一の
クロック信号の位相または前記受信装置から出力される
第三のクロック信号の位相と一致する時刻をそれぞれ検
出する二つの一致検出回路と、この二つの一致検出回路
でそれぞれ検出された二つの一致時刻の時間間隔をリフ
ァレンスクロック信号でカウントする第三のカウンタと
を備え、前記演算器は、この第三のカウンタの計数値に
より１カウント以下の時間を補正する手段を含むことが
望ましい。
【００１４】前記補正する手段は、前記第三のカウンタ
の計数値から導かれる位相差が、位相を角度で表して０
°または３６０°に近いときは、前記第二のカウンタの
計数値から前記第三のカウンタの計数値を差し引き、第
三のカウンタの計数値から導かれる位相差が、１８０°
に近いときは、前記第一のカウンタの計数値から前記第
三のカウンタの計数値を差し引いた値を所望の伝送遅延
時間とすることが望ましい。
の計数値から導かれる位相差が、位相を角度で表して０
°または３６０°に近いときは、前記第二のカウンタの
計数値から前記第三のカウンタの計数値を差し引き、第
三のカウンタの計数値から導かれる位相差が、１８０°
に近いときは、前記第一のカウンタの計数値から前記第
三のカウンタの計数値を差し引いた値を所望の伝送遅延
時間とすることが望ましい。
【００１５】
【作用】送信装置に入力されるフレームパルス信号と、
受信装置から出力されるフレームパルス信号との位相差
に相当する時間をこの送信装置に入力される第一のクロ
ック信号により計数する。これにより、位相差を測定す
ることができる。
受信装置から出力されるフレームパルス信号との位相差
に相当する時間をこの送信装置に入力される第一のクロ
ック信号により計数する。これにより、位相差を測定す
ることができる。
【００１６】さらに、この時間を前記第一のクロック信
号の位相を１８０°反転させた第二のクロック信号で計
数する。これにより、さらに第一のクロック信号だけの
ときに比較して２倍の精度で位相差を測定することがで
きる。
号の位相を１８０°反転させた第二のクロック信号で計
数する。これにより、さらに第一のクロック信号だけの
ときに比較して２倍の精度で位相差を測定することがで
きる。
【００１７】遅延測定を送信装置または受信装置のいず
れか一方で行うとき、二つの計数値の２分の１に相当す
る時間が遅延時間であるとすることもできる。
れか一方で行うとき、二つの計数値の２分の１に相当す
る時間が遅延時間であるとすることもできる。
【００１８】クロック信号より僅かに周波数が異なるリ
ファレンスクロック信号を生成し、このリファレンスク
ロック信号の位相が前記第一のクロック信号の位相また
は前記受信装置から出力される第三のクロック信号の位
相と一致する時刻をそれぞれ検出する。
ファレンスクロック信号を生成し、このリファレンスク
ロック信号の位相が前記第一のクロック信号の位相また
は前記受信装置から出力される第三のクロック信号の位
相と一致する時刻をそれぞれ検出する。
【００１９】それぞれ検出された二つの一致時刻の時間
間隔をリファレンスクロック信号でカウントする。
間隔をリファレンスクロック信号でカウントする。
【００２０】この計数値と、前記第一のクロック信号に
よる計数値と、前記第二のクロック信号による計数値と
にしたがって所望の伝送遅延時間を演算する。
よる計数値と、前記第二のクロック信号による計数値と
にしたがって所望の伝送遅延時間を演算する。
【００２１】このように、クロック信号とそれに同期し
たフレームパルス信号を被測定信号入力として用いるこ
とにより、クロック信号をそのままバーニアクロックと
して用いることができる。そのため複雑であったバーニ
アクロック生成回路を省略することができ、回路構成が
簡単となる。
たフレームパルス信号を被測定信号入力として用いるこ
とにより、クロック信号をそのままバーニアクロックと
して用いることができる。そのため複雑であったバーニ
アクロック生成回路を省略することができ、回路構成が
簡単となる。
【００２２】本発明で用いるシンセサイザは、周波数が
正確なリファレンスクロック信号を生成すればよく、リ
ファレンスクロック信号の位相は入力クロック信号と無
関係でよいため、従来のバーニアクロック生成回路と比
べて簡易な回路で実現できる。
正確なリファレンスクロック信号を生成すればよく、リ
ファレンスクロック信号の位相は入力クロック信号と無
関係でよいため、従来のバーニアクロック生成回路と比
べて簡易な回路で実現できる。
【００２３】前記リファレンスクロック信号による計数
値に現れる位相差が、位相を角度で表して０°または３
６０°に近いときは、前記第二のクロック信号による計
数値からこのリファレンスクロック信号による計数値を
差し引き、このリファレンスクロック信号による計数値
に現れる位相差が、１８０°に近いときは、前記第一の
クロック信号による計数値からこのリファレンスクロッ
ク信号による計数値を差し引いた値を所望の伝送遅延時
間とすることが望ましい。
値に現れる位相差が、位相を角度で表して０°または３
６０°に近いときは、前記第二のクロック信号による計
数値からこのリファレンスクロック信号による計数値を
差し引き、このリファレンスクロック信号による計数値
に現れる位相差が、１８０°に近いときは、前記第一の
クロック信号による計数値からこのリファレンスクロッ
ク信号による計数値を差し引いた値を所望の伝送遅延時
間とすることが望ましい。
【００２４】このように、二つの一致時刻の時間差をリ
ファレンスクロック信号でカウントした二つのクロック
信号の時間差の値により、場合分けを行って２つのフレ
ームパルス信号の時間差を求めることにより、入力クロ
ック信号に重畳したジッタによる大きな測定誤差が生じ
ない高精度な遅延時間測定が可能となる。
ファレンスクロック信号でカウントした二つのクロック
信号の時間差の値により、場合分けを行って２つのフレ
ームパルス信号の時間差を求めることにより、入力クロ
ック信号に重畳したジッタによる大きな測定誤差が生じ
ない高精度な遅延時間測定が可能となる。
【００２５】
【実施例】本発明実施例の構成を図１および図２を参照
して説明する。図１は本発明実施例の全体構成図であ
る。図２は本発明実施例装置のブロック構成図である。
して説明する。図１は本発明実施例の全体構成図であ
る。図２は本発明実施例装置のブロック構成図である。
【００２６】本発明は、フレーム構造のディジタル信号
を送受信する送信装置４１および受信装置４２と、この
送信装置４１および受信装置４２間の伝送遅延時間を測
定する遅延測定部４３とを備えた伝送遅延時間測定装置
である。
を送受信する送信装置４１および受信装置４２と、この
送信装置４１および受信装置４２間の伝送遅延時間を測
定する遅延測定部４３とを備えた伝送遅延時間測定装置
である。
【００２７】ここで、本発明の特徴とするところは、遅
延測定部４３は、送信装置４１に入力されるフレームパ
ルス信号４４と、受信装置４２から出力されるフレーム
パルス信号４５との位相差に相当する時間をこの送信装
置４１に入力されるクロック信号４６によりカウントす
るカウンタＡ（４８）と、この時間をクロック信号４６
の位相を１８０°反転させたクロック信号５０でカウン
トするカウンタＡ′（４９）と、クロック信号４６より
僅かに周波数が異なるリファレンスクロック信号５１を
生成するシンセサイザ回路５２と、このリファレンスク
ロック信号５１の位相がクロック信号４６の位相または
受信装置４２から出力されるクロック信号４７の位相と
一致する時刻をそれぞれ検出する二つの一致検出回路５
３、５４と、この二つの一致検出回路５３、５４でそれ
ぞれ検出された二つの一致時刻の時間間隔をリファレン
スクロック信号５１でカウントするカウンタＢ（５７）
と、このカウンタＢ（５７）の計数値（６０）と、カウ
ンタＡ（４８）の計数値（５８）と、カウンタＡ′（４
９）の計数値（５９）とにしたがって所望の伝送遅延時
間を演算する演算器６１を備えるところにある。
延測定部４３は、送信装置４１に入力されるフレームパ
ルス信号４４と、受信装置４２から出力されるフレーム
パルス信号４５との位相差に相当する時間をこの送信装
置４１に入力されるクロック信号４６によりカウントす
るカウンタＡ（４８）と、この時間をクロック信号４６
の位相を１８０°反転させたクロック信号５０でカウン
トするカウンタＡ′（４９）と、クロック信号４６より
僅かに周波数が異なるリファレンスクロック信号５１を
生成するシンセサイザ回路５２と、このリファレンスク
ロック信号５１の位相がクロック信号４６の位相または
受信装置４２から出力されるクロック信号４７の位相と
一致する時刻をそれぞれ検出する二つの一致検出回路５
３、５４と、この二つの一致検出回路５３、５４でそれ
ぞれ検出された二つの一致時刻の時間間隔をリファレン
スクロック信号５１でカウントするカウンタＢ（５７）
と、このカウンタＢ（５７）の計数値（６０）と、カウ
ンタＡ（４８）の計数値（５８）と、カウンタＡ′（４
９）の計数値（５９）とにしたがって所望の伝送遅延時
間を演算する演算器６１を備えるところにある。
【００２８】演算器６１は、カウンタＢ（５７）の計数
値（６０）から導かれる位相差が、位相を角度で表して
０°または３６０°に近いときは、カウンタＡ′（４
９）の計数値（５９）からカウンタＢ（５７）の計数値
（６０）を差し引き、カウンタＢ（５７）の計数値から
導かれる位相差が、１８０°に近いときは、カウンタＡ
（４８）の計数値（５８）からカウンタＢ（５７）の計
数値（６０）を差し引いた値を所望の伝送遅延時間とす
る。
値（６０）から導かれる位相差が、位相を角度で表して
０°または３６０°に近いときは、カウンタＡ′（４
９）の計数値（５９）からカウンタＢ（５７）の計数値
（６０）を差し引き、カウンタＢ（５７）の計数値から
導かれる位相差が、１８０°に近いときは、カウンタＡ
（４８）の計数値（５８）からカウンタＢ（５７）の計
数値（６０）を差し引いた値を所望の伝送遅延時間とす
る。
【００２９】次に、本発明実施例の動作を説明する。図
１において、送信装置４１はデータＤIN、フレームパル
ス信号４４、クロック信号４６の３つから、フレーム構
造を持つディジタル信号１００を生成し、受信装置４２
にディジタル信号１００を送信する。受信装置４２で
は、送られてきたディジタル信号１００から、クロック
信号４７、フレームパルス信号４５、データＤOUT を抽
出する。送信装置４１に入力するフレームパルス信号４
４とクロック信号４６をスタート信号、受信装置４２か
ら出力されるフレームパルス信号４５とクロック信号４
７をストップ信号として遅延測定部４３に入力し、２つ
のフレームパルス信号４４、４５の位相差に含まれる時
間間隔を伝送遅延時間として測定する。
１において、送信装置４１はデータＤIN、フレームパル
ス信号４４、クロック信号４６の３つから、フレーム構
造を持つディジタル信号１００を生成し、受信装置４２
にディジタル信号１００を送信する。受信装置４２で
は、送られてきたディジタル信号１００から、クロック
信号４７、フレームパルス信号４５、データＤOUT を抽
出する。送信装置４１に入力するフレームパルス信号４
４とクロック信号４６をスタート信号、受信装置４２か
ら出力されるフレームパルス信号４５とクロック信号４
７をストップ信号として遅延測定部４３に入力し、２つ
のフレームパルス信号４４、４５の位相差に含まれる時
間間隔を伝送遅延時間として測定する。
【００３０】本発明実施例装置の回路構成を図３を参照
して説明する。図３は本発明実施例装置の回路構成を示
す図である。図３において、スタート信号であるフレー
ムパルス信号４４は、ＲＳフリップフロップ６５のセッ
ト入力となり、ストップ信号であるフレームパルス信号
４５は、Ｄフリップフロップ６６によりスタート信号の
クロック信号４６に同期化させられた後、ＲＳフリップ
フロップ６５のリセット入力となる。カウンタＡ（４
８）では、ＲＳフリップフロップ６５の出力とスタート
信号のクロック信号４６とのＡＮＤ出力６８をカウント
する。
して説明する。図３は本発明実施例装置の回路構成を示
す図である。図３において、スタート信号であるフレー
ムパルス信号４４は、ＲＳフリップフロップ６５のセッ
ト入力となり、ストップ信号であるフレームパルス信号
４５は、Ｄフリップフロップ６６によりスタート信号の
クロック信号４６に同期化させられた後、ＲＳフリップ
フロップ６５のリセット入力となる。カウンタＡ（４
８）では、ＲＳフリップフロップ６５の出力とスタート
信号のクロック信号４６とのＡＮＤ出力６８をカウント
する。
【００３１】また、スタート信号であるフレームパルス
信号４４は、ＲＳフリップフロップ６９のセット入力と
なり、ストップ信号であるフレームパルス信号４５は、
Ｄフリップフロップ７０によりスタート信号のクロック
信号４６の位相をＮＯＴゲート７１により１８０°反転
したクロック信号７２に同期化させられた後、ＲＳフリ
ップフロップ６９のリセット入力となる。カウンタＡ′
（４９）では、ＲＳフリップフロップ６９の出力とスタ
ート信号のクロック信号７２とのＡＮＤ出力７４をカウ
ントする。
信号４４は、ＲＳフリップフロップ６９のセット入力と
なり、ストップ信号であるフレームパルス信号４５は、
Ｄフリップフロップ７０によりスタート信号のクロック
信号４６の位相をＮＯＴゲート７１により１８０°反転
したクロック信号７２に同期化させられた後、ＲＳフリ
ップフロップ６９のリセット入力となる。カウンタＡ′
（４９）では、ＲＳフリップフロップ６９の出力とスタ
ート信号のクロック信号７２とのＡＮＤ出力７４をカウ
ントする。
【００３２】さらに、シンセサイザ５２では周波数ｆ0
のクロック信号４６から、わずかに小さい周波数ｆのリ
ファレンスクロック信号７６を生成する。一致検出回路
である２つのＤフリップフロップ７７、７８のクロック
入力にはリファレンスクロック信号７６が、Ｄ入力には
２つのクロック信号４６、４７がそれぞれ入力する。ま
た、もう１つのＤフリップフロップ９０のクロック入力
にクロック信号４６が、Ｄ入力にクロック信号４７が入
力する。ゲート９１では、Ｄフリップフロップ７７の反
転出力、Ｄフリップフロップ７８の出力、Ｄフリップフ
ロップ９０の出力がＡＮＤを出力する。ゲート９２で
は、Ｄフリップフロップ７７の出力とＤフリップフロッ
プ７８の反転出力とのＮＡＮＤ出力と、Ｄフリップフロ
ップ９０の反転出力とのＡＮＤを出力する。さらに、ト
リガコントロール回路７９にはフレームパルス信号４４
と一致検出回路のＤフリップフロップ７８の出力が入力
する。カウンタＢ（５７）では、ゲート９１の出力とゲ
ート９２の出力とリファレンスクロック信号７６とトリ
ガコントロール信号８１との、４つの信号のＡＮＤ出力
８２をカウントする。
のクロック信号４６から、わずかに小さい周波数ｆのリ
ファレンスクロック信号７６を生成する。一致検出回路
である２つのＤフリップフロップ７７、７８のクロック
入力にはリファレンスクロック信号７６が、Ｄ入力には
２つのクロック信号４６、４７がそれぞれ入力する。ま
た、もう１つのＤフリップフロップ９０のクロック入力
にクロック信号４６が、Ｄ入力にクロック信号４７が入
力する。ゲート９１では、Ｄフリップフロップ７７の反
転出力、Ｄフリップフロップ７８の出力、Ｄフリップフ
ロップ９０の出力がＡＮＤを出力する。ゲート９２で
は、Ｄフリップフロップ７７の出力とＤフリップフロッ
プ７８の反転出力とのＮＡＮＤ出力と、Ｄフリップフロ
ップ９０の反転出力とのＡＮＤを出力する。さらに、ト
リガコントロール回路７９にはフレームパルス信号４４
と一致検出回路のＤフリップフロップ７８の出力が入力
する。カウンタＢ（５７）では、ゲート９１の出力とゲ
ート９２の出力とリファレンスクロック信号７６とトリ
ガコントロール信号８１との、４つの信号のＡＮＤ出力
８２をカウントする。
【００３３】カウンタＡ（４８）、カウンタＡ′（４
９）、カウンタＢ（５７）のそれぞれの計数値ＮA （５
８）、ＮA ′（５９）、ＮB （６０）はデータバス８６
を通じて演算器６１に送られる。トリガコントロール回
路７９は図３の点線内に示したようにＲＳフリップフロ
ップ８８とＤフリップフロップ８９で実現できる。
９）、カウンタＢ（５７）のそれぞれの計数値ＮA （５
８）、ＮA ′（５９）、ＮB （６０）はデータバス８６
を通じて演算器６１に送られる。トリガコントロール回
路７９は図３の点線内に示したようにＲＳフリップフロ
ップ８８とＤフリップフロップ８９で実現できる。
【００３４】シンセサイザ５２は、市販のディジタルＰ
ＬＬシンセサイザＩＣで実現できる。本発明実施例で
は、一致検出回路５３、５４として一般的なＤフリップ
フロップを使用した例を示したが、一致検出回路５３、
５４として、位相差を比較すべき２つの入力回路の電圧
レベルを正規化した後、差動増幅器を用いて位相差によ
り生ずる電位差を検出する回路方式（詳細は文献T.Otsu
ji"A Picosecond-Accuracy,700-MHz Range,Si-Bipolar
Time Interval Counter LSI,"IEEE Journal of Solid-S
tate Circuits,vol.28,No.9,pp.941-947,1993 を参照)
を利用すれば、より高精度の時間間隔測定が実現でき
る。
ＬＬシンセサイザＩＣで実現できる。本発明実施例で
は、一致検出回路５３、５４として一般的なＤフリップ
フロップを使用した例を示したが、一致検出回路５３、
５４として、位相差を比較すべき２つの入力回路の電圧
レベルを正規化した後、差動増幅器を用いて位相差によ
り生ずる電位差を検出する回路方式（詳細は文献T.Otsu
ji"A Picosecond-Accuracy,700-MHz Range,Si-Bipolar
Time Interval Counter LSI,"IEEE Journal of Solid-S
tate Circuits,vol.28,No.9,pp.941-947,1993 を参照)
を利用すれば、より高精度の時間間隔測定が実現でき
る。
【００３５】本発明実施例における主要な部分の信号の
時間関係を図４および図５に示す。図４および図５は本
発明実施例における主要な部分の信号の時間関係を示す
図である。図４において時間間隔Ａは、フレームパルス
信号４４の立ち上がりから、フレームパルス信号４４を
クロック信号４６に同期化したパルス信号の立ち上がり
までの時間間隔を示している。時間間隔Ｂはクロック信
号４７と４６の位相差を示している。所望の時間間隔
は、２つのフレームパルス信号４４と４５の時間間隔で
あるので、時間間隔Ａから時間間隔Ｂを差し引いて求め
ることができる。
時間関係を図４および図５に示す。図４および図５は本
発明実施例における主要な部分の信号の時間関係を示す
図である。図４において時間間隔Ａは、フレームパルス
信号４４の立ち上がりから、フレームパルス信号４４を
クロック信号４６に同期化したパルス信号の立ち上がり
までの時間間隔を示している。時間間隔Ｂはクロック信
号４７と４６の位相差を示している。所望の時間間隔
は、２つのフレームパルス信号４４と４５の時間間隔で
あるので、時間間隔Ａから時間間隔Ｂを差し引いて求め
ることができる。
【００３６】カウンタＡ（４８）では、２つのフレーム
パルス信号４４、４５間の時間差を周期Ｔ0 のクロック
信号４６でカウントする。時間間隔ＡはカウンタＡにお
ける計数値ＮA から、図４（ａ）に示すように、 Ａ＝ＮA ・Ｔ0 …（１） で求めることができる。
パルス信号４４、４５間の時間差を周期Ｔ0 のクロック
信号４６でカウントする。時間間隔ＡはカウンタＡにお
ける計数値ＮA から、図４（ａ）に示すように、 Ａ＝ＮA ・Ｔ0 …（１） で求めることができる。
【００３７】図４（ｂ）および（ｃ）はカウンタＡ′に
おいて時間間隔Ａを求める方法を示している。すなわ
ち、カウンタＡ′では、２つのフレームパルス信号４
４、４５間の時間差をクロック信号４６の位相を１８０
°反転させたクロック信号７２でカウントする。カウン
タＡ′の計数値ＮA ′は、クロック信号４６と４７の位
相差、つまりクロック信号４７の立ち上がりからクロッ
ク信号４６の立ち上がりまでの時間間隔Ｂが、 ０＜Ｂ＜Ｔ0 ／２ の範囲にあるときは、 ＮA ′＝ＮA であり、 Ａ＝ＮA ′・Ｔ0 …（２） となる（図４（ｂ））。また、時間間隔Ｂが、 Ｔ0 ／２＜Ｂ＜Ｔ0 の範囲にあるときは、 ＮA ′＝ＮA −１ であり、 Ａ＝（ＮA ′＋１）・Ｔ0 …（３） となる（図４（ｃ））。
おいて時間間隔Ａを求める方法を示している。すなわ
ち、カウンタＡ′では、２つのフレームパルス信号４
４、４５間の時間差をクロック信号４６の位相を１８０
°反転させたクロック信号７２でカウントする。カウン
タＡ′の計数値ＮA ′は、クロック信号４６と４７の位
相差、つまりクロック信号４７の立ち上がりからクロッ
ク信号４６の立ち上がりまでの時間間隔Ｂが、 ０＜Ｂ＜Ｔ0 ／２ の範囲にあるときは、 ＮA ′＝ＮA であり、 Ａ＝ＮA ′・Ｔ0 …（２） となる（図４（ｂ））。また、時間間隔Ｂが、 Ｔ0 ／２＜Ｂ＜Ｔ0 の範囲にあるときは、 ＮA ′＝ＮA −１ であり、 Ａ＝（ＮA ′＋１）・Ｔ0 …（３） となる（図４（ｃ））。
【００３８】シンセサイザでは、周波数 ｆ0 ＝１／Ｔ0 のクロック信号から、周波数 ｆ＝１／（Ｔ0 （１＋１／Ｎ）） のリファレンスクロック信号７６を生成する。一致検出
回路５３、５４のＤフリップフロップ回路７７、７８で
は、リファレンスクロック信号７６の立ち上がり時刻
が、クロック信号４６、４７の立ち上がり時刻に一致す
る時刻を検出する。
回路５３、５４のＤフリップフロップ回路７７、７８で
は、リファレンスクロック信号７６の立ち上がり時刻
が、クロック信号４６、４７の立ち上がり時刻に一致す
る時刻を検出する。
【００３９】カウンタＢでは、リファレンスクロック信
号７６とクロック信号４７が一致した時刻から、リファ
レンスクロック信号７６とクロック信号４６が一致した
時刻までの時間間隔をリファレンスクロック信号７６で
カウントする。クロック信号４６のクロック信号４７に
対する位相進み量が１８０°以下のとき（すなわち時間
間隔Ｂの値がＴ0 ／２のとき）、Ｄフリップフロップ９
０の出力が“１”となり、ゲート９１の出力をカウント
することにより時間間隔Ｂの値が測定できる。クロック
信号４６のクロック信号４７に対する位相進み量が１８
０°より大きいときは、Ｄフリップフロップ９０の反転
出力が“１”となり、ゲート９２の出力をカウントする
ことで時間間隔Ｂの値が測定できる。また、カウンタＢ
のカウントトリガ信号は、図３に示したトリガコントロ
ール回路８１で作成され、カウンタＢ（５７）ではスタ
ートフレームパルス信号４４の直後の一致検出回路５４
のＤフリップフロップ回路７８の出力の時間間隔をカウ
ントする。得られた計数値ＮB から時間間隔Ｂが、 Ｂ＝ＮB ・Ｔ0 ／Ｎ …（４） で得られる。入力クロック信号にジッタが重畳している
場合、ジッタの影響によりＢの値が変化することが考え
られる。時間間隔Ｂの値が“０”またはＴ0 に接近して
おらず、ジッタによりＢの値が変動しても０またはＴ0
をまたいで変化しないときには、時間間隔Ａを求めるの
にカウンタＡを用いる。求める時間間隔は、式１と式４
から、 時間間隔＝Ａ−Ｂ＝ＮA ・Ｔ0 −ＮB ・Ｔ0 ／Ｎ …（５） で得られる。また、時間間隔Ｂの値が“０”またはＴ0
に近く、ジッタによりＢの値が“０”またはＴ0 をまた
いで変化するおそれがあるときは、時間間隔Ａを求める
のにカウンタＡ′を用いて、Ｂの値が“０”に近いと
き、 時間間隔＝ＮA ′・Ｔ0 −ＮB ・Ｔ0 ／Ｎ …（６） として求め、Ｂの値がＴ0 に近いとき、 時間間隔＝（ＮA ′＋１）・Ｔ0 −ＮB ・Ｔ0 ／Ｎ …（７） として求める。２つのフレームパルス信号４４および４
５の時間間隔を求めるのに、式５、式６、式７のいずれ
かを用いるかは、カウンタＢで測定する時間間隔Ｂの値
から決定することができる。このようにして、カウンタ
Ｂで測定する時間間隔Ｂの値により場合分けを行って２
つのフレームパルス信号の時間間隔を求めることによ
り、入力クロック信号に重畳したジッタによる大きな測
定誤差が生じない高精度な遅延時間測定が可能となる。
号７６とクロック信号４７が一致した時刻から、リファ
レンスクロック信号７６とクロック信号４６が一致した
時刻までの時間間隔をリファレンスクロック信号７６で
カウントする。クロック信号４６のクロック信号４７に
対する位相進み量が１８０°以下のとき（すなわち時間
間隔Ｂの値がＴ0 ／２のとき）、Ｄフリップフロップ９
０の出力が“１”となり、ゲート９１の出力をカウント
することにより時間間隔Ｂの値が測定できる。クロック
信号４６のクロック信号４７に対する位相進み量が１８
０°より大きいときは、Ｄフリップフロップ９０の反転
出力が“１”となり、ゲート９２の出力をカウントする
ことで時間間隔Ｂの値が測定できる。また、カウンタＢ
のカウントトリガ信号は、図３に示したトリガコントロ
ール回路８１で作成され、カウンタＢ（５７）ではスタ
ートフレームパルス信号４４の直後の一致検出回路５４
のＤフリップフロップ回路７８の出力の時間間隔をカウ
ントする。得られた計数値ＮB から時間間隔Ｂが、 Ｂ＝ＮB ・Ｔ0 ／Ｎ …（４） で得られる。入力クロック信号にジッタが重畳している
場合、ジッタの影響によりＢの値が変化することが考え
られる。時間間隔Ｂの値が“０”またはＴ0 に接近して
おらず、ジッタによりＢの値が変動しても０またはＴ0
をまたいで変化しないときには、時間間隔Ａを求めるの
にカウンタＡを用いる。求める時間間隔は、式１と式４
から、 時間間隔＝Ａ−Ｂ＝ＮA ・Ｔ0 −ＮB ・Ｔ0 ／Ｎ …（５） で得られる。また、時間間隔Ｂの値が“０”またはＴ0
に近く、ジッタによりＢの値が“０”またはＴ0 をまた
いで変化するおそれがあるときは、時間間隔Ａを求める
のにカウンタＡ′を用いて、Ｂの値が“０”に近いと
き、 時間間隔＝ＮA ′・Ｔ0 −ＮB ・Ｔ0 ／Ｎ …（６） として求め、Ｂの値がＴ0 に近いとき、 時間間隔＝（ＮA ′＋１）・Ｔ0 −ＮB ・Ｔ0 ／Ｎ …（７） として求める。２つのフレームパルス信号４４および４
５の時間間隔を求めるのに、式５、式６、式７のいずれ
かを用いるかは、カウンタＢで測定する時間間隔Ｂの値
から決定することができる。このようにして、カウンタ
Ｂで測定する時間間隔Ｂの値により場合分けを行って２
つのフレームパルス信号の時間間隔を求めることによ
り、入力クロック信号に重畳したジッタによる大きな測
定誤差が生じない高精度な遅延時間測定が可能となる。
【００４０】例えば、ある時刻に Ｂ＝Ｔ0 ／Ｎ であった時間間隔Ｂの値が、２・Ｔ0 ／Ｎの大きさのジ
ッタの影響で“０”をまたいで変化し、 Ｂ＝（Ｎ−１）・Ｔ0 ／Ｎ になったが、カウンタＡで測定する時間間隔Ａの値はジ
ッタの影響を受けず Ａ＝ＮA ・Ｔ0 のままで変化しなかったと仮定する。このとき、式５に
よれば、ジッタにより２つのフレームパルス信号４４お
よび４５の時間間隔が、 Ｔ0 ／Ｎ−（Ｎ−１）・Ｔ0 ／Ｎ＝−（Ｎ−２）・Ｔ0 ／Ｎ だけ変化することになる。この変化量は、Ｎが大きい場
合、ほぼ−Ｔ0 に相当する値であり、２・Ｔ0 ／Ｎのジ
ッタで大きな誤差が生じる結果となる。しかし、式６と
式７を用いれば、 Ｂ＝Ｔ0 ／Ｎ のときには、 時間間隔＝ＮA ′・Ｔ0 −Ｔ0 ／Ｎ であり、ジッタにより Ｂ＝（Ｎ−１）・Ｔ0 ／Ｎ となったときには、 時間間隔＝（ＮA ′＋１）・Ｔ0 −（Ｎ−１）・Ｔ0 ／Ｎ ＝ＮA ′・Ｔ0 ＋Ｔ0 ／Ｎ となり、その差は重畳したジッタの大きさと同じ、２Ｔ
0 ／Ｎとなる。したがって、ジッタによる大きな測定誤
差は生じない時間間隔測定が可能となる。本発明実施例
では、演算器６１において、図５のようにＮB の計数値
により以下のような場合分けを行い時間間隔を求めてい
る。 （１）０．２５・Ｎ≦ＮB ≦０．７５・Ｎの場合、 時間間隔＝ＮA ・Ｔ0 −ＮB ・Ｔ0 ／Ｎ （２）ＮB ≦０．２５・Ｎの場合 時間間隔＝ＮA ′・Ｔ0 −ＮB ・Ｔ0 ／Ｎ （３）ＮB ≧０．７５・Ｎの場合 時間間隔＝（ＮA ′＋１）・Ｔ0 −ＮB ・Ｔ0 ／Ｎ これにより、入力クロック信号に０．２５・Ｎ程度のジ
ッタが重畳した場合でも、大きな誤差を生じない時間間
隔測定が可能となる。これを時間間隔Ｂについて表す
と、 （１）０．２５Ｔ0 ≦Ｂ≦０．７５Ｔ0 （２）０≦Ｂ≦０．２５Ｔ0 （３）０．７５Ｔ0 ≦Ｂ≦Ｔ0となる。ここで、図４に
戻って、この場合分けを適用すると、 （１）０．２５Ｔ0 ≦Ｂ≦０．７５Ｔ0 の場合…図４
（ａ） （２）０≦Ｂ≦０．２５Ｔ0 の場合…図４
（ｂ） （３）０．７５Ｔ0 ≦Ｂ≦Ｔ0 の場合…図４
（ｃ） となる。
ッタの影響で“０”をまたいで変化し、 Ｂ＝（Ｎ−１）・Ｔ0 ／Ｎ になったが、カウンタＡで測定する時間間隔Ａの値はジ
ッタの影響を受けず Ａ＝ＮA ・Ｔ0 のままで変化しなかったと仮定する。このとき、式５に
よれば、ジッタにより２つのフレームパルス信号４４お
よび４５の時間間隔が、 Ｔ0 ／Ｎ−（Ｎ−１）・Ｔ0 ／Ｎ＝−（Ｎ−２）・Ｔ0 ／Ｎ だけ変化することになる。この変化量は、Ｎが大きい場
合、ほぼ−Ｔ0 に相当する値であり、２・Ｔ0 ／Ｎのジ
ッタで大きな誤差が生じる結果となる。しかし、式６と
式７を用いれば、 Ｂ＝Ｔ0 ／Ｎ のときには、 時間間隔＝ＮA ′・Ｔ0 −Ｔ0 ／Ｎ であり、ジッタにより Ｂ＝（Ｎ−１）・Ｔ0 ／Ｎ となったときには、 時間間隔＝（ＮA ′＋１）・Ｔ0 −（Ｎ−１）・Ｔ0 ／Ｎ ＝ＮA ′・Ｔ0 ＋Ｔ0 ／Ｎ となり、その差は重畳したジッタの大きさと同じ、２Ｔ
0 ／Ｎとなる。したがって、ジッタによる大きな測定誤
差は生じない時間間隔測定が可能となる。本発明実施例
では、演算器６１において、図５のようにＮB の計数値
により以下のような場合分けを行い時間間隔を求めてい
る。 （１）０．２５・Ｎ≦ＮB ≦０．７５・Ｎの場合、 時間間隔＝ＮA ・Ｔ0 −ＮB ・Ｔ0 ／Ｎ （２）ＮB ≦０．２５・Ｎの場合 時間間隔＝ＮA ′・Ｔ0 −ＮB ・Ｔ0 ／Ｎ （３）ＮB ≧０．７５・Ｎの場合 時間間隔＝（ＮA ′＋１）・Ｔ0 −ＮB ・Ｔ0 ／Ｎ これにより、入力クロック信号に０．２５・Ｎ程度のジ
ッタが重畳した場合でも、大きな誤差を生じない時間間
隔測定が可能となる。これを時間間隔Ｂについて表す
と、 （１）０．２５Ｔ0 ≦Ｂ≦０．７５Ｔ0 （２）０≦Ｂ≦０．２５Ｔ0 （３）０．７５Ｔ0 ≦Ｂ≦Ｔ0となる。ここで、図４に
戻って、この場合分けを適用すると、 （１）０．２５Ｔ0 ≦Ｂ≦０．７５Ｔ0 の場合…図４
（ａ） （２）０≦Ｂ≦０．２５Ｔ0 の場合…図４
（ｂ） （３）０．７５Ｔ0 ≦Ｂ≦Ｔ0 の場合…図４
（ｃ） となる。
【００４１】現在のディジタル通信網では、１２５μｓ
周期のフレームパルス信号がよく用いられるが、送信装
置４１から受信装置４２までの遅延時間が１２５μｓを
越える場合は、フレームパルス信号だけでは遅延時間を
測定することができない。このような場合には、より周
期の長いフレームパルス信号を用いるか、あるいは、１
２５μｓ周期のフレーム上で、より周期の長いマルチフ
レームを組むことにより、長い遅延時間を測定すること
ができる。
周期のフレームパルス信号がよく用いられるが、送信装
置４１から受信装置４２までの遅延時間が１２５μｓを
越える場合は、フレームパルス信号だけでは遅延時間を
測定することができない。このような場合には、より周
期の長いフレームパルス信号を用いるか、あるいは、１
２５μｓ周期のフレーム上で、より周期の長いマルチフ
レームを組むことにより、長い遅延時間を測定すること
ができる。
【００４２】また、通常は送信装置４１と受信装置４２
が地理的に離れて設置されているため、図５の構成では
遅延時間の測定が難しくなる場合がある。そのようなと
きには、特開平３−２２２５４４号公報に示される折り
返し測定による遅延時間測定を利用すればよい。折り返
し遅延時間測定は、送信装置４１、受信装置４２をもう
一組用意して対向の通信装置として折り返しの通信を行
い、送信した信号と折り返されてきた信号との遅延時
間、すなわち往復の遅延時間を測定し、その１／２を片
道の通信遅延時間とするものである。この折り返し遅延
時間測定に本発明を利用すれば、地理的に離れて設置さ
れた送信装置４１と受信装置４２間の遅延時間をも測定
することができる。
が地理的に離れて設置されているため、図５の構成では
遅延時間の測定が難しくなる場合がある。そのようなと
きには、特開平３−２２２５４４号公報に示される折り
返し測定による遅延時間測定を利用すればよい。折り返
し遅延時間測定は、送信装置４１、受信装置４２をもう
一組用意して対向の通信装置として折り返しの通信を行
い、送信した信号と折り返されてきた信号との遅延時
間、すなわち往復の遅延時間を測定し、その１／２を片
道の通信遅延時間とするものである。この折り返し遅延
時間測定に本発明を利用すれば、地理的に離れて設置さ
れた送信装置４１と受信装置４２間の遅延時間をも測定
することができる。
【００４３】
【発明の効果】以上説明したように、本発明の伝送遅延
時間測定装置では、送信装置と受信装置間の伝送遅延時
間を、簡単な回路で、伝送路、装置などで発生するジッ
タによる大きさ測定誤差を生じることなしに、高精度に
測定することが可能となる。これにより伝送遅延時間の
監視が容易にできることとなり、ディジタル通信網の保
守管理上非常に有利である。また、本発明をディジタル
通信網における基準クロック分配網に適用すれば、クロ
ック分配伝送路の遅延時間管理が容易になり、高精度の
クロック分配が可能となる。
時間測定装置では、送信装置と受信装置間の伝送遅延時
間を、簡単な回路で、伝送路、装置などで発生するジッ
タによる大きさ測定誤差を生じることなしに、高精度に
測定することが可能となる。これにより伝送遅延時間の
監視が容易にできることとなり、ディジタル通信網の保
守管理上非常に有利である。また、本発明をディジタル
通信網における基準クロック分配網に適用すれば、クロ
ック分配伝送路の遅延時間管理が容易になり、高精度の
クロック分配が可能となる。
【図１】本発明実施例の全体構成図。
【図２】本発明実施例装置のブロック構成図。
【図３】本発明実施例装置の回路構成を示す図。
【図４】本発明実施例における主要な部分の信号の時間
関係を示す図。
関係を示す図。
【図５】本発明実施例における主要な部分の信号の時間
関係を示す図。
関係を示す図。
【図６】従来例の全体構成図。
【図７】バーニア方式を説明するための図。
【図８】従来例の問題点を説明するための図。
４１ 送信装置 ４２ 受信装置 ４３ 遅延測定部 ４４、４５ フレームパルス信号 ４６、４７、５０、７２ クロック信号 ４８ カウンタＡ ４９ カウンタＡ′ ５１ リファレンスクロック信号 ５２ シンセサイザ回路 ５３、５４ 一致検出回路 ５５、５６ 一致時刻 ５７ カウンタＢ ５８、５９、６０ 計数値 ６１ 演算器 ６５、６９、８８ ＲＳフリップフロップ ６６、７０、７７、７８、８９、９０ Ｄフリップフロ
ップ ６８、７４、８２ ＡＮＤ出力 ７１ ＮＯＴゲート ７６ リファレンスクロック信号 ８１ トリガコントロール信号 ９１、９２ ゲート １００ ディジタル信号 ＤIN、ＤOUT データ
ップ ６８、７４、８２ ＡＮＤ出力 ７１ ＮＯＴゲート ７６ リファレンスクロック信号 ８１ トリガコントロール信号 ９１、９２ ゲート １００ ディジタル信号 ＤIN、ＤOUT データ
Claims (4)
- 【請求項１】 フレーム構造のディジタル信号を送受信
する送信装置および受信装置と、この送信装置および受
信装置間の伝送遅延時間を測定する遅延測定部とを備え
た伝送遅延時間測定装置において、 前記遅延測定部は、前記送信装置に入力されるフレーム
パルス信号と、前記受信装置から出力されるフレームパ
ルス信号との位相差に相当する時間をこの送信装置に入
力される第一のクロック信号によりカウントする第一の
カウンタと、 この時間を前記第一のクロック信号の位相を１８０°反
転させた第二のクロック信号でカウントする第二のカウ
ンタと、 この第一のカウンタの計数値とこの第二のカウンタの計
数値とを比較する演算器（６１）とを備えたことを特徴
とする伝送遅延時間測定装置。 - 【請求項２】前記遅延測定部が送信装置または受信装置
のいずれか一方に配置されたときに、前記二つのカウン
タの計数値の２分の１に相当する時間が遅延時間である
請求項１記載の伝送遅延時間測定装置。 - 【請求項３】 クロック信号より僅かに周波数が異なる
リファレンスクロック信号を生成するシンセサイザ回路
と、 このリファレンスクロック信号の位相が前記第一のクロ
ック信号の位相または前記受信装置から出力される第三
のクロック信号の位相と一致する時刻をそれぞれ検出す
る二つの一致検出回路と、 この二つの一致検出回路でそれぞれ検出された二つの一
致時刻の時間間隔をリファレンスクロック信号でカウン
トする第三のカウンタとを備え、 前記演算器は、この第三のカウンタの計数値により１カ
ウント以下の時間を補正する手段を含む請求項１または
２記載の伝送遅延時間測定装置。 - 【請求項４】 前記補正する手段は、前記第三のカウン
タの計数値から導かれる位相差が、位相を角度で表して
０°または３６０°に近いときは、前記第二のカウンタ
の計数値から前記第三のカウンタの計数値を差し引き、
第三のカウンタの計数値から導かれる位相差が、１８０
°に近いときは、前記第一のカウンタの計数値から前記
第三のカウンタの計数値を差し引いた値を所望の伝送遅
延時間とする請求項３記載の伝送遅延時間測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6182543A JPH0851456A (ja) | 1994-08-03 | 1994-08-03 | 伝送遅延時間測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6182543A JPH0851456A (ja) | 1994-08-03 | 1994-08-03 | 伝送遅延時間測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851456A true JPH0851456A (ja) | 1996-02-20 |
Family
ID=16120133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6182543A Pending JPH0851456A (ja) | 1994-08-03 | 1994-08-03 | 伝送遅延時間測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851456A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008510967A (ja) * | 2004-08-20 | 2008-04-10 | テラダイン・インコーポレーテッド | 位相シフトした周期波形を使用する時間測定 |
-
1994
- 1994-08-03 JP JP6182543A patent/JPH0851456A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008510967A (ja) * | 2004-08-20 | 2008-04-10 | テラダイン・インコーポレーテッド | 位相シフトした周期波形を使用する時間測定 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5958060A (en) | Method and apparatus for clock control and synchronization | |
| JP3820275B2 (ja) | タイムスタンプの同期化方法および装置 | |
| CN105549379A (zh) | 一种基于高精度时间基准触发的同步测量装置及方法 | |
| CN109765583B (zh) | 一种基于gnss接收机秒脉冲的时钟同步方法 | |
| EP0548253A1 (en) | FREQUENCY COUNTER AND METHOD FOR COUNTING THE FREQUENCY OF A SIGNAL TO MINIMIZE THE EFFECTS OF MODULATING A CYCLIC REPORT. | |
| US11424902B2 (en) | System and method for synchronizing nodes in a network device | |
| JP4051840B2 (ja) | 分散されているシステム機器の同期装置 | |
| US20090198467A1 (en) | Measuring Clock Jitter | |
| WO2014155706A1 (ja) | 信号処理装置 | |
| CN113049870B (zh) | 消除触发抖动的触发信号处理方法及触发信号处理装置 | |
| JP4535288B2 (ja) | 分散制御システム | |
| CN103546124A (zh) | 一种信号触发时刻值获取装置 | |
| JPH0851456A (ja) | 伝送遅延時間測定装置 | |
| JP2005134215A (ja) | 信号到来時間差測定システム | |
| US20130346022A1 (en) | Physical quantity measuring apparatus and physical quantity measuring method | |
| US20060064258A1 (en) | Jitter measurement device and jitter measurement method | |
| US5430746A (en) | Method of and circuitry for detecting synchronism failure of two word sequences | |
| JP5035383B2 (ja) | 分散制御システム | |
| Fedorova et al. | Parameters of Synchronization Signals in IP/MPLS networks | |
| JPH01124773A (ja) | 周波数測定装置 | |
| JPH04178047A (ja) | スキュー補償方式 | |
| CN114070762B (zh) | 网络监测探针组件、同步方法、数据采集分析装置 | |
| CN113271168B (zh) | 一种基于卫星共视的配电网时钟同步实现方法 | |
| JPS5917914B2 (ja) | ジツタ測定装置 | |
| Jachna et al. | Parallel data processing in a 3-channel integrated time-interval counter |