JPH08122465A - 時間測定装置 - Google Patents
時間測定装置Info
- Publication number
- JPH08122465A JPH08122465A JP28755894A JP28755894A JPH08122465A JP H08122465 A JPH08122465 A JP H08122465A JP 28755894 A JP28755894 A JP 28755894A JP 28755894 A JP28755894 A JP 28755894A JP H08122465 A JPH08122465 A JP H08122465A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- generation
- output signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 簡単な構成要素によりクロック周期未満の精
度で、時間を正確に測定する。 【構成】 正弦波発生器１０は正弦波（余弦波）の出力
信号を発生し、遅延回路１２は、この出力信号の位相を
９０度だけシフトさせる。入力信号の発生時点におい
て、第１Ａ／Ｄ変換器１４は、正弦波発生器の出力信号
の振幅値をデジタル信号に変換し、第２Ａ／Ｄ変換器１
６は、遅延回路からの出力信号の振幅値をデジタル信号
に変換する。処理手段２４は、これら第１及び第２Ａ／
Ｄ変換器の出力信号に応じて、入力信号の発生時点の時
間を正弦波発生器からの出力信号の位相との関係で求め
る。
度で、時間を正確に測定する。 【構成】 正弦波発生器１０は正弦波（余弦波）の出力
信号を発生し、遅延回路１２は、この出力信号の位相を
９０度だけシフトさせる。入力信号の発生時点におい
て、第１Ａ／Ｄ変換器１４は、正弦波発生器の出力信号
の振幅値をデジタル信号に変換し、第２Ａ／Ｄ変換器１
６は、遅延回路からの出力信号の振幅値をデジタル信号
に変換する。処理手段２４は、これら第１及び第２Ａ／
Ｄ変換器の出力信号に応じて、入力信号の発生時点の時
間を正弦波発生器からの出力信号の位相との関係で求め
る。
Description
【０００１】
【産業上の利用分野】本発明は、時間測定装置、特に、
クロックの分解能以上の分解能で時間を測定できる装置
に関する。
クロックの分解能以上の分解能で時間を測定できる装置
に関する。
【０００２】
【従来の技術】時間、例えば、ある事象が発生する時点
をデジタル的に測定するには、従来はデジタル・カウン
タを用いていた。カウンタは、図２に示すようなクロッ
ク信号Ｂの立上り部分のパルスＣを計数し、事象発生時
点までの計数値がその時間となる。事象がパルスＣの中
間の時点Ｔ４で発生し、この時点でカウンタの計数を停
止した場合、カウンタの計数値は時点Ｔ３のままであ
る。すなわち、時点Ｔ３及びＴ４の間が計時誤差とな
る。
をデジタル的に測定するには、従来はデジタル・カウン
タを用いていた。カウンタは、図２に示すようなクロッ
ク信号Ｂの立上り部分のパルスＣを計数し、事象発生時
点までの計数値がその時間となる。事象がパルスＣの中
間の時点Ｔ４で発生し、この時点でカウンタの計数を停
止した場合、カウンタの計数値は時点Ｔ３のままであ
る。すなわち、時点Ｔ３及びＴ４の間が計時誤差とな
る。
【０００３】また、２個のパルスＤが発生する時点Ｔ１
及びＴ４の間の時間を測定する場合、従来はパルスＤで
クロックされるフリップ・フロップなどを用いてゲート
・パルスＦを発生させ、このゲート・パルスＦの間に発
生するパルスＣの数をカウンタで計数した。しかし、こ
の場合も、カウンタは、時点Ｔ２及びＴ３間のパルスＣ
の数しか計数せず、時点Ｔ１及びＴ２間と、時点Ｔ３及
びＴ４間とが計時誤差になった。いずれの場合も、クロ
ック信号Ｂの周波数（又は周期）により、測定分解能が
決まり、１クロック周期未満の誤差が生じるのがデジタ
ル測定の欠点であった。
及びＴ４の間の時間を測定する場合、従来はパルスＤで
クロックされるフリップ・フロップなどを用いてゲート
・パルスＦを発生させ、このゲート・パルスＦの間に発
生するパルスＣの数をカウンタで計数した。しかし、こ
の場合も、カウンタは、時点Ｔ２及びＴ３間のパルスＣ
の数しか計数せず、時点Ｔ１及びＴ２間と、時点Ｔ３及
びＴ４間とが計時誤差になった。いずれの場合も、クロ
ック信号Ｂの周波数（又は周期）により、測定分解能が
決まり、１クロック周期未満の誤差が生じるのがデジタ
ル測定の欠点であった。
【０００４】上述の欠点を克服するために種々の提案が
なされている。第１の提案は、クロック信号の発生を計
時する事象信号に同期させることである。これによれ
ば、事象信号とクロック信号の発生時点が一致して、誤
差がなくなる。また、第２の提案は、クロック信号周期
以上の期間にわたる傾斜波信号を発生し、事象信号が発
生した時の傾斜波信号の振幅と、この事象信号に隣接す
るクロック信号が発生した時の傾斜信号の振幅とを求め
る。これら振幅の差を時間に対応させて、上述の誤差時
間を補償している。また、第３の提案は、クロック信号
周期未満、例えば、その周期の１０分の１の単位で順次
増加する遅延時間の遅延回路を９個設け、クロック信号
をこれら９個の遅延回路に共通に供給する。よって、ク
ロック信号の分解能を等価的に１０倍にできる。
なされている。第１の提案は、クロック信号の発生を計
時する事象信号に同期させることである。これによれ
ば、事象信号とクロック信号の発生時点が一致して、誤
差がなくなる。また、第２の提案は、クロック信号周期
以上の期間にわたる傾斜波信号を発生し、事象信号が発
生した時の傾斜波信号の振幅と、この事象信号に隣接す
るクロック信号が発生した時の傾斜信号の振幅とを求め
る。これら振幅の差を時間に対応させて、上述の誤差時
間を補償している。また、第３の提案は、クロック信号
周期未満、例えば、その周期の１０分の１の単位で順次
増加する遅延時間の遅延回路を９個設け、クロック信号
をこれら９個の遅延回路に共通に供給する。よって、ク
ロック信号の分解能を等価的に１０倍にできる。
【０００５】
【発明が解決しようとする課題】上述の第１の提案で
は、クロック信号を事象信号に同期させなければなら
ず、位相ロック回路などが必要となり、回路構成が複雑
になる。また、事象信号が単発信号、又はたまにしか発
生しない場合には、クロック信号と事象信号との同期が
不可能になる。さらに、２個のパルス間の時間を計測す
る場合も、パルス間の時間が一定でない場合には、適用
できない。
は、クロック信号を事象信号に同期させなければなら
ず、位相ロック回路などが必要となり、回路構成が複雑
になる。また、事象信号が単発信号、又はたまにしか発
生しない場合には、クロック信号と事象信号との同期が
不可能になる。さらに、２個のパルス間の時間を計測す
る場合も、パルス間の時間が一定でない場合には、適用
できない。
【０００６】また、上述の第２の提案では、傾斜波信号
の直線性により測定精度が決まる。この場合、クロック
周波数が高くなるほど傾斜波の傾きが急にしなければな
らない。しかし、傾斜波の傾きが急な信号の直線性を良
好にすることは、非常に困難であり、測定精度を高くで
きない。
の直線性により測定精度が決まる。この場合、クロック
周波数が高くなるほど傾斜波の傾きが急にしなければな
らない。しかし、傾斜波の傾きが急な信号の直線性を良
好にすることは、非常に困難であり、測定精度を高くで
きない。
【０００７】さらに、上述の第３の提案では、分解能に
応じた数の遅延回路が必要となり、構成が大型化する。
また、クロック周波数が変化した場合、各遅延回路の遅
延時間を調整し直さなければならないという不便さもあ
る。
応じた数の遅延回路が必要となり、構成が大型化する。
また、クロック周波数が変化した場合、各遅延回路の遅
延時間を調整し直さなければならないという不便さもあ
る。
【０００８】したがって、本発明の目的は、簡単な構成
で、クロックの１周期未満の分解能で、時間を高精度に
測定できる時間測定装置の提供にある。
で、クロックの１周期未満の分解能で、時間を高精度に
測定できる時間測定装置の提供にある。
【０００９】
【課題を解決するための手段】本発明の時間測定装置で
は、信号発生手段により正弦波又は余弦波の出力信号を
発生する。一般に、正弦波又は余弦波の発生は、水晶発
振器で高精度に制御された正弦波発生器などにより高精
度且つ簡単に発生できる。遅延回路又はフィルタでもよ
い位相シフト手段は、信号発生手段からの出力信号の位
相を（３６０×ｎ＋９０）度、（３６０×ｎ−９０）
度、（３６０×ｎ＋２７０）度又は（３６０×ｎ−２７
０）度（ｎは、ゼロ又は正の整数）だけシフトさせる。
入力信号の発生時点において、第１アナログ・デジタル
変換器は、信号発生手段からの出力信号の振幅値をデジ
タル信号に変換し、第２アナログ・デジタル変換器は、
位相シフト手段からの出力信号の振幅値をデジタル信号
に変換する。マイクロプロセッサ・システムでもよい処
理手段は、これら第１及び第２アナログ・デジタル変換
器の出力信号に応じて、入力信号の発生時点の時間を信
号発生手段からの出力信号の位相との関係で求める。
は、信号発生手段により正弦波又は余弦波の出力信号を
発生する。一般に、正弦波又は余弦波の発生は、水晶発
振器で高精度に制御された正弦波発生器などにより高精
度且つ簡単に発生できる。遅延回路又はフィルタでもよ
い位相シフト手段は、信号発生手段からの出力信号の位
相を（３６０×ｎ＋９０）度、（３６０×ｎ−９０）
度、（３６０×ｎ＋２７０）度又は（３６０×ｎ−２７
０）度（ｎは、ゼロ又は正の整数）だけシフトさせる。
入力信号の発生時点において、第１アナログ・デジタル
変換器は、信号発生手段からの出力信号の振幅値をデジ
タル信号に変換し、第２アナログ・デジタル変換器は、
位相シフト手段からの出力信号の振幅値をデジタル信号
に変換する。マイクロプロセッサ・システムでもよい処
理手段は、これら第１及び第２アナログ・デジタル変換
器の出力信号に応じて、入力信号の発生時点の時間を信
号発生手段からの出力信号の位相との関係で求める。
【００１０】また、本発明の時間測定装置は、入力信号
の２回の発生時点間の時間を、この入力信号の２回の発
生時点間に生じる信号発生手段の出力信号の発生サイク
ル数（整数値）として求めるカウンタ手段を更に具えて
いる。処理手段は、第１及び第２アナログ・デジタル変
換器の出力信号に応じて、入力信号の第１発生時点から
カウンタ手段の計数開始時点までの第１時間を求めると
共に、カウンタ手段の計数終了時点から入力信号の第２
発生時点までの第２時間を求める。さらに、処理手段
は、これら第１及び第２時間と、カウンタ手段の求めた
時間とを加算して、入力信号の２回の発生時点間の時間
を求める。
の２回の発生時点間の時間を、この入力信号の２回の発
生時点間に生じる信号発生手段の出力信号の発生サイク
ル数（整数値）として求めるカウンタ手段を更に具えて
いる。処理手段は、第１及び第２アナログ・デジタル変
換器の出力信号に応じて、入力信号の第１発生時点から
カウンタ手段の計数開始時点までの第１時間を求めると
共に、カウンタ手段の計数終了時点から入力信号の第２
発生時点までの第２時間を求める。さらに、処理手段
は、これら第１及び第２時間と、カウンタ手段の求めた
時間とを加算して、入力信号の２回の発生時点間の時間
を求める。
【００１１】
【実施例】以下、添付図を参照して、本発明の好適な実
施例を説明する。図１は、本発明の第１実施例のブロッ
ク図である。信号発生手段である正弦波発生器１０は、
一般にカウンタに利用されるクロックと同様の高周波の
正弦波又は余弦波（以下、単に正弦波という）を発生す
る。この発生器１０は、恒温槽内に設けられた水晶発振
器で高精度に制御された正弦波発生器でもよい。この正
弦波は、位相シフト手段である遅延回路１２に供給さ
れ、位相を２７０度（４分の３周期）だけ遅延（シフ
ト）される。これは、等価的に９０度だけ位相を進める
ことになる。よって、正弦波発生器１０の出力信号が、
図３の波形Ｗ１の場合、遅延回路１２の出力信号は、図
３の波形Ｗ２のようになる。なお、位相シフト手段とし
ては、遅延回路以外に、コンデンサ又はコイルを用いて
もよい。
施例を説明する。図１は、本発明の第１実施例のブロッ
ク図である。信号発生手段である正弦波発生器１０は、
一般にカウンタに利用されるクロックと同様の高周波の
正弦波又は余弦波（以下、単に正弦波という）を発生す
る。この発生器１０は、恒温槽内に設けられた水晶発振
器で高精度に制御された正弦波発生器でもよい。この正
弦波は、位相シフト手段である遅延回路１２に供給さ
れ、位相を２７０度（４分の３周期）だけ遅延（シフ
ト）される。これは、等価的に９０度だけ位相を進める
ことになる。よって、正弦波発生器１０の出力信号が、
図３の波形Ｗ１の場合、遅延回路１２の出力信号は、図
３の波形Ｗ２のようになる。なお、位相シフト手段とし
ては、遅延回路以外に、コンデンサ又はコイルを用いて
もよい。
【００１２】第１アナログ・デジタル（Ａ／Ｄ）変換器
１４は、アナログ入力端子に正弦波発生器１０の出力信
号Ｗ２を受け、サンプリング端子（又はイネーブル端
子）に入力端子１８からの入力パルスを受け、この入力
パルス発生時点の出力信号Ｗ１をデジタル化する。同様
に、第２Ａ／Ｄ変換器１６は、アナログ入力端子に遅延
回路１２の出力信号Ｗ１を受け、サンプリング端子に入
力端子１８からの入力パルスを受け、この入力パルス発
生時点の出力信号Ｗ２をデジタル化する。メモリ２０及
び２２は、Ａ／Ｄ変換器１４及び１６からのデジタル信
号を夫々蓄積し、処理手段２４に供給する。
１４は、アナログ入力端子に正弦波発生器１０の出力信
号Ｗ２を受け、サンプリング端子（又はイネーブル端
子）に入力端子１８からの入力パルスを受け、この入力
パルス発生時点の出力信号Ｗ１をデジタル化する。同様
に、第２Ａ／Ｄ変換器１６は、アナログ入力端子に遅延
回路１２の出力信号Ｗ１を受け、サンプリング端子に入
力端子１８からの入力パルスを受け、この入力パルス発
生時点の出力信号Ｗ２をデジタル化する。メモリ２０及
び２２は、Ａ／Ｄ変換器１４及び１６からのデジタル信
号を夫々蓄積し、処理手段２４に供給する。
【００１３】処理手段２４は、マイクロプロセッサ、処
理プログラムを記憶したＲＯＭ、一時記憶メモリとして
のＲＡＭ、出力装置としての表示器及び／又はプリン
タ、入力装置としてのキーボードなどを具えている。こ
の処理手段２４は、本発明の時間測定装置を利用するシ
ステムに共用のものでもよい。
理プログラムを記憶したＲＯＭ、一時記憶メモリとして
のＲＡＭ、出力装置としての表示器及び／又はプリン
タ、入力装置としてのキーボードなどを具えている。こ
の処理手段２４は、本発明の時間測定装置を利用するシ
ステムに共用のものでもよい。
【００１４】図３に示すように、時点Ｔｎにおいて入力
端子１８に入力パルスが発生したとすると、第１Ａ／Ｄ
変換器１４は、信号波形Ｗ１の振幅値Ｍ１ａをデジタル
化し、第２Ａ／Ｄ変換器１６は、信号波形Ｗ２の振幅値
Ｍ２ｂをデジタル化する。処理手段２４は、メモリ２０
及び２２を介して、これらデジタル値を受ける。信号波
形Ｗ１が上昇方向でゼロクロスする点と、信号波形Ｗ２
の最大値の点との時点Ｔｍを基準点（位相０度）とし、
時点Ｔｍ及びＴｎ間の位相をΦ（ラジアン）とすると、 Ｍ１ａ＝Ａ * sin Φ Ｍ２ｂ＝Ａ * cos Φ となる。たたし、Ａは、信号波形Ｗ１及びＷ２の振幅値
である。この関係からΦは、次式で求まる。 Φ＝tan(-1)（Ｍａ１／Ｍｂ２） なお、tan(-1)は、アークタンジェント（逆正接）を意
味する。
端子１８に入力パルスが発生したとすると、第１Ａ／Ｄ
変換器１４は、信号波形Ｗ１の振幅値Ｍ１ａをデジタル
化し、第２Ａ／Ｄ変換器１６は、信号波形Ｗ２の振幅値
Ｍ２ｂをデジタル化する。処理手段２４は、メモリ２０
及び２２を介して、これらデジタル値を受ける。信号波
形Ｗ１が上昇方向でゼロクロスする点と、信号波形Ｗ２
の最大値の点との時点Ｔｍを基準点（位相０度）とし、
時点Ｔｍ及びＴｎ間の位相をΦ（ラジアン）とすると、 Ｍ１ａ＝Ａ * sin Φ Ｍ２ｂ＝Ａ * cos Φ となる。たたし、Ａは、信号波形Ｗ１及びＷ２の振幅値
である。この関係からΦは、次式で求まる。 Φ＝tan(-1)（Ｍａ１／Ｍｂ２） なお、tan(-1)は、アークタンジェント（逆正接）を意
味する。
【００１５】処理手段２４は、ＲＯＭに記憶されたプロ
グラムに応じて、上述の計算を行い、時点Ｔｍに対する
時点Ｔｎの関係を求める。なお、信号波形Ｗ１及びＷ２
の１周期の時間は、正弦波発生器１０の発振周波数で決
まり、既知であるので、求めたΦから時点Ｔｍ及びＴｎ
の時間も簡単に換算できる。
グラムに応じて、上述の計算を行い、時点Ｔｍに対する
時点Ｔｎの関係を求める。なお、信号波形Ｗ１及びＷ２
の１周期の時間は、正弦波発生器１０の発振周波数で決
まり、既知であるので、求めたΦから時点Ｔｍ及びＴｎ
の時間も簡単に換算できる。
【００１６】図４は、本発明の第２実施例のブロック図
である。この実施例では、ブロック１０〜２４は、図１
の実施例と同じ構成である。この実施例は、図２のパル
ス（入力信号）Ｄが入力端子１８に供給され、２個のパ
ルスが発生した時点Ｔ１及びＴ４間の時間を正確に測定
する装置である。パルス変換器２６は、正弦波発生器１
０からの正弦波Ａを受け、クロック・パルスＢに変換す
る。このパルス変換器２６は、正弦波Ａをゼロ・レベル
と比較する比較器で構成できる。なお、正弦波及びクロ
ック・パルスが完全に同期している点に留意されたい。
カウンタ２８は、従来のカウンタであり、パルスＤが発
生した時点Ｔ１及びＴ４間の間が高レベルのゲート・パ
ルスＦを発生し、このゲート期間（時点Ｔ１及びＴ４
間）中に発生するクロック信号Ｂの立上りのパルスＣを
計数する。計数値は、処理手段２４に転送される。
である。この実施例では、ブロック１０〜２４は、図１
の実施例と同じ構成である。この実施例は、図２のパル
ス（入力信号）Ｄが入力端子１８に供給され、２個のパ
ルスが発生した時点Ｔ１及びＴ４間の時間を正確に測定
する装置である。パルス変換器２６は、正弦波発生器１
０からの正弦波Ａを受け、クロック・パルスＢに変換す
る。このパルス変換器２６は、正弦波Ａをゼロ・レベル
と比較する比較器で構成できる。なお、正弦波及びクロ
ック・パルスが完全に同期している点に留意されたい。
カウンタ２８は、従来のカウンタであり、パルスＤが発
生した時点Ｔ１及びＴ４間の間が高レベルのゲート・パ
ルスＦを発生し、このゲート期間（時点Ｔ１及びＴ４
間）中に発生するクロック信号Ｂの立上りのパルスＣを
計数する。計数値は、処理手段２４に転送される。
【００１７】つぎに、図５の流れ図を参照して、図４の
動作を説明する。なお、この流れ図に示す処理手順は、
予め処理手段内のＲＯＭに記憶されており、マイクロプ
ロセッサが処理する。処理手段２４は、ステップ５０に
おいて、図１の説明と同じ手順で、時点Ｔ１の位相を求
める。ステップ５２にて、時点Ｔ１の位相と、既知の正
弦波Ａ及びクロック・パルスＢの周期とにより、時点Ｔ
１及びＴ２間の時間を求める。ステップ５４では、ステ
ップ５０と同様に時点Ｔ４の位相を求め、すて５６で
は、ステップ５２と同様に時点Ｔ３及びＴ４間の時間を
求める。
動作を説明する。なお、この流れ図に示す処理手順は、
予め処理手段内のＲＯＭに記憶されており、マイクロプ
ロセッサが処理する。処理手段２４は、ステップ５０に
おいて、図１の説明と同じ手順で、時点Ｔ１の位相を求
める。ステップ５２にて、時点Ｔ１の位相と、既知の正
弦波Ａ及びクロック・パルスＢの周期とにより、時点Ｔ
１及びＴ２間の時間を求める。ステップ５４では、ステ
ップ５０と同様に時点Ｔ４の位相を求め、すて５６で
は、ステップ５２と同様に時点Ｔ３及びＴ４間の時間を
求める。
【００１８】処理手段２４は、ステップ５８にて、カウ
ンタ２８の計数値と、クロック・パルスＢの周期とによ
り、時点Ｔ２及びＴ３間の時間を求める。ステップ６０
では、求めた時点Ｔ１及びＴ２間の時間、時点Ｔ及びＴ
４間の時間、並びに時点Ｔ２及びＴ３間の時間を加算し
て、時点Ｔ１及びＴ４間の時間を求める。
ンタ２８の計数値と、クロック・パルスＢの周期とによ
り、時点Ｔ２及びＴ３間の時間を求める。ステップ６０
では、求めた時点Ｔ１及びＴ２間の時間、時点Ｔ及びＴ
４間の時間、並びに時点Ｔ２及びＴ３間の時間を加算し
て、時点Ｔ１及びＴ４間の時間を求める。
【００１９】上述は、本発明の好適な実施例について説
明したが、本発明の要旨を逸脱することなく種々の変更
が可能である。例えば、図４の実施例において、カウン
タ２８及び処理手段２４の間にメモリを挿入してもよ
い。また、第１及び第２Ａ／Ｄ変換器の前段に夫々サン
プル・ホールド回路を設けて、入力端子１８からの入力
信号により、正弦波信号及び位相シフトした信号をサン
プルし、ホールドしてもよい。さらに、位相シフト手段
は、位相を２７０度（４分の３周期）だけ、遅らせる代
わりに、２７０度だけ進めてもよいし、９０度（４分の
１周期）だけ遅らせたり、進めてもよい。これは、一般
的には、位相を（３６０×ｎ＋９０）度、（３６０×ｎ
−９０）度、（３６０×ｎ＋２７０）度又は（３６０×
ｎ−２７０）度（ｎは、ゼロ又は正の整数）だけシフト
することになる。
明したが、本発明の要旨を逸脱することなく種々の変更
が可能である。例えば、図４の実施例において、カウン
タ２８及び処理手段２４の間にメモリを挿入してもよ
い。また、第１及び第２Ａ／Ｄ変換器の前段に夫々サン
プル・ホールド回路を設けて、入力端子１８からの入力
信号により、正弦波信号及び位相シフトした信号をサン
プルし、ホールドしてもよい。さらに、位相シフト手段
は、位相を２７０度（４分の３周期）だけ、遅らせる代
わりに、２７０度だけ進めてもよいし、９０度（４分の
１周期）だけ遅らせたり、進めてもよい。これは、一般
的には、位相を（３６０×ｎ＋９０）度、（３６０×ｎ
−９０）度、（３６０×ｎ＋２７０）度又は（３６０×
ｎ−２７０）度（ｎは、ゼロ又は正の整数）だけシフト
することになる。
【００２０】
【発明の効果】上述の如く、本発明によれば、簡単な構
成要素によりクロック周期未満の精度で、時間を正確に
測定できる。また、２個のＡ／Ｄ変換器を用いている
が、一般に、２個のＡ／Ｄ変換器は１個の集積回路で構
成でき、特性を一致させることが容易であり、安価でも
ある。さらに、処理手段は、本発明の時間測定装置を利
用するシステムと共用できるので、本発明のためだけに
特別に設けるものではなく、一層安価に本発明を実現で
きる。
成要素によりクロック周期未満の精度で、時間を正確に
測定できる。また、２個のＡ／Ｄ変換器を用いている
が、一般に、２個のＡ／Ｄ変換器は１個の集積回路で構
成でき、特性を一致させることが容易であり、安価でも
ある。さらに、処理手段は、本発明の時間測定装置を利
用するシステムと共用できるので、本発明のためだけに
特別に設けるものではなく、一層安価に本発明を実現で
きる。
【図１】本発明の好適な第１実施例のブロック図であ
る。
る。
【図２】従来技術及び本発明を説明するための波形図で
ある。
ある。
【図３】本発明の動作を説明する波形図である。
【図４】本発明の好適な第２実施例のブロック図であ
る。
る。
【図５】図４の動作を説明する流れ図である。
１０ 信号発生手段 １２ 位相シフト手段 １４ 第１Ａ／Ｄ変換器 １６ 第２Ａ／Ｄ変換器 １８ 入力端子 ２０、２２ メモリ ２４ 処理手段
Claims (3)
- 【請求項１】 正弦波又は余弦波の出力信号を発生する
信号発生手段と、 該信号発生手段からの出力信号の位相を（３６０×ｎ＋
９０）度、（３６０×ｎ−９０）度、（３６０×ｎ＋２
７０）度又は（３６０×ｎ−２７０）度（ｎは、ゼロ又
は正の整数）だけシフトさせる位相シフト手段と、 入力信号の発生時点において上記信号発生手段からの出
力信号の振幅値をデジタル信号に変換する第１アナログ
・デジタル変換器と、 上記入力信号の発生時点において上記位相シフト手段か
らの出力信号の振幅値をデジタル信号に変換する第２ア
ナログ・デジタル変換器と、 上記第１及び第２アナログ・デジタル変換器の出力信号
に応じて、上記入力信号の発生時点の時間を上記信号発
生手段からの出力信号の位相との関係で求める処理手段
とを具えた時間測定装置。 - 【請求項２】 上記第１アナログ・デジタル変換器のデ
ジタル信号の値ＭａがＡ*sinΦに対応し、上記第２アナ
ログ・デジタル変換器のデジタル信号の値ＭｂがＡ*cos
Φに対応し（ただし、Ａは信号発生手段からの出力信号
の振幅値）、上記処理手段はＭａ／Ｍｂの逆正接を求め
て、上記入力信号の発生時点の時間を上記信号発生手段
からの出力信号の位相との関係で求めることを特徴とす
る請求項１の時間測定装置。 - 【請求項３】 入力信号の２回の発生時点間の間隔時間
を測定する時間測定装置であって、 正弦波又は余弦波の出力信号を発生する信号発生手段
と、 該信号発生手段からの出力信号の位相を（３６０×ｎ＋
９０）度、（３６０×ｎ−９０）度、（３６０×ｎ＋２
７０）度又は（３６０×ｎ−２７０）度（ｎは、ゼロ又
は正の整数）だけシフトさせる位相シフト手段と、 上記入力信号の発生時点において上記信号発生手段から
の出力信号の振幅値をデジタル信号に変換する第１アナ
ログ・デジタル変換器と、 上記入力信号の発生時点において上記位相シフト手段か
らの出力信号の振幅値をデジタル信号に変換する第２ア
ナログ・デジタル変換器と、 上記入力信号の２回の発生時点間の時間を、上記入力信
号の２回の発生時点間に生じる上記信号発生手段の出力
信号の発生サイクル数（整数値）として求めるカウンタ
手段と、 上記第１及び第２アナログ・デジタル変換器の出力信号
に応じて、上記入力信号の第１発生時点から上記カウン
タ手段の計数開始時点までの第１時間を求めると共に、
上記カウンタ手段の計数終了時点から上記入力信号の第
２発生時点までの第２時間を求め、上記カウンタ手段の
求めた時間と上記第１及び第２時間を加算して、上記入
力信号の２回の発生時点間の時間を求める処理手段とを
具えた時間測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28755894A JPH08122465A (ja) | 1994-10-27 | 1994-10-27 | 時間測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28755894A JPH08122465A (ja) | 1994-10-27 | 1994-10-27 | 時間測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08122465A true JPH08122465A (ja) | 1996-05-17 |
Family
ID=17718904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28755894A Pending JPH08122465A (ja) | 1994-10-27 | 1994-10-27 | 時間測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08122465A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038559A1 (ja) * | 2004-10-04 | 2006-04-13 | Kabushiki Kaisha Topcon | 時間差測定装置および測定方法並びに測距装置および測距方法 |
| WO2006132420A1 (ja) * | 2005-06-10 | 2006-12-14 | Kabushiki Kaisha Topcon | 時間差測定装置および距離測定装置並びに距離測定方法 |
| WO2007053413A2 (en) * | 2005-10-28 | 2007-05-10 | Teradyne, Inc. | Dual sine-wave time stamp method and apparatus |
| JP2008510967A (ja) * | 2004-08-20 | 2008-04-10 | テラダイン・インコーポレーテッド | 位相シフトした周期波形を使用する時間測定 |
| CN102055476A (zh) * | 2009-11-06 | 2011-05-11 | 财团法人工业技术研究院 | 管线式时间数字转换器 |
| CN106706952A (zh) * | 2017-01-10 | 2017-05-24 | 成都胜英测控技术有限公司 | 一种多通道高速测时系统及测时数据处理方法 |
-
1994
- 1994-10-27 JP JP28755894A patent/JPH08122465A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008510967A (ja) * | 2004-08-20 | 2008-04-10 | テラダイン・インコーポレーテッド | 位相シフトした周期波形を使用する時間測定 |
| KR101243627B1 (ko) * | 2004-08-20 | 2013-03-14 | 테라다인 인코퍼레이티드 | 위상 변이된 주기파형을 사용한 타임 측정 |
| JP2006133214A (ja) * | 2004-10-04 | 2006-05-25 | Topcon Corp | 時間差測定装置および測定方法並びに測距装置および測距方法 |
| WO2006038559A1 (ja) * | 2004-10-04 | 2006-04-13 | Kabushiki Kaisha Topcon | 時間差測定装置および測定方法並びに測距装置および測距方法 |
| US7777865B2 (en) | 2004-10-04 | 2010-08-17 | Kabushiki Kaisha Topcon | Time difference measuring device, measuring method, distance measuring device, and distance measuring method |
| JP2006343294A (ja) * | 2005-06-10 | 2006-12-21 | Topcon Corp | 時間差測定装置および距離測定装置並びに距離測定方法 |
| US7945821B2 (en) | 2005-06-10 | 2011-05-17 | Kabushiki Kaisha Topcon | Time lag measuring device, distance measuring apparatus and distance measuring method |
| WO2006132420A1 (ja) * | 2005-06-10 | 2006-12-14 | Kabushiki Kaisha Topcon | 時間差測定装置および距離測定装置並びに距離測定方法 |
| WO2007053413A3 (en) * | 2005-10-28 | 2007-09-07 | Teradyne Inc | Dual sine-wave time stamp method and apparatus |
| US7378854B2 (en) | 2005-10-28 | 2008-05-27 | Teradyne, Inc. | Dual sine-wave time stamp method and apparatus |
| WO2007053413A2 (en) * | 2005-10-28 | 2007-05-10 | Teradyne, Inc. | Dual sine-wave time stamp method and apparatus |
| CN102055476A (zh) * | 2009-11-06 | 2011-05-11 | 财团法人工业技术研究院 | 管线式时间数字转换器 |
| CN106706952A (zh) * | 2017-01-10 | 2017-05-24 | 成都胜英测控技术有限公司 | 一种多通道高速测时系统及测时数据处理方法 |
| CN106706952B (zh) * | 2017-01-10 | 2023-11-17 | 成都科大胜英科技有限公司 | 一种多通道高速测时系统及测时数据处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100271592B1 (ko) | 디지탈값 산출용 전기회로 및 그 산출방법 | |
| US5220275A (en) | Accumulator phase digitizer | |
| US5382899A (en) | Position detecting and time measuring device providing measurement finer than a clock signal period | |
| JPH05215873A (ja) | 連続的時間補間装置 | |
| US5148373A (en) | Method and an arrangement for accurate digital determination of the time or phase position of a signal pulse train | |
| JP3446031B2 (ja) | タイムインターバルカウンタ装置 | |
| JP2940559B2 (ja) | 変位検出装置 | |
| US4974234A (en) | Method of and circuit for the measurement of jitter modulation of zero-related digital signals | |
| JP2005156495A (ja) | 時間間隔測定器および補正量決定方法 | |
| US5027298A (en) | Low-dead-time interval timer | |
| JPH08122465A (ja) | 時間測定装置 | |
| JP2659594B2 (ja) | 物理量検出装置 | |
| Raisanen-Ruotsalainen et al. | A time digitizer with interpolation based on time-to-voltage conversion | |
| JPH08146160A (ja) | 時間測定装置 | |
| US5128909A (en) | Advanced clock measurement system | |
| JP3365913B2 (ja) | 位置検出装置 | |
| US4839651A (en) | Apparatus for measuring the dynamic characteristics of an analog-digital converter | |
| JP2645374B2 (ja) | 位相差又は相対周波数偏差測定装置 | |
| KR100980168B1 (ko) | 위상차 검출 장치 및 회전 위치 검출 장치 | |
| JPH0454198B2 (ja) | ||
| JPH0743406A (ja) | パルス位相測定装置 | |
| JPH08152488A (ja) | 時間測定装置 | |
| JP2627758B2 (ja) | 信号発生装置 | |
| JP2589817Y2 (ja) | Ｌｃｒテスタ | |
| JP3201437B2 (ja) | 波形発生器のトリガ同期化回路 |