JPH0743406A

JPH0743406A - パルス位相測定装置

Info

Publication number: JPH0743406A
Application number: JP18835793A
Authority: JP
Inventors: Masami Izeki; 正己井関; Motoaki Kawasaki; 素明川崎; Hironari Ehata; 裕也江幡
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-07-29
Filing date: 1993-07-29
Publication date: 1995-02-14

Abstract

(57)【要約】【構成】被測定パルスＰ１の繰り返し周期Ｔｏに対
し、Ｔｏ・（Ｎ＋１）／Ｎの周期をもつ非同期クロック
ＣＫＭを用いて、被測定パルスのデューティを保存した
まま周期をＮ倍に拡大し、なおかつ、非同期クロックに
同期したパルスに変換するという時間軸拡大処理を行う
ことによって、要求される測定分解能のＮ倍の時間単位
で位相測定を行う。【効果】・時間軸拡大後の信号の扱いは容易で、・測定分解能は微少周期差（数十ｐｓｅｃ）単位と飛躍
的に向上し、・小規模なデジタル回路でのみで構成でき、・測定時間も高速になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、被測定パルスにおける
パルス幅，エッジ間の時間，デューティ比などの位相情
報を測定するのに好適な、パルス位相測定装置に関する
ものである。

【０００２】

【従来の技術】パルス技術の高周波化に伴ってデジタル
回路はＩＣ化・高密度化され、それと同時に多量生産に
よるコストダウンが図られている。

【０００３】しかし、高周波化が進むとＩＣの検査が難
しくなるため、ＩＣの単価に占める検査コストが大きく
なり、ＩＣ化のメリットを減じてしまうことになる。

【０００４】ここで、図６に示すようなパルス幅変調
（ＰＷＭ）パルスＰ１のパルス幅測定について説明す
る。いま、Ｐ１は基準クロック信号ｆｏ周期内を８ビッ
トの精度で変調されたものであり、ｆｏの周波数は２０
ＭＨｚ、最小パルス幅５％、最大パルス幅９５％とする
と、最小パルス幅は２．５ｎｓｅｃ、１ＬＳＢに相当す
るパルス幅変位は１７６ｐｓｅｃとなる。

【０００５】このような仕様のパルス幅を測定するに
は、従来、図５の（Ａ），（Ｂ）に示したような方法が
とられていた。まず図５（Ａ）はＰＷＭパルスＰ１を高
速サンプリングデジタルオシロスコープに入力してパル
ス幅測定するものであり、図５（Ｂ）はＰＷＭパルスＰ
１をローパスフィルタで平滑し、パルス幅−電圧変換し
て測定を行う方法である。

【０００６】

【発明が解決しようとする課題】ところが、従来例とし
て示した図５（Ａ）の方法では、デジタルオシロスコー
プとＩＣテスターとの間のデータ転送に時間がかかった
り、テストラインにデジタルオシロスコープを占有して
おかねばならないため、検査コストを上昇させてしまう
という欠点がある。

【０００７】また、図５（Ｂ）に示した方法では、パル
ス幅の積分値として電圧を測定するため、高周波になる
と、図７に示すように理想的な波形に対してリンギング
の占める割合いが無視できなくなり、入力パルス幅に対
する出力電圧の直線性を劣化させてしまうという欠点が
ある。さらに、リンギングを安定化させることはほとん
ど不可能であるので、安定性が保証しきれないという大
きな問題がある。

【０００８】よって本発明の目的は上述の点に鑑み、検
査コストを上昇させることなく正確かつ高分解能な位相
測定を可能としたパルス位相測定装置を提供することに
ある。

【０００９】

【課題を解決するための手段】かかる目的を達成するた
めに、本発明に係るパルス位相測定装置は、被測定パル
スの周期と比べて所定の微小時間だけ周期が異なる非同
期クロックパルスを発生するクロック信号発生手段と、
前記被測定パルスおよび前記非同期クロックパルスのエ
ッジが一致した時点から作動を開始し、前記被測定パル
スのデューティ比を保持したまま時間軸を伸長した伸長
パルスを発生する時間軸伸長手段と、前記伸長パルスの
エッジに基づいて、前記被測定パルスのエッジ間位相差
を算出する演算手段とを具備したものである。

【００１０】

【作用】本発明の上記構成によれば、被測定パルスの繰
り返し周期Ｔｏに対し、Ｔｏ・（Ｎ＋１）／Ｎの周期を
もつ非同期クロックパルスを用いて、被測定パルスのデ
ューティ比を保存したまま周期をＮ倍に拡大し、なおか
つ、非同期クロックパルスに同期したパルスに変換する
という時間軸拡大処理を行うことによって、要求される
測定分解能のＮ倍の時間単位で位相測定を行うことがで
きる。

【００１１】

【実施例】以下、本発明の実施例を詳細に説明する。

【００１２】実施例１図１は、パルス幅測定を行うための第１の実施例を示
す。本図において、１は被測定パルスＰ１を発生するパ
ルス変調装置である。たとえば、パルス変調装置１は、
周波数ｆｏの発振器２の出力（ｆｏ）に同期した、周波
数ｆｏのＰＷＭ信号Ｐ１を出力するものとする。発振器
３はｆｏと微少周波数差ｄｆをもつ、周波数ｆｘのクロ
ック信号ＣＫＭを出力する。

【００１３】被測定パルスＰ１（以下、単にＰ１とい
う。その他の信号等においても、符号のみを記す）はＤ
ＦＦ（Ｄ型フリップフロップ）４のデータ入力端子に入
力され、非同期クロック信号ＣＫＭでラッチされる。ラ
ッチ出力ＱＰ１は、リセット信号発生回路７に入力され
る。リセット信号発生回路７は、ＱＰ１の立ち上がりエ
ッジからＣＫＭの１クロック分だけハイレベルとなるリ
セットパルスＲＰＨを出力するほか、ＱＰ１の立ち下が
りエッジからＣＫＭの１クロック分だけハイレベルとな
るリセットパルスＲＰＬを出力する。

【００１４】ＱＰ１はさらにカウンタ５，カウンタ６の
ホールド信号入力端子に入力され、カウンタ５はＱＰ１
がＨＩ（ハイレベル）の時ＲＰＨでリセットされたの
ち、ＣＫＭによってカウントを開始し、ＱＰ１がＬＯ
（ローレベル）になった時のカウント値ＤＨ（ｎ）をホ
ールドする。また、カウンタ６はＱＰ１がＬＯになった
とき、ＲＰＬでリセットされたのちＣＫＭによってカウ
ントを開始し、ＱＰ１がＨＩになった時のカウント値Ｄ
Ｌ（ｎ）をホールドする。

【００１５】図１に示したブロック図の動作を示すタイ
ミングチャートを図２および図３に示す。ここで図２は
カウンタ６の動作を説明し、図３はカウンタ５の動作を
説明するものである。

【００１６】図２において、時刻ｔ１の時点でＰ１の立
ち下がりエッジとＣＫＭの立ち上がりエッジの位相が一
致している。Ｐ１はｆｏと同一周波数であるので、ｆｏ
と微少周波数差をもつＣＫＭとは互いに次のエッジでｄ
ｔだけ位相差が生じる。その位相差は時間にして、

【００１７】

【数１】ｄｔ＝（ｆｏ−ｆｘ）／（ｆｏ・ｆｘ）である。

【００１８】ＱＰ１は時刻ｔ１でＬＯとなり、時刻ｔ２
でＰ１の立ち上りエッジとＣＫＭの立ち上がりエッジが
一致したところでＨＩになる。時刻ｔ１からｔ２までに
ＣＫＭがｎクロックある。すなわち、これはＰ１のＬＯ
区間が（ｄｔ・Ｎ）であり、Ｐ１のＬＯ区間をｄｔの時
間分解能で測定したことにほかならない。

【００１９】上記Ｎは、カウンタ６のカウンタ値を、ｔ
２のタイミングでホールドすることにより、デジタルデ
ータとして出力できるので、これをＳＲＡＭ等に格納し
てハード的に高速処理することも、コンピュータ等に転
送しソフトウェア処理することも可能である。

【００２０】ＱＰ１の変化点はＣＫＭからは予期できな
いため、カウンタ６のリセットはＱＰ１がＬＯになって
から行う。但し、本実施例では、ＱＰ１のＬＯ区間の２
クロック分をカウンタリセット動作に要するため、カウ
ンタ初期値としてカウンタリセット動作に必要なクロッ
ク分にセットしておく。

【００２１】図３はＱＰ１のＨＩ区間測定動作を示した
タイミング図である。本図は、図２におけるＱＰ１のＬ
Ｏ区間測定動作とホールド信号が極性反転しているの
と、リセット信号の立ち上がりエッジがＱＰ１の立ち上
がりエッジになっただけであるので、詳細な説明は省略
する。

【００２２】図４は、ｆｏ／ｆｘ＝１．１である場合の
タイミングチャートを示す。図４において、ｔａ＝３／
（１０・ｆｏ）、ｔｂ＝７／（１０・ｆｏ）である。ｆ
ｏと同一周波数のＰ１と、ｆｘの周波数比によってＰ１
の位相に対し、ＣＫＭの位相はクロック毎に１／（１０
・ｆｏ）ずつステップする。

【００２３】したがって、Ｐ１をＣＫＭでラッチしたＱ
Ｐ１は、デューティがＰ１のデューティと同じで周期が
１０倍に拡大されたものとなる。このデューティを保存
して時間軸拡大を行うことが、本実施例の大きな特徴で
ある。

【００２４】本実施例における測定の分解能ｄｔは、ｆ
ｏとｆｘの比で決定され、測定絶対値精度はｆｏおよび
ｆｘの周波数精度による。

【００２５】被測定周期（１／ｆｏ）に対し、要求され
る測定時間分解能が１／（Ｎｆｏ）とすると、ｆｘ，ｄ
ｔは、

【００２６】

【数２】ｆｘ＝ｆｏ／（１＋１／Ｎ）ｄｔ＝（ｆｏ−ｆｘ）／（ｆｏ・ｆｘ）である。

【００２７】たとえば、ｆｏ＝２０ＭＨｚ、Ｎ＝２５６
（８ビット）として、測定の分解能ＮｍをＮｍ＝５１２
（９ビット）とすると、

【００２８】

【数３】ｆｘ＝１９，９６１，０１４Ｈｚｄｔ＝９７．６６ｐｓｅｃとなる。現在、温度補償Ｘ’ｔａｌ（水晶）発振器とし
て周波数偏差が−１０℃〜６０℃で±１．０ｐｐｍとい
う安定度のものが市販されている。ｆｏが＋１ｐｐｍ、
ｆｘが−１ｐｐｍだけ周波数変動したとすると、測定時
間分解能ｄｔ′は、

【００２９】

【数４】ｄｔ′＝９７．７６ｐｓｅｃとなり、測定分解能安定度は０．１ｐｓｅｃと非常に安
定なものが得られる。パルス幅測定の測定範囲は、１０
０％に相当する１周期まででよい。その測定結果に対し
上記の誤差を考えると、理想的に周波数精度がとれてい
るとき１周期に相当するカウンタ５または６のカウント
値は５１２（Ｎ１）である。

【００３０】ｆｏおよびｆｘに＋１，−１ｐｐｍの周波
数誤差があると、カウント値Ｎ１′は

【００３１】

【数５】ｆ₀(1+1ppm)/((f₀(1+1ppm)-f_x(1-1ppm))/f₀(1+1ppm)f_x(1-1ppm)) から５１１．５→５１２となり、±１ｐｐｍの周波数精
度の発振器をｆｏ，ｆｘに用いれば測定値の絶対値も安
定する。

【００３２】実際の測定では、測定エッジ等のジッタ、
測定の±１クロックの測定誤差があるので、ＱＰ１を数
周期測定し平均化することにより、なお一層の安定度が
得られる。

【００３３】以上のように第１の実施例として正負パル
ス幅測定を例に挙げて説明したが、本発明はパルス幅測
定に留まらず、また立ち上がり・立ち下がりを問わず任
意のエッジの位相差を測定することができる。

【００３４】さらに、測定エッジは一つの信号のものに
は限らず、複数の信号間のエッジの位相差測定も可能で
あり、原理的には、パルスの時間軸で管理されるものは
すべてある基準からの位相差にみたてられるので、本発
明を実施することにより、パルスエッジの時間軸に関す
るものはすべて測定可能であるといえる。

【００３５】実施例２複数のパルス変調装置の出力を切り替えて変調出力とし
て得るようなシステムの場合、各パルス変調処理の遅延
量の差などにより、各パルス変調出力間の相対位相誤差
が発生する。そこで、本発明の第２の実施例として、こ
の相対位相誤差の測定システムを説明する。

【００３６】図８は、２つのパルス変調装置出力を切り
替えて出力するシステムの基本ブロック図を示す。変調
装置として、第１の変調装置に第１の実施例と同じ変調
装置、第２の変調装置に、図９に示したタイミングチャ
ートのような動作をする変調装置をもつシステムを例に
とる。

【００３７】図９において、ｆｏ／２はｆｏを１／２カ
ウントダウンしたものであり、第２の変調出力はｆｏ／
２に同期したＰＷＭ信号とする。

【００３８】図１０は、変調システムおよび相対位相誤
差測定システムのブロック図を示す。この図１０におい
て、変調システムは、発振器２，第１のＰＷＭ変調装置
１，１／２カウンタ８，第２のＰＷＭ変調装置９，ＳＷ
（切り替えスイッチ）１１で構成してあり、その動作は
図９に示すとおりである。

【００３９】図１０において、図１と同じ動作をする箇
所には同じ番号を付けてある。発振器３はｆｏと微少周
波数差をもつクロック信号ＣＫＭ（周波数ｆｘ）を出力
し、ＳＷ１２の入力端子と１／２カウンタ１０に入力さ
れ、１／２カウンタ１０の出力ＣＫＭ２はＳＷ１２のも
う一方の入力端子に入力されている。

【００４０】ＳＷ１２はＳＷ１１と連動し、ＳＷ１１が
制御信号Ｓ１によって第１の変調出力Ｐ１が選択されて
いる場合（Ｓ１＝Ｌ０）ＣＫＭを、第２の変調出力Ｐ２
が選択されている場合（Ｓ１＝ＨＩ）ＣＫＭ２を出力す
るようになっている。

【００４１】ＳＷ１１の変調出力Ｐ１２は、ＳＴ信号で
マスクされた後（ゲート１３）、時間軸拡大用ＤＦＦ４
のデータ入力端子に入力される。ＤＦＦ４クロック入力
端子はＳＷ１２出力であるパルス変調周期に対応したク
ロック信号ＣＫＭまたはＣＫＭ２を得、第１の実施例の
説明の通り、変調出力をｆｏ，ｆｘの比に応じて時間軸
拡大を行っている。

【００４２】ＤＦＦ４の出力Ｑ２は、ブランキング信号
ＢＬ１によってＢＬ１信号ＨＩのとき強制的にＨＩにさ
れ（ゲート１５）、ＱＰ１２として出力される。

【００４３】ＤＦＦ４と同じ動作をするＤＦＦ１４のデ
ータ入力端子にはｆｏ、クロック入力端子にはＣＫＭが
入力されており、Ｐ１，Ｐ２とＱＰ１２の関係と同様な
関係となるようｆｏがＱｆｏに拡大される。この際、Ｐ
１，Ｐ２とｆｏの関係がＱＰ１２とＱｆｏも同様に保存
される。

【００４４】リセット回路１７は、ＱＰ１２の立ち上が
りエッジでＳＷ１２出力のＣＫＭ１２の１クロック分の
負パルスＲＰ１を出力する。ただし、ブランキング信号
ＢＬ２がＬＯでＲＰ１は強制的にＨＩとなる。

【００４５】ＲＰ１は、トグル動作をするＤＦＦ２０の
クロック入力端子に入力される。ＤＦＦ２０はＳＴ信号
で出力ＬＯにリセットされ、ＲＰ１の立ち下がりエッジ
入力毎に極性を反転するＳＷ１１，ＳＷ１２の制御信号
Ｓ１を発生する。

【００４６】ＢＬ２はＢＬ１の立ち上がりエッジでＱ２
をラッチし、ラッチ出力ＢＬ２がＬＯであった場合、次
のＱｆｏの立ち上がりエッジでＢＬ２をＨＩにする。

【００４７】ＢＬ１は、ＲＰ１立ち下がりエッジでＬＯ
になり、次のＱｆｏの立ち上がりエッジＪでＨＩになる
ブランキング信号である。ＲＰ１の立ち下がりエッジを
トリガにＳＷ１１，ＳＷ１２は極性を変えるが、変調出
力Ｐ１とＰ２の立ち下がり、立ち上がりエッジはそれぞ
れ相関がなく、非同期測定クロックＣＫＭ１２はＣＫＭ
２がトグル動作によって得られるため、その位相は０°
と１８０°の区別がつけられない。従って、ＳＷ１１，
ＳＷ１２の極性反転直後のＱ２（図１１の斜線部）は不
定である。

【００４８】測定はＱｆｏの立ち上がりエッジを基準と
するため（後述）、ＳＷ１１，ＳＷ１２極性反転直後か
ら次のＱｆｏ立ち上がりエッジまで、ＱＰ１２をＢＬ２
でブランキングする。

【００４９】相対位相誤差の測定は、Ｑｆｏの立ち上が
りエッジの位相を基準に、Ｐ１，Ｐ２の負パルスの中心
位相を測定することによって行うことにする。実際に
は、Ｑｆｏの立ち上がりエッジからＰ１２の立ち上がり
エッジまでの時間（ｔ１，ｔ３，ｔ５・・・）と、各パ
ルス幅（ｔ２，ｔ４，ｔ６，・・・）より求める。

【００５０】パルス幅の測定は、第１の実施例の説明と
同様、ＱＰ１２の負パルス幅を測定する。ＤＦＦ１６の
クロック入力Ｑｆｏとクリア入力ＱＰ１２による動作に
より、ＤＦＦ１６の出力に図１１に示すようなＱ１を得
ることができ、Ｑ１の負パルス幅を測定することによ
り、Ｑｆｏ立ち上がりエッジからＱＰ１２立ち上がりエ
ッジまでの時間を測定することができる。

【００５１】図１１に示したＱ２のＡは第２の変調出力
に相当するが、Ａ部においてＱｆｏに立ち上がりエッジ
を含んでしまっているため、Ｑｆｏ立ち上がりエッジか
らＰ１２立ち下がりエッジまでの時間測定が不可能であ
る。

【００５２】しかし、リセット回路１７がＱＰ１２のＡ
部の終わりに相当する立ち上がりエッジを検知し、Ｓ１
の極性を切り替えてしまうので、Ｑ２ＬＯ区間はＱｆｏ
の立ち上がりエッジを含んでいる場合はＢＬ２によって
ＲＰ１をブランキングしておく。

【００５３】以上の説明で、ＳＴ信号がＨＩになってか
ら、Ｑｆｏに対する第１の変調出力Ｐ１の立ち下がりエ
ッジ位相、Ｐ１の負パルス幅、Ｑｆｏに対する第２の変
調出力Ｐ２の立ち下がりエッジ位相、Ｐ２の負パルス幅
を順次測定できる。

【００５４】Ｐ１，Ｐ２の負パルス中心位相をＴＣ１，
ＴＣ２とすると、

【００５５】

【数６】ＴＣ１＝ｔ１＋ｔ２／２ＴＣ２＝ｔ３＋ｔ４／２相対位相誤差をＴｘとすると、

【００５６】

【数７】Ｔｘ＝Ｔｃ２−Ｔｃ１となる。第１の実施例でも述べたように、測定を数回繰
り返しデータを平均化することにより、なおいっそうの
測定データの安定化が図れる。

【００５７】実施例３交流信号を微少時間で管理する項目に周波数のゆらぎを
示すジッタがある。たとえば、数百ｐｓｅｃのジッタを
測定するには、数十ｐｓｅｃの時間単位で測定する必要
がある。そこで、本発明の第３の実施例として、ジッタ
測定のシステムを例にとって説明する。

【００５８】図１２は、測定すべきジッタを示す。ここ
で、Ｐ１（Ａ）は被測定パルスであり、図示したような
ジッタをもっている。周波数のゆらぎであるジッタは、
その周期のバラツキとして測定できる。またＰ１（Ｂ）
は、Ｐ１（Ａ）の立ち上がりエッジをトリガに重ね書き
したものを示す。Ｐ１（Ａ）のｔ１，ｔ２，ｔ３，・・
・の測定値の最大値（ｔｍａｘ）と最小（ｔｍｉｎ）も
差がジッタｔｊとなる。

【００５９】図１４は、ジッタ測定のブロック図を示
す。本図において、図１と同じ動作をする箇所には同番
号が付けられている。

【００６０】図１３は、図１４の動作を説明するための
タイミングチャートである。

【００６１】図１４と図１の相違点は、ＤＦＦ４の出力
ＱＰ１がトグル動作をするＤＦＦ２１を介して１／２に
カウントダウン（ＱＰ１／２）され、カウンタ５および
６、リセットパルス発生回路７に入力されることであ
る。ＱＰ１は１／２にカウントダウンされることによ
り、ＱＰ１の周期情報がＱＰ１／２の正パルス幅、負パ
ルス幅情報に変換される。

【００６２】したがって、第１の実施例で述べたような
ＱＰ１／２のパルス幅測定を行えば、Ｐ１の周期を測定
したことになり、その測定データの最大最小値の差を演
算して求めれば、ジッタ量が測定されることになる。

【００６３】ＤＦＦ２１をＤＦＦ４の前に挿入しても原
理的には同じであるが、測定するジッタそのものが微少
時間であるため、ＤＦＦ２１によってＰ１の位相情報に
影響を与えてしまうおそれがある。そこで、時間軸拡大
を行ったＤＦＦ４の後に挿入する。

【００６４】測定の分解能は第１の実施例と同様である
が、ジッタ測定の測定分解能を絶対時間ｄｔｊと表す
と、被測定パルスの周波数ｆｏと測定クロック周波数ｆ
ｘの関係は、

【００６５】

【数８】ｆｘ＝ｆｏ／（ｆｏ・ｄｔｊ＋１）と表せる。

【００６６】たとえば、ｆｏ＝２０ＭＨｚ、ｄｔｊ＝５
０ｐｓｅｃとすると、

【００６７】

【数９】ｆｘ＝１９，９８０，０１９Ｈｚとなる。

【００６８】また、本実施例におけるジッタ測定は１／
ｄｔｊでサンプリングしていることに等しいので、測定
分解能はｄｔｊであるが、測定精度はサンプリング回数
に依存する。

【００６９】実施例４本発明の第４の実施例として、同期ジッタの測定システ
ムを説明する。ここでいう同期ジッタとは、ある同期ト
リガ信号位相に対する同期信号位相の位相誤差である。
図１５に、同期トリガ信号に同期ジッタｔｊ１で同期し
ているクロック信号を示す。

【００７０】図１７は、同期ジッタ測定システムのブロ
ック図を示す。図１６は図１７の動作を説明するための
タイミングチャートである。

【００７１】図１７において、図１と同じ動作をする箇
所には同じ番号がつけられている。ここで同期回路２４
は、基準クロック信号周波数で、同期トリガ信号ＨＤに
任意の位相で同期した同期クロック信号ＳＣＫを発生す
るものとする。ＨＤおよびＳＣＫはＤＦＦ４，ＤＦＦ２
２によって他の実施例同様時間軸拡大され、ＱＨＤ，Ｑ
ＳＣＫとなる。

【００７２】ＱＨＤはＤＦＦ２３のクロック入力端子
に、ＱＳＣＫはデータ入力端子にそれぞれ入力されてお
り、ＤＦＦ２３はＱＨＤの立ち上がりエッジで立ち上が
り、次のＱＳＣＫ立ち上がりエッジで立ち下がるパルス
Ｑ２を出力する。

【００７３】Ｑ２の正パルス幅はＱＨＤの立ち上がり位
相とＱＳＣＫの立ち上がり位相の位相差を表しており、
このパルス幅の最大最小値の差を求めることにより、同
期ジッタを測定することができる。

【００７４】同期ジッタ測定の分解能および測定精度の
考え方については、第３の実施例と同じである。

【００７５】実施例５本発明における時間軸拡大動作では、被測定パルスの周
波数ｆｏおよび非同期測定クロック周波数比によって分
解能がきまり、ｆｏの周波数精度で測定絶対値が決定す
る。しかし、ｘ’ｔａｌ振動子を用いればｆｏの周波数
の製造偏差を±３０ｐｐｍとするのは容易であり、±１
０ｐｐｍも困難ではない。温度偏差を±２０ｐｐｍ程度
見込むとき、ｆｏおよびｆｘの周波数精度は設計値に対
して±５０ｐｐｍ程度を見込んでおけば良い。

【００７６】時間分解能の設計値をｄｔ、実際の時間分
解能をｄｔ１、被測定パルス１周期のカウント値の設計
値をＮ、実際の被測定パルスの１周期のカウント値をＮ
１とすると、

【００７７】

【数１０】ｄｔ１＝（ｆｏ１−ｆｘ１）・（ｆｏ１・ｆｘ１） fo1=(1+x)fo fx1=(1+y)fx Ｎ１＝（１／fo(1+x))／ｄｔ１ｘ；foの周波数偏差（ppm) ＝１／((1+1/N)・(1+x)/(1+y)-1) 周波数を上述の誤差で無管理にすると、被測定パルス１
周期のカウント値Ｎ１は設計値Ｎに対して、図１８に示
すように周波数偏差の影響を受ける。

【００７８】図１８はｆｏ，ｆｘがそれぞれ±逆方向に
周波数偏差を持った場合の最悪値を示している。ｆｏ，
ｆｘの発振器に温度補償ｘ’ｔａｌ発振器を用いず、
ｘ’ｔａｌ振動子を用いると、上記の周波数偏差に気を
つけなければならない。

【００７９】そこで、第５の実施例として、パルス幅測
定において周波数偏差による測定誤差の補正処理につい
て説明する。

【００８０】図１９には、第５の実施例による処理手順
を表したフローチャートを示す。

【００８１】まず、測定パルスの基準クロックとなるｆ
ｏの周波数を測定しておく（Ｓ５０，Ｓ５１）。

【００８２】次に、時間軸拡大後のｆｏの周期を第３の
実施例で説明したような方法で測定し、１周期のカウン
ト値Ｎ１を得る（Ｓ５２）。

【００８３】ｆｏ，Ｎ１よりｆｘは、

【００８４】

【数１１】ｆｘ＝ｆｏ／（１＋１／Ｎ１）であることから、ｆｘを間接的に測定したと同じことで
ある。従って、たとえば、パルス幅測定値としてＮＰ１
というカウント値を得た場合（Ｓ５３）、そのパルス幅
絶対値ＴＰ１は

【００８５】

【数１２】ＴＰ１＝ＮＰ１・１／（ｆｏ・Ｎ１）となる（Ｓ５４）。

【００８６】なお、ｆｏの測定は毎回行う必要はない。
なぜなら、ｆｏの値は測定値を得るので、その値の温度
等の環境変化に対する周波数偏差を気にすればよいが、
それは、−１０℃〜６０℃で±２０ｐｐｍの安定度は十
分確保できるので、必要な精度に応じてｆｏの測定回数
を増やしてやればよい。

【００８７】

【発明の効果】以上説明したとおり本発明によれば、被
測定パルスのデューティを保存したまま周期をＮ倍に拡
大し、なおかつ、非同期クロックに同期したパルスに変
換するという時間軸拡大処理を行う構成としてあるの
で、検査コストを上昇させることなく正確かつ高分解能
な位相測定を可能としたパルス位相測定装置を実現する
ことができる。

【００８８】更に詳述すれば、被測定パルスの周波数と
微少周波数差をもつ非同期クロックを用い、被測定パル
スのデューティを保存したまま周期を時間軸拡大し、時
間軸拡大後のパルス信号の、または、複数のパルス信号
間の立ち上がりエッジ−立ち上がりエッジ、あるい
は、立ち上がりエッジ−立ち下がりエッジの時間を測
定することができるので、・時間軸拡大後の信号の扱いは容易で、・測定分解能は微少周期差（数十ｐｓｅｃ）単位と飛躍
的に向上し、・小規模なデジタル回路でのみで構成でき、・測定時間も高速になるという利点が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示したブロック図であ
る。

【図２】図１の動作を説明するタイミングチャートであ
る。

【図３】図１の動作を説明するタイミングチャートであ
る。

【図４】時間軸拡大の状態を説明するタイミングチャー
トである。

【図５】従来のパルス幅測定例を示した図である。

【図６】測定するパルスの一例を示した図である。

【図７】高周波パルスのリンギング波形を示す図であ
る。

【図８】複数のパルス変調装置をもつ被測定システムの
一例を示す図である。

【図９】図８の動作を説明するタイミングチャートであ
る。

【図１０】第２の実施例を示したブロック図である。

【図１１】図１０の動作を説明するタイミングチャート
である。

【図１２】周波数ジッタを説明するタイミングチャート
である。

【図１３】図１４の動作を説明するタイミングチャート
である。

【図１４】第３の実施例を示したブロック図である。

【図１５】同期ジッタを説明するタイミングチャートで
ある。

【図１６】図１７の動作を説明するタイミングチャート
である。

【図１７】第４の実施例を示したブロック図である。

【図１８】周波数偏差と測定精度の関係を示す図であ
る。

【図１９】第５の実施例を説明するフローチャートであ
る。

【符号の説明】

１パルス変調装置２発振器３発振器５，６カウンタ７，７１，７２リセットパルス発生回路８，１０１／２カウンタ１８，１９ブランキングパルス発生回路

Claims

【特許請求の範囲】

【請求項１】被測定パルスの周期と比べて所定の微小
時間だけ周期が異なる非同期クロックパルスを発生する
クロック信号発生手段と、前記被測定パルスおよび前記非同期クロックパルスのエ
ッジが一致した時点から作動を開始し、前記被測定パル
スのデューティ比を保持したまま時間軸を伸長した伸長
パルスを発生する時間軸伸長手段と、前記伸長パルスのエッジに基づいて、前記被測定パルス
のエッジ間位相差を算出する演算手段とを具備したこと
を特徴とするパルス位相測定装置。
【請求項２】請求項１において、前記非同期クロック
パルスの周期を単位として前記伸長パルスの所定エッジ
間における位相差測定を行うことを特徴とするパルス位
相測定装置。
【請求項３】請求項１において、時間軸伸長後におけ
る被測定パルスの測定結果に基づいて、該測定結果を補
正する手段をさらに具備したことを特徴とするパルス位
相測定装置。