CN111584505A - 一种基于桥接方式的芯片电源网络结构 - Google Patents
一种基于桥接方式的芯片电源网络结构 Download PDFInfo
- Publication number
- CN111584505A CN111584505A CN202010394505.6A CN202010394505A CN111584505A CN 111584505 A CN111584505 A CN 111584505A CN 202010394505 A CN202010394505 A CN 202010394505A CN 111584505 A CN111584505 A CN 111584505A
- Authority
- CN
- China
- Prior art keywords
- line
- vdd
- level
- metal layer
- vss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000002184 metal Substances 0.000 claims abstract description 92
- 238000004804 winding Methods 0.000 claims abstract description 21
- 101100402800 Coffea arabica METAL1 gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请实施例公开了一种基于桥接方式的芯片电源网络结构。本申请实施例提供的技术方案通过第一过孔连接高层VDD条线和桥接金属层中的桥接VDD条线，并通过第二过孔连接桥接VDD条线和底层VDD条线，从而实现高层VDD条线和底层VDD条线之间的桥接，并通过第三过孔连接高层VSS条线和底层VSS条线，高层金属层、桥接金属层、绕线金属层和底层金属层上可布置信号线，并且绕线金属层在高层VDD条线对应处未设置过孔，在绕线金属层与高层VDD条线对应的位置可在满足DRC规则的情况下自由绕通信号线，缓解芯片绕线资源紧张的情况，提高绕线成功率。
Description
技术领域
本申请实施例涉及芯片技术领域，尤其涉及一种基于桥接方式的芯片电源网络结构。
背景技术
电源规划是芯片物理设计中一个关键的步骤，它的目标是给整个芯片的供电设计出一个均匀的网络，使电能可以送到芯片每一个基本单元，让芯片正常工作。随着芯片制造工艺的不断发展，特征尺寸不断缩小，时钟频率不断提高，带来芯片性能的提高的同时，规模不断增大，物理设计的复杂程度也随之增加。
传统电源网络是由纵横交错的电源条线组成的，芯片的标准单元一般通过供电PIN与低层的电源条线连接，然后再通过via(过孔)连接高层的条线，再通过高层的电源条线与外部供电网络连接。
现有的传统电源规划方案在低层和高层电源条线之间打有via的区域中，由于需要中间各层的via一层一层连通才能完成电源条线在低层与高层的连接，为了减少短路等DRC(DesignRuleCheck，设计规则检查)问题，各层信号线不得通过这个区域进行绕线，造成芯片绕线资源紧张。
发明内容
本申请实施例提供一种基于桥接方式的芯片电源网络结构，缓解芯片绕线资源紧张的情况，提高绕线成功率。
本申请实施例提供了一种基于桥接方式的芯片电源网络结构，包括依次设置的高层金属层、桥接金属层、绕线金属层和底层金属层，所述高层金属层上设置有高层VDD条线和高层VSS条线，所述底层金属层上设置有底层VDD条线和底层VSS条线，所述桥接金属层设置有桥接VDD条线，其中：
所述高层VDD条线通过第一过孔电连接所述桥接VDD条线，所述第一过孔设置于所述高层VDD条线对应处，并且所述第一过孔连通高层金属层和桥接金属层；
所述桥接VDD条线通过第二过孔电连接所述底层VDD条线，所述第二过孔设置于所述高层VSS条线对应处，并且所述第二过孔连通桥接金属层、绕线金属层和底层金属层；
所述高层VSS条线通过第三过孔电连接所述底层VSS条线，所述第三过孔设置于所述高层VSS条线对应处，并且所述第三过孔连通高层金属层、桥接金属层、绕线金属层和底层金属层。
进一步的，所述高层VDD条线和所述高层VSS条线与所述底层VDD条线和所述底层VSS条线之间呈纵横交错布置，所述桥接VDD条线的走向与所述底层VDD条线的走向一致。
进一步的，所述高层VDD条线和所述高层VSS条线均设置有多个，并沿横向间隔交错设置。
进一步的，所述桥接VDD条线沿横向间隔设置有多个，并且其两端分别与相邻的所述高层VDD条线和所述高层VSS条线对应。
进一步的，所述底层VDD条线和所述底层VSS条线均设置有多个，并沿纵向间隔交错设置。
进一步的，所述桥接VDD条线沿纵向间隔设置有多个，并与所述底层VDD条线对应。
进一步的，所述高层VDD条线和桥接VDD条线电连接处设置有多个第一过孔。
进一步的，所述桥接VDD条线和底层VDD条线电连接处设置有多个第二过孔。
进一步的，所述高层VSS条线和底层VSS条线电连接处设置有多个第三过孔。
进一步的，所述高层金属层通过所述高层VDD条线和所述高层VSS条线连接外部电源，所述底层金属层通过所述底层VDD条线和所述底层VSS条线连接标准单元。
本申请实施例通过第一过孔连接高层VDD条线和桥接金属层中的桥接VDD条线，并通过第二过孔连接桥接VDD条线和底层VDD条线，从而实现高层VDD条线和底层VDD条线之间的桥接，并通过第三过孔连接高层VSS条线和底层VSS条线，可通过高层VDD条线和高层VSS条线接入电源，并通过底层VDD条线和底层VSS条线为标准单元供电，高层金属层、桥接金属层、绕线金属层和底层金属层上可布置信号线，并且绕线金属层在高层VDD条线对应处未设置过孔，在绕线金属层与高层VDD条线对应的位置可在满足DRC规则的情况下自由绕通信号线，缓解芯片绕线资源紧张的情况，提高绕线成功率。
附图说明
图1是现有技术中芯片内部电源网络结构的电源条线布局示意图；
图2是本申请实施例提供的一种基于桥接方式的芯片电源网络结构的结构示意图；
图3是本申请实施例提供的一种基于桥接方式的芯片电源网络结构的电源条线布局示意。
附图标记：1、高层金属层；2、桥接金属层；3、绕线金属层；4、底层金属层；5、高层VDD条线；6、高层VSS条线；7、底层VDD条线；8、底层VSS条线；9、桥接VDD条线；10、第一过孔；11、第二过孔；12、第三过孔；13、第一电源条线；14、第二电源条线；15、via过孔。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面结合附图对本申请具体实施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部内容。
在本申请实施例的描述中，除非另有明确的规定和限定，术语“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
图1给出了现有技术中芯片内部电源网络结构的电源条线布局示意图。参考图1，现有芯片内部电源网络结构由多层金属层组成，金属层上设置有多条电源条线(powerstripe)，并且各金属层的电源条线之间为纵横交错分布，高层金属为厚金属层，电阻较低，一般只用来布电源线，低层金属较薄，可以用于布置信号线或者电源线。
示例性的，现有芯片内部电源网络结构设置有4层金属层，由下至上分别为METAL1～METAL4，METAL1和METAL4分别用于布置第一电源条线13和第二电源条线14，METAL1～METAL4可用于布置信号线，METAL4上的第二电源条线14和METAL2上的信号线的走线方向沿纵向设置，并且多个第二电源条线14沿横向间隔设置，并间隔接入外部电源网络提供的VDD电源和VSS电源，其中VDD电源和VSS电源极性相反。图1中METAL2和METAL3上的信号线未示出。
METAL1上的第一电源条线13和METAL3上的信号线的走线方向沿横向设置，多个第一电源条线13沿纵向间隔设置，并且METAL1上的第一电源条线13间隔式地通过via过孔15依次连接METAL4上的第二电源条线14，使得METAL1上的第一电源条线13间隔接入VDD电源和VSS电源，从而为标准单元进行供电。其中via过孔15包括METAL1和METAL2中间的via1、METAL2和METAL3中间的via2以及METAL3和METAL4中间的via3。
现有方案中，在通过via过孔15连接METAL1和METAL4的电源条线时，via1、via2和via3都位于同一位置，相当于在同一个位置占用了所有过孔资源，其他信号线将不能通过此处打过孔或者连接，从而导致芯片绕线资源紧张的情况。例如METAL2的信号线因为有via2的存在，绕经via2对应的区域会引起短路等的DRC问题，导致不能在此区域对METAL2的信号线进行绕线。为了解决芯片绕线资源紧张的问题，本申请实施例提供了一种基于桥接方式的芯片电源网络结构。
图2给出了本申请实施例提供的一种基于桥接方式的芯片电源网络结构的结构示意图。图3给出了本申请实施例提供的一种基于桥接方式的芯片电源网络结构的电源条线布局示意图。
具体的，参考图2和图3，图2具体为芯片电源网络结构各层的爆炸示意图，该基于桥接方式的芯片电源网络结构包括从上到下依次设置的高层金属层1、桥接金属层2、绕线金属层3和底层金属层4。
其中，高层金属层1上设置有高层VDD条线5和高层VSS条线6，高层VDD条线5和高层VSS条线6沿纵向走线，高层VDD条线5和高层VSS条线6均设置有多个，并沿横向间隔交错设置。
桥接金属层2沿横向间隔设置有多个桥接VDD条线9，并且桥接VDD条线9沿横向走线。在本实施例中，桥接VDD条线9在横向方向上间隔设置有多个，即桥接VDD条线9呈线段状设置，并且每个桥接VDD条线9的两端分别与相邻的高层VDD条线5和高层VSS条线6对应。在其他实施例中，桥接VDD条线9在横向方向上还可以是设置为整体，即桥接VDD条线9呈连续的线条状设置。
在底层金属层4上设置有底层VDD条线7和底层VSS条线8，底层VDD条线7和底层VSS条线8沿横向走线，底层VDD条线7和底层VSS条线8均设置有多个，并沿纵向间隔交错设置。使得高层VDD条线5和高层VSS条线6与底层VDD条线7和底层VSS条线8之间呈纵横交错布置，并且桥接VDD条线9的走向与底层VDD条线7的走向一致。
进一步的，桥接VDD条线9沿纵向间隔设置有多个，并与底层VDD条线7对应，即在纵向上相邻桥接VDD条线9之间的距离与相邻底层VDD条线7之间的距离一致。
具体的，高层金属层1通过高层VDD条线5和高层VSS条线6连接外部电源，即高层VDD条线5和高层VSS条线6分别用于连接外部电源网络中的VDD电源和VSS电源，从而接入VDD电源和VSS电源。其中VDD电源和VSS电源的极性相反。底层金属层4通过底层VDD条线7和底层VSS条线8连接标准单元，即底层VDD条线7和底层VSS条线8分别用于连接芯片内部的标准单元的PowerPin(电源管脚)，从而为标准单元提供VDD电源和VSS电源。
进一步的，高层VDD条线5通过第一过孔10电连接桥接VDD条线9，第一过孔10设置于高层VDD条线5与桥接VDD条线9纵横交叉对应处，并且第一过孔10连通高层金属层1和桥接金属层2，使得高层VDD条线5和桥接VDD条线9在第一过孔10处通过金属镀层实现电连接。
同时，为了保证高层VDD条线5和桥接VDD条线9之间的稳定电连接，在高层VDD条线5和桥接VDD条线9的电连接处设置有多个第一过孔10(图中以高层VDD条线5和桥接VDD条线9的每个纵横交叉对应处设置3个第一过孔10为例)。
桥接VDD条线9通过第二过孔11电连接底层VDD条线7，第二过孔11设置于高层VSS条线6与桥接VDD条线9纵横交叉对应处，并且第二过孔11连通桥接金属层2、绕线金属层3和底层金属层4，使得桥接VDD条线9和底层VDD条线7在第二过孔11处通过金属镀层实现电连接。
同时，为了保证桥接VDD条线9和底层VDD条线7之间的稳定电连接，在桥接VDD条线9和底层VDD条线7电连接处设置有多个第二过孔11(图中以桥接VDD条线9和底层VDD条线7的每个纵横交叉对应处设置5个第二过孔11为例)。
高层VSS条线6通过第三过孔12电连接底层VSS条线8，第三过孔12设置于高层VSS条线6和底层VSS条线8纵横交叉对应处，并且第三过孔12连通高层金属层1、桥接金属层2、绕线金属层3和底层金属层4，使得高层VSS条线6和底层VSS条线8在第三过孔12处通过金属镀层实现电连接。同时，为了保证高层VSS条线6和底层VSS条线8之间的稳定电连接，在高层VSS条线6和底层VSS条线8电连接处设置有多个第三过孔12。
在其他实施例中，绕线金属层3可设置有多层，并且绕线金属层3的不同层的信号线之间呈纵横交错布置，在对绕线金属层3的信号线进行设计时，对应于高层VDD条线5区域的信号线均可自由绕通或通过过孔与相邻层信号新进行连接，极大地提高了绕线资源的利用率。
上述，通过第一过孔10连接高层VDD条线5和桥接金属层2中的桥接VDD条线9，并通过第二过孔11连接桥接VDD条线9和底层VDD条线7，从而实现高层VDD条线5和底层VDD条线7之间的桥接，并通过第三过孔12连接高层VSS条线6和底层VSS条线8，可通过高层VDD条线5和高层VSS条线6接入电源，并通过底层VDD条线7和底层VSS条线8为标准单元供电，高层金属层1、桥接金属层2、绕线金属层3和底层金属层4上可布置信号线，并且绕线金属层3在高层VDD条线5对应处未设置过孔，在绕线金属层3与高层VDD条线5对应的位置可在满足DRC规则的情况下自由绕通信号线，缓解芯片绕线资源紧张的情况，提高绕线成功率。
上述仅为本申请的较佳实施例及所运用的技术原理。本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由权利要求的范围决定。
Claims (10)
1.一种基于桥接方式的芯片电源网络结构，其特征在于，包括依次设置的高层金属层(1)、桥接金属层(2)、绕线金属层(3)和底层金属层(4)，所述高层金属层(1)上设置有高层VDD条线(5)和高层VSS条线(6)，所述底层金属层(4)上设置有底层VDD条线(7)和底层VSS条线(8)，所述桥接金属层(2)设置有桥接VDD条线(9)，其中：
所述高层VDD条线(5)通过第一过孔(10)电连接所述桥接VDD条线(9)，所述第一过孔(10)设置于所述高层VDD条线(5)对应处，并且所述第一过孔(10)连通高层金属层(1)和桥接金属层(2)；
所述桥接VDD条线(9)通过第二过孔(11)电连接所述底层VDD条线(7)，所述第二过孔(11)设置于所述高层VSS条线(6)对应处，并且所述第二过孔(11)连通桥接金属层(2)、绕线金属层(3)和底层金属层(4)；
所述高层VSS条线(6)通过第三过孔(12)电连接所述底层VSS条线(8)，所述第三过孔(12)设置于所述高层VSS条线(6)对应处，并且所述第三过孔(12)连通高层金属层(1)、桥接金属层(2)、绕线金属层(3)和底层金属层(4)。
2.根据权利要求1所述的基于桥接方式的芯片电源网络结构，其特征在于，所述高层VDD条线(5)和所述高层VSS条线(6)与所述底层VDD条线(7)和所述底层VSS条线(8)之间呈纵横交错布置，所述桥接VDD条线(9)的走向与所述底层VDD条线(7)的走向一致。
3.根据权利要求2所述的基于桥接方式的芯片电源网络结构，其特征在于，所述高层VDD条线(5)和所述高层VSS条线(6)均设置有多个，并沿横向间隔交错设置。
4.根据权利要求3所述的基于桥接方式的芯片电源网络结构，其特征在于，所述桥接VDD条线(9)沿横向间隔设置有多个，并且其两端分别与相邻的所述高层VDD条线(5)和所述高层VSS条线(6)对应。
5.根据权利要求2所述的基于桥接方式的芯片电源网络结构，其特征在于，所述底层VDD条线(7)和所述底层VSS条线(8)均设置有多个，并沿纵向间隔交错设置。
6.根据权利要求5所述的基于桥接方式的芯片电源网络结构，其特征在于，所述桥接VDD条线(9)沿纵向间隔设置有多个，并与所述底层VDD条线(7)对应。
7.根据权利要求1所述的基于桥接方式的芯片电源网络结构，其特征在于，所述高层VDD条线(5)和桥接VDD条线(9)电连接处设置有多个第一过孔(10)。
8.根据权利要求1所述的基于桥接方式的芯片电源网络结构，其特征在于，所述桥接VDD条线(9)和底层VDD条线(7)电连接处设置有多个第二过孔(11)。
9.根据权利要求1所述的基于桥接方式的芯片电源网络结构，其特征在于，所述高层VSS条线(6)和底层VSS条线(8)电连接处设置有多个第三过孔(12)。
10.根据权利要求1-9任一项所述的基于桥接方式的芯片电源网络结构，其特征在于，所述高层金属层(1)通过所述高层VDD条线(5)和所述高层VSS条线(6)连接外部电源，所述底层金属层(4)通过所述底层VDD条线(7)和所述底层VSS条线(8)连接标准单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010394505.6A CN111584505A (zh) | 2020-05-11 | 2020-05-11 | 一种基于桥接方式的芯片电源网络结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010394505.6A CN111584505A (zh) | 2020-05-11 | 2020-05-11 | 一种基于桥接方式的芯片电源网络结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111584505A true CN111584505A (zh) | 2020-08-25 |
Family
ID=72117387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010394505.6A Withdrawn CN111584505A (zh) | 2020-05-11 | 2020-05-11 | 一种基于桥接方式的芯片电源网络结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111584505A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116502590A (zh) * | 2023-06-29 | 2023-07-28 | 芯耀辉科技有限公司 | 芯片电源连接网络组件及集成电路模组 |
-
2020
- 2020-05-11 CN CN202010394505.6A patent/CN111584505A/zh not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116502590A (zh) * | 2023-06-29 | 2023-07-28 | 芯耀辉科技有限公司 | 芯片电源连接网络组件及集成电路模组 |
| CN116502590B (zh) * | 2023-06-29 | 2023-09-22 | 芯耀辉科技有限公司 | 芯片电源连接网络组件及集成电路模组 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510774B2 (en) | Integrated circuit power distribution network | |
| KR100740963B1 (ko) | 배선 접속부 설계 방법 및 반도체 장치 | |
| JP4748867B2 (ja) | 集積回路装置 | |
| US6938226B2 (en) | 7-tracks standard cell library | |
| US20080180132A1 (en) | Semiconductor device and method of fabricating the same | |
| CN106711120A (zh) | 具有掩埋电源轨的半导体器件及其制造方法 | |
| CN105226012B (zh) | Mom电容器的提取方法 | |
| KR0142570B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| TW202044521A (zh) | 分接單元及半導體單元 | |
| CN101512724A (zh) | 用于片上电感器的设计规则 | |
| US4947229A (en) | Semiconductor integrated circuit | |
| CN100399562C (zh) | 电源接线结构 | |
| CN111584505A (zh) | 一种基于桥接方式的芯片电源网络结构 | |
| JPH0480538B2 (zh) | ||
| US6769106B2 (en) | Method of wiring semiconductor integrated circuit, semiconductor integrated circuit, and computer product | |
| US20070200238A1 (en) | Semiconductor integrated circuit apparatus and method of designing the same | |
| TW202137403A (zh) | 積體電路裝置 | |
| CN113035864B (zh) | 电源配置结构、集成电路器件和电子设备 | |
| JP2000068383A (ja) | 半導体集積回路装置の設計方法および半導体集積回路装置 | |
| CN116050343A (zh) | 一种电源网络布线方法 | |
| CN113066779B (zh) | 一种封装芯片的双电源供电模块及封装芯片 | |
| CN111987064A (zh) | 抽头单元和半导体单元 | |
| CN111244086A (zh) | 一种efuse熔丝的版图结构 | |
| CN219892186U (zh) | 一种关于深亚微米数字后端电源网络的布局结构 | |
| CN1249538A (zh) | 可修改的半导体电路元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200825 |
|
| WW01 | Invention patent application withdrawn after publication |