CN113035864B - 电源配置结构、集成电路器件和电子设备 - Google Patents

电源配置结构、集成电路器件和电子设备 Download PDF

Info

Publication number
CN113035864B
CN113035864B CN202110245402.8A CN202110245402A CN113035864B CN 113035864 B CN113035864 B CN 113035864B CN 202110245402 A CN202110245402 A CN 202110245402A CN 113035864 B CN113035864 B CN 113035864B
Authority
CN
China
Prior art keywords
power supply
power
line
metal layer
wiring unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110245402.8A
Other languages
English (en)
Other versions
CN113035864A (zh
Inventor
孙至鼎
孙建雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Original Assignee
Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanxin Integrated Circuit Manufacturing Jinan Co Ltd filed Critical Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Priority to CN202110245402.8A priority Critical patent/CN113035864B/zh
Publication of CN113035864A publication Critical patent/CN113035864A/zh
Application granted granted Critical
Publication of CN113035864B publication Critical patent/CN113035864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明的实施例提供了一种电源配置结构、集成电路器件和电子设备，涉及半导体技术领域。电源配置结构包括至少一层电源金属层，各电源金属层层叠设置，各电源金属层包括多个相同的电源布线单元，各电源布线单元包括电源连接线以及电源区段线，每个电源布线单元的电源区段线与该电源布线单元的电源连接线连接，各电源布线单元的电源连接线用于接入电流，其中，位于同一电源金属层的各电源布线单元的电源连接线的接入电流值的和为目标电流值，且位于同一电源金属层的各电源布线单元沿同一方向并排设置，使得各电源布线单元的电源区段线的长度和为目标长度，如此，通过减小电源传递途径的长度，有效改善了电源压降。

Description

电源配置结构、集成电路器件和电子设备
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种电源配置结构、集成电路器件和电子设备。
背景技术
数字集成电路通常是基于标准单元(standard cell)进行设计，而其电源网金属线通常是根据电源轨道进行布局，于不同的金属层交错连接。目前，芯片厂于研发时为增进效率，通常不会让晶圆做到高层金属，而是在间层金属(inter metal)就会做测试及错误分析，因此，传统的数字集成电路的电源布线资源于研发测试时会被大幅压缩，导致有较差的电压降表现，影响测试良率。
发明内容
基于上述研究，本发明提供了一种电源配置结构、集成电路器件和电子设备，以改善上述问题。
本发明的实施例可以这样实现：
第一方面，本发明提供一种电源配置结构，包括至少一层电源金属层，各所述电源金属层层叠设置；
各所述电源金属层包括多个相同的电源布线单元；
各所述电源布线单元包括电源连接线以及电源区段线，每个所述电源布线单元的电源区段线与该电源布线单元的电源连接线连接，各所述电源布线单元的电源连接线用于接入电流；
位于同一电源金属层的各所述电源布线单元的电源连接线的接入电流值的和为目标电流值，且位于同一电源金属层的各所述电源布线单元沿同一方向并排设置，使得各所述电源布线单元的电源区段线的长度和为目标长度。
在可选的实施方式中，所述电源区段线包括至少一条第一电源区段线以及第二电源区段线；
位于同一电源金属层的每个所述电源布线单元的第一电源区段线和第二电源区段线沿第一方向平行设置；
位于同一电源金属层的各所述电源布线单元沿与所述第一方向垂直的第二方向并排设置，使得该电源金属层的各所述电源布线单元在同一直线上的第一电源区段线的长度和为目标长度，在同一直线上的第二电源区段线的长度和为目标长度。
在可选的实施方式中，所述电源连接线包括第一连接线和第二连接线；
每个所述电源布线单元的各所述第一电源区段线与该电源布线单元的第一连接线垂直连接；
每个所述电源布线单元的各所述第二电源区段线与该电源布线单元的第二连接线垂直连接；
位于同一电源金属层的各所述电源布线单元的第一连接线的接入电流值的和为目标电流值。
在可选的实施方式中，每个所述电源布线单元的各所述第一电源区段线朝向该电源布线单元的第二连接线设置；每个所述电源布线单元的各所述第二电源区段线朝向该电源布线单元的第一连接线设置。
在可选的实施方式中，所述电源配置结构还包括至少一层电源连接层，每个所述电源连接层设置于相邻的两层所述电源金属层之间；
相邻的两层所述电源金属层通过所述电源连接层进行电连接。
在可选的实施方式中，所述电源连接层设置有通孔；
相邻的两层所述电源金属层通过所述电源连接层的通孔进行电连接。
在可选的实施方式中，相邻的两层所述电源金属层相互垂直。
在可选的实施方式中，所述电源配置结构还包括电源接口；
所述电源接口设置于最底层的电源金属层。
第二方面，本发明提供一种集成电路器件，包括前述实施方式任一项所述的电源配置结构。
第三方面，本发明提供一种电子设备，包括前述实施方式所述的集成电路器件。
本发明实施例提供的电源配置结构、集成电路器件和电子设备，包括至少一层电源金属层，各电源金属层层叠设置；各电源金属层包括多个相同的电源布线单元，各电源布线单元包括电源连接线以及电源区段线，每个电源布线单元的电源区段线与该电源布线单元的电源连接线连接，各电源布线单元的电源连接线用于接入电流，其中，位于同一电源金属层的各电源布线单元的电源连接线的接入电流值的和为目标电流值，且位于同一电源金属层的各电源布线单元沿同一方向并排设置，使得各电源布线单元的电源区段线的长度和为目标长度，如此，通过改变接入电流的大小以及减小电源传递途径的长度，有效改善了电源压降。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为现有技术中电源网的布局示意图之一。
图2为现有技术中电源网的垂直结构的示意图。
图3为本发明实施例所提供的电源金属层的结构示意图之一。
图4为本发明实施例所提供的电源金属层的一种结构对比图。
图5为本发明实施例所提供的电源金属层的结构示意图之二。
图6为现有技术的电源网的布局示意图之二。
图7为本发明实施例所提供的电源金属层的结构示意图之三。
图8为本发明实施例所提供的电源配置结构的结构示意图之一。
图9为本发明实施例所提供的电源配置结构的结构示意图之二。
图10为本发明实施例所提供的电源配置结构的结构示意图之三。
图标：100-电源金属层；10-电源布线单元；11-电源连接线；111-第一连接线；112-第二连接线；12-电源区段线；121-第一电源区段线；122-第二电源区段线；200-电源连接层；201-金属长线。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
数字集成电路通常是基于标准单元(standard cell)进行设计，而其电源网金属线通常是根据电源轨道进行布局，于不同的金属层交错连接。而数字集成电路的电源轨道有多条，且各电源轨道是按固定间距及方向设置的，因此，数字集成电路的每一层电源金属层包括多条平行的单向的电源金属线，如图1所示，图1中黑色线条为M1层的电源金属线，白色线条为M2层的电源金属线。
并且，在电源网中，较低层的金属绕线空间会留给讯号线，最高层金属线(Mn)与次高层金属线(Mn-1)才会大量布线作为电源的出入口，如图2所示。而芯片厂于研发时为增进效率，通常不会让晶圆做到高层金属，而是在间层金属(inter metal)就会做测试及错误分析，因此，传统的数字集成电路的电源布线资源于研发测试时会被大幅压缩，导致有较差的电压降，影响测试良率。
基于上述研究，本实施例提供一种电源配置结构、集成电路器件和电子设备，通过将传统电源网结构的单层单向金属线做部分截断，形成多个电源区段线，通过设置电源连接线，将电源连接线连接电源区段线，形成了多个相同的电源布线单元，通过将位于同一电源金属层的各电源布线单元的电源连接线的接入电流值的和设置为目标电流值，改变了接入电流的大小，通过将位于同一电源金属层的各电源布线单元沿同一方向并排设置，将各电源布线单元的电源区段线的长度和设置为目标长度，减小了电源传递途径的长度，如此，通过改变接入电流的大小以及减小电源传递途径的长度，有效改善了电源压降。
请参考图3，图3为电源金属层100的一种结构示意图，本实施例所提供的电源配置结构，包括至少一层如图3所示的电源金属层100，各电源金属层100层叠设置。
各电源金属层100包括多个相同的电源布线单元10。
各电源布线单元10包括电源连接线11以及电源区段线12，每个电源布线单元10的电源区段线12与该电源布线单元10的电源连接线11连接，各电源布线单元10的电源连接线11用于接入电流。
位于同一电源金属层100的各电源布线单元10的电源连接线11的接入电流值的和为目标电流值，且位于同一电源金属层100的各电源布线单元10沿同一方向并排设置，使得各所电源布线单元10的电源区段线12的长度和为目标长度。
其中，同一电源金属层100中的各电源布线单元10的电源区段线12由同一电源金属线截断得到，因此，同一电源金属层100中的各电源布线单元10的电源区段线12的长度和为未截断的电源金属线的长度，即目标长度。
在本实施例中，位于同一电源金属层100的各电源布线单元10的电源连接线11的接入电流值相同，且各电源布线单元10的电源连接线11的接入电流值的和为该电源金属层100所接入的电流，即目标电流。
如图4所示，图4中的(a)为传统电源金属层的布线结构，图4中的(b)为本实施例所提供的电源金属层100的结构示意图。传统电源金属层的电源金属线的长度为L，接入电流为I/3。而本实施例将电源金属线改为N个双向的电源区段线12，并做电源连接线11，以得到N个电源布线单元10，其中，每个电源布线单元10的电源区段线12的长度为L/N，每个电源布线单元10的电源连接线11的接入电流值为I/N，N大于等于3，且为整数。
需要说明的是，在本实施例中，为了改善电源压降，每一电源金属层100中包括的电源布线单元10的数量需大于等于3，每一电源金属层100的各电源布线单元10的电源连接线11的接入电流的接入方向为单向。
本实施例所提供的电源配置结构，通过将电源金属线进行截断，形成多个相同的电源布线单元，减小了电源传递途径的长度以及接入电流的大小，有效改善了电源压降。如图4所示，传统电源金属层在单向线出入口为两端点时，电源金属线的最差电源传递途径长度为L/2，因此，最差电源压降(worst IR drop)为I/3*L/2＝1/6*I*L，而本实施例中，每个电源布线单元10的最差电源传递途径为L/N，因此，每个电源布线单元10的最差电压降(worst IR drop)为(I/N)*(L/N)，当N＝3时，最差电源压降为1/9*I*L，明显小于传统结构的电源压降。
为了便于数字集成电路电源的接入，请结合参阅图5，图5为本实施例所提供的电源金属层100的一种结构示意图。在本实施例中，电源区段线12包括至少一条第一电源区段线121以及第二电源区段线122。
位于同一电源金属层100的每个电源布线单元10的第一电源区段线121和第二电源区段线122沿第一方向平行设置。
位于同一电源金属层100的各电源布线单元10沿与第一方向垂直的第二方向并排设置，使得该电源金属层100的各电源布线单元10在同一直线上的第一电源区段线121的长度和为目标长度，在同一直线上的第二电源区段线122的长度和为目标长度。
电源连接线11包括第一连接线111和第二连接线112。
每个电源布线单元10的各第一电源区段线121与该电源布线单元10的第一连接线111垂直连接。
每个电源布线单元10的各第二电源区段线122与该电源布线单元10的第二连接线112垂直连接。
位于同一电源金属层100的各电源布线单元10的第一连接线111的接入电流值的和为目标电流值。
其中，第一电源区段线121可以是VDD电源金属线，第二电源区段线122可以是VSS电源金属线。在一种实施方式中，第一电源区段线121也可以是VSS电源金属线，第二电源区段线122可以是VDD电源金属线。可选的，在本实施例中，第一电源区段线121为VDD电源金属线，第二电源区段线122为VSS电源金属线。
其中，位于同一电源金属层100的每个电源布线单元10的第一电源区段线121和第二电源区段线122沿第一方向(如图5中的y方向)平行设置，而各电源布线单元10沿与第一方向垂直的第二方向(如图5中的x方向)并排设置，如此设置，可使得同一电源金属层100的各电源布线单元10在同一直线上的第一电源区段线121的长度和为目标长度，在同一直线上的第二电源区段线122的长度和为目标长度。
在本实施例中，同一电源金属层100的各电源布线单元10在同一直线上的第一电源区段线121由同一条电源金属线截断得到，进而同一电源金属层100的各电源布线单元10在同一直线上的第一电源区段线121的长度和即为截断前的电源金属线的长度。相应地，同一电源金属层100的各电源布线单元10在同一直线上的第二电源区段线122也由同一条电源金属线截断得到，进而同一电源金属层100的各电源布线单元10在同一直线上的第二电源区段线122的长度和即为截断前的电源金属线的长度。
在本实施例中，每个电源布线单元10的各第一电源区段线121与该电源布线单元10的第一连接线111垂直连接，每个电源布线单元10的各第二电源区段线122与该电源布线单元10的第二连接线112垂直连接，如此，可将每个电源布线单元10的各第一电源区段线121进行接续，将每个电源布线单元10的各第二电源区段线122进行接续，进而接入连接线的电流值也为该连接线所连接的电源区段线12的电流值。
可选的，在本实施例中，位于同一电源金属层100的各电源布线单元10通过第一连接线111接入电流，因此，位于同一电源金属层100的各电源布线单元10的第一连接线111的接入电流值的和为目标电流值，即该电源金属层100所接入的电流值。
本实施例所提供的电源配置结构，通过将传统电源网结构的单层单向金属线做部分截断，并通过电源连接线11进行接续，以减小了电源传递途径的长度以及接入电流的大小，有效改善了电源压降。
如图6所示，图6为传统的电源网布线结构示意图，图6中包括两层电源金属层100，其中一层为三条横着的电源金属线，另一层为三条竖着的电源金属线，在不考虑封装时，电源进入方向为横竖线的外侧(即双向进入)，则最差源压降(worst IR drop)位于电路中央，假设每层电源金属层100的接入电流为I，每条电源金属线的接入电流为I/3，长度为L，则任意一层的最差电压降为1/3*1/2*I*L。
而如图7所示，图7为本实施例所提供的电源金属层100的一种结构示意图，图7中包括四个电源布线单元10，每个电源布线单元10的电源区段线(第一电源区段线121和第二电源区段线122)的长度为L/4，四个电源布线单元10的电源区段线12的长度和为L，每个电源布线单元10的第一连接线111的接入电流为I/4，四个电源布线单元10的电源连接线11的接入电流值的和为I。在本实施例中，每个电源布线单元10的第一连接线111的接入电流的接入方向为单向，因此每个电源布线单元10的最差电源传递途径为L/4，进而每个电源布线单元10的最差电源压降为1/4*1/4*I*L，本实施例所提供的电源配置结构明显的改善了电源压降。
为了便于各电源布线单元10的布局，提高面积的利用率，在本实施例中，每个电源布线单元10的各第一电源区段线121朝向该电源布线单元10的第二连接线112设置；每个电源布线单元10的各第二电源区段线122朝向该电源布线单元10的第一连接线111设置。
为了避免制层工艺上出现问题，在本实施例中，第一连接线111和第二连接线112的宽度不小于电源轨道的线宽，也即第一连接线111和第二连接的宽度不小于电源区段线12的宽度。
由于单层的结构仅能改善一个方向的电压降，为了改善不同方向的电压降，在本实施例中，相邻的两层电源金属层100相互垂直，如图8所示，图8为本实施例所提供的电源配置结构的一种结构示意图。其中，电源金属层a与电源金属层b相互垂直，电源金属层a可以改善水平方向上的电压降，电源金属层b可以改善竖直方向上的电压降。
可选的，在本实施例中，相邻的两层电源金属层100的结构相同。
为了便于相邻的电源金属层100的连接，如图9所示，图9为本实施例所提供的电源配置结构的一种结构示意图，在本实施例中，电源配置结构还包括至少一层电源连接层200，每个电源连接层200设置于相邻的两层电源金属层100之间。
相邻的两层电源金属层100通过电源连接层200进行电连接。
可选的，在本实施例中，电源连接层200可以包括多条金属长线201，每条金属长线201沿同一方向设置，且相互平行。
在一种实施方式中，电源连接层200中的金属长线201沿与相邻的两层电源金属层100中的其中一层电源金属层100中的各电源布线单元10的排列方向延伸。如图9所示，电源连接层200的金属长线201沿与相邻的两层电源金属层100中的较低一层的电源金属层100中的各电源布线单元10的排列方向延伸，即图9中的x方向。
在一种实施方式中，电源连接层200中的金属长线201的数量与相邻的电源金属层100中的电源布线单元10中的电源区段线12的数量相同。如图9所示，相邻的电源金属层100中的各电源布线单元10中的电源区段线12的数量为3条(包括第一电源区段线121和第二电源区段线122)，则电源连接层200中的金属长线201的数量为3条。
在一种实施方式中，电源连接层200中的金属长线201与相邻的两层电源金属层100中的其中一层电源金属层100中的各电源布线单元10的电源区段线12重叠。其中，每一条金属长线201与电源金属层100中的各电源布线单元10在同一直线上的电源区段线12重叠，同一直线上的电源区段线12可以是同一直线上的第一电源区段线121，也可以是同一直线上的第二电源区段线122。
如9所示，电源连接层200中的金属长线201与相邻的两层电源金属层100中的较低一层的电源金属层100中的各电源布线单元10在同一直线上的电源区段线12重叠。
为了进一步改善电源压降，在本实施例中，电源连接层200设置有通孔，相邻的两层电源金属层100通过电源连接层200的通孔进行电连接。
在一种方式中，电源连接层中的通孔可以设置在与相邻的电源金属层的重合部分。例如，电源金属层M1、电源连接层M2以及电源金属层M3层叠设置，电源连接层M2设置在电源金属层M1和电源金属层M3之间，则电源连接层M2中的通孔可以设置在电源连接层M2与电源金属层M1的重合部分以及设置电源连接层M2与电源金属层M3的重合部分。如此，通过电源连接层M2的通孔，便可以实现电源金属层M1与电源连接层M2的连接，实现电源连接层M2与电源金属层M3，进而实现相邻的两层电源金属层的连接，并降低了电源压降。
可选的，为了进一步改善电源压降，可以在电源连接层200与相邻的电源金属层100的重合部分密集设置通孔，如此，相邻的两层电源金属层100在通过电源连接层200的通孔进行电连接时，能进一步地改善电源压降。
为了降低电源距离，进一步改善电源压降，请结合参阅图10，图10为本实施例所提供的电源配置结构的一种垂直结构示意图。在本实施例中，电源配置结构还包括电源接口，电源接口设置于最底层的电源金属层。
其中，由于芯片研发阶段不做封装，因此，电路无需限定于最高层金属线作为电源网出入接口，进而本实施例将电源接口设置于最底层电源金属层，在最底层电源金属层设置电源接口，可降低电源传递距离，即降低传递电阻。如图2所示，若在最高层Mn层设置电源接口，则传递电阻Rtotal＝RM1+RM2+…+RMn，其中，RM1为第M1层的电阻，RM2为第M2层的电阻，RMn为第Mn层的电阻。而若在最底层电源金属层设置电源接口，则传递电阻Rtotal＝RM1，大大降低了电源传递电阻。
本实施例所提供的电源配置结构，将电源接口设置在最底层电源金属层，降低了电源传递距离，进而降低了电源传递电阻，对间层金属测试的电源压降有明显改善。
基于同一发明构思，本实施例提供一种集成电路器件，包括前述实施方式任一项所述的电源配置结构。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的集成电路器件的结构功能，可以参考前述电源配置结构对应的过程，在此不再过多赘述。
在上述基础上，本实施例还提供一种电子设备，包括前述实施方式所述的集成电路器件。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的电子设备的结构功能，可以参考前述电源配置结构对应的过程，在此不再过多赘述。
综上所述，本发明实施例提供的电源配置结构、集成电路器件和电子设备，包括至少一层电源金属层，各电源金属层层叠设置；各电源金属层包括多个相同的电源布线单元，各电源布线单元包括电源连接线以及电源区段线，每个电源布线单元的电源区段线与该电源布线单元的电源连接线连接，各电源布线单元的电源连接线用于接入电流，其中，位于同一电源金属层的各电源布线单元的电源连接线的接入电流值的和为目标电流值，且位于同一电源金属层的各电源布线单元沿同一方向并排设置，使得各电源布线单元的电源区段线的长度和为目标长度，如此，通过减小接入电流的大小以及电源传递途径的长度，有效改善了电源压降。通过将电源接口设置在最底层电源金属层，降低了电源传递距离，对间层金属测试的电源压降会有明显改善。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种电源配置结构，其特征在于，包括至少一层电源金属层，各所述电源金属层层叠设置；
各所述电源金属层包括n个相同的电源布线单元，n≥3；
各所述电源布线单元包括电源连接线以及电源区段线，每个所述电源布线单元的电源区段线与该电源布线单元的电源连接线连接，各所述电源布线单元的电源连接线用于接入电流；
所有所述电源布线单元的电源区段线共分为多组电源区段线，同一直线上的电源区段线为一组电源区段线，每一组电源区段线的形状为一条线段截断为n段线段的形状，且每一组电源区段线用于连接电源的相同电极；
所述电源连接线的宽度不小于所述电源区段线的宽度；
位于同一电源金属层的各所述电源布线单元的电源连接线的接入电流值的和为目标电流值，且位于同一电源金属层的各所述电源布线单元沿同一方向并排设置，使得各所述电源布线单元的电源区段线的长度和为目标长度。
2.根据权利要求1所述的电源配置结构，其特征在于，所述电源区段线包括至少一条第一电源区段线以及至少一条第二电源区段线；
位于同一电源金属层的每个所述电源布线单元的第一电源区段线和第二电源区段线沿第一方向平行设置；
位于同一电源金属层的各所述电源布线单元沿与所述第一方向垂直的第二方向并排设置，使得该电源金属层的各所述电源布线单元在同一直线上的第一电源区段线的长度和为目标长度，在同一直线上的第二电源区段线的长度和为目标长度。
3.根据权利要求2所述的电源配置结构，其特征在于，所述电源连接线包括第一连接线和第二连接线；
每个所述电源布线单元的各所述第一电源区段线与该电源布线单元的第一连接线垂直连接；
每个所述电源布线单元的各所述第二电源区段线与该电源布线单元的第二连接线垂直连接；
位于同一电源金属层的各所述电源布线单元的第一连接线的接入电流值的和为目标电流值。
4.根据权利要求3所述的电源配置结构，其特征在于，每个所述电源布线单元的各所述第一电源区段线朝向该电源布线单元的第二连接线设置；每个所述电源布线单元的各所述第二电源区段线朝向该电源布线单元的第一连接线设置。
5.根据权利要求1所述的电源配置结构，其特征在于，所述电源配置结构还包括至少一层电源连接层，每个所述电源连接层设置于相邻的两层所述电源金属层之间；
相邻的两层所述电源金属层通过所述电源连接层进行电连接。
6.根据权利要求5所述的电源配置结构，其特征在于，所述电源连接层设置有通孔；
相邻的两层所述电源金属层通过所述电源连接层的通孔进行电连接。
7.根据权利要求1所述的电源配置结构，其特征在于，相邻的两层所述电源金属层相互垂直。
8.根据权利要求1所述的电源配置结构，其特征在于，所述电源配置结构还包括电源接口；
所述电源接口设置于最底层的电源金属层。
9.一种集成电路器件，其特征在于，包括权利要求1-8任一项所述的电源配置结构。
10.一种电子设备，其特征在于，包括权利要求9所述的集成电路器件。
CN202110245402.8A 2021-03-05 2021-03-05 电源配置结构、集成电路器件和电子设备 Active CN113035864B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110245402.8A CN113035864B (zh) 2021-03-05 2021-03-05 电源配置结构、集成电路器件和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110245402.8A CN113035864B (zh) 2021-03-05 2021-03-05 电源配置结构、集成电路器件和电子设备

Publications (2)

Publication Number Publication Date
CN113035864A CN113035864A (zh) 2021-06-25
CN113035864B true CN113035864B (zh) 2023-01-24

Family

ID=76468180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110245402.8A Active CN113035864B (zh) 2021-03-05 2021-03-05 电源配置结构、集成电路器件和电子设备

Country Status (1)

Country Link
CN (1) CN113035864B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117436379B (zh) * 2023-12-21 2024-04-09 成都行芯科技有限公司 一种通孔压缩方法、装置、电子设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489841A (zh) * 2013-08-08 2014-01-01 华进半导体封装先导技术研发中心有限公司 同时埋入电容、电感、电阻的pcb板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245961A (ja) * 2008-03-28 2009-10-22 Nec Electronics Corp 半導体集積回路
US8350375B2 (en) * 2008-05-15 2013-01-08 Lsi Logic Corporation Flipchip bump patterns for efficient I-mesh power distribution schemes
FR2953641B1 (fr) * 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
US8975712B2 (en) * 2013-05-14 2015-03-10 Globalfoundries Inc. Densely packed standard cells for integrated circuit products, and methods of making same
US9559040B2 (en) * 2013-12-30 2017-01-31 International Business Machines Corporation Double-sided segmented line architecture in 3D integration
US11239154B2 (en) * 2015-01-20 2022-02-01 Taiwan Semiconductor Manufacturing Company Ltd. Fishbone structure enhancing spacing with adjacent conductive line in power network
US10854499B2 (en) * 2016-11-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system for and method of forming an integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489841A (zh) * 2013-08-08 2014-01-01 华进半导体封装先导技术研发中心有限公司 同时埋入电容、电感、电阻的pcb板及其制备方法

Also Published As

Publication number Publication date
CN113035864A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
KR100740963B1 (ko) 배선 접속부 설계 방법 및 반도체 장치
KR101268641B1 (ko) 교번 층의 세그먼트를 구비하는 집적 커패시터
US5155577A (en) Integrated circuit carriers and a method for making engineering changes in said carriers
US20070108617A1 (en) Semiconductor component comprising interconnected cell strips
JPH11150158A (ja) 多層回路基板
US7986036B2 (en) Power/ground network of integrated circuits and arrangement thereof
CN113035864B (zh) 电源配置结构、集成电路器件和电子设备
US5200580A (en) Configurable multi-chip module interconnect
TWI760711B (zh) 積體電路裝置
US7107561B2 (en) Method of sizing via arrays and interconnects to reduce routing congestion in flip chip integrated circuits
US20060097395A1 (en) Integrated circuit design for routing an electrical connection
JP5006640B2 (ja) 半導体装置の製造方法
US10566286B2 (en) High bandwidth routing for die to die interposer and on-chip applications
US8946905B2 (en) Via structure for integrated circuits
CN116502590B (zh) 芯片电源连接网络组件及集成电路模组
CN214588851U (zh) 集成电路器件和电子设备
CN111584505A (zh) 一种基于桥接方式的芯片电源网络结构
US20080017979A1 (en) Semiconductor structure having extra power/ground source connections and layout method thereof
CN109473419B (zh) 一种走线结构和具有走线结构的芯片
US7683490B2 (en) Semiconductor integrated circuit and semiconductor device having multilayer interconnection
JPH0716100B2 (ja) 多層配線モジュール
JP3621570B2 (ja) 半導体装置の配線方法
US11990407B2 (en) Semiconductor device and wiring structure
CN111276478B (zh) 一种efuse熔丝的版图结构
CN113451264B (zh) 集成电路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant