TWI760711B

TWI760711B - 積體電路裝置

Info

Publication number: TWI760711B
Application number: TW109108694A
Authority: TW
Inventors: 徐展偉; 林志偉; 張雲智
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2020-03-17
Filing date: 2020-03-17
Publication date: 2022-04-11
Also published as: TW202137403A; US20210296235A1; US11804434B2

Abstract

本發明公開一種積體電路裝置，其包括多個標準元件以及電性連接於其的電源分配網路。電源分配網路包括頂部線路層、底部線路層以及第一導電路徑。頂部線路層包括第一頂部線路與第二頂部線路。底部線路層包括第一底部線路。第一底部線路的電位與第一頂部線路的電位相同，且與第二頂部線路的電位不同。第一導電路徑連接於第一頂部線路與第一底部線路之間，且包括第一上導電結構以及第一下導電結構。第一上導電結構與第一下導電結構分別位於第一頂部線路與第二頂部線路正下方。第一上導電結構與第一底部線路之間定義出信號線路預設區。

Description

積體電路裝置

本發明涉及一種電子裝置，特別是涉及一種積體電路裝置。

現有的積體電路裝置包括多個具有不同功能的標準元件(standard cells)。每一個標準元件可包括一系列電晶體與連線結構，以執行基本的邏輯運算。多個標準元件之間可通過多條內連信號線路，來建立電性連結。

除此之外，現有的積體電路裝置通常包括多條電源軌道(power rail)以及多條接地軌道(ground rail)。每一條電源軌道(或接地軌道)連接於對應的標準元件，以對標準元件提供電功率(power)。現有的積體電路裝置還包括一堆疊結構，其包括交替堆疊在多條電源軌道與多條接地軌道上的多層導電層與多層絕緣層。位於最頂層的導電層包括多條電源線與多條接地線，且多條電源線與多條接地線的延伸方向與多條電源軌道與多條接地軌道的延伸方向交錯。

每一條電源線可通過電源導電孔，而電連接至對應的電源軌道。電源導電孔貫穿堆疊結構，且位於電源軌道與電源線相互重疊的區域。相似地，每一條接地線可通過接地導電孔，而電連接至對應的接地軌道。接地導電孔貫穿堆疊結構，且位於接地軌道與接地線相互重疊的區域。

在堆疊結構中，沒有設置電源導電孔與接地導電孔的區域可作為設置內連信號線路的區域，以建立多個標準元件之間的訊號連結。既然電源導電孔與接地導電孔的位置是分別位於對應的電源線與接地線下方，在設置內連線信號線路時，會避開電源導電孔與接地導電孔所設置的區域。

一般而言，當電源線與接地線的數量較多時，可避免因為壓降而降低電源完整性(power integrity)，導致對標準元件的供電不足。然而，電源線與接地線的數量越多，電源導電孔與接地導電孔需佔據的空間越多。因此，如何在不減少電源線與接地線的數量，以維持電源完整性的情況下，又避免縮減內連線信號線路所能設置的區域，仍為本領域所欲解決的其中一個重要議題。

本發明所要解決的技術問題在於，針對現有技術的不足提供一種積體電路裝置，以在不減少電源線與接地線數量的情況下，增加可佈設內連信號線路的空間。

為了解決上述的技術問題，本發明所採用的其中一技術方案是提供一種積體電路裝置，其包括多個標準元件以及電源分配網路。電源分配網路電性連接於多個標準元件，且包括頂部線路層、底部線路層以及第一導電路徑。頂部線路層包括沿著第一方向延伸且相鄰的第一頂部線路與第二頂部線路。底部線路層包括沿著第二方向延伸的第一底部線路，第一底部線路與所述第一頂部線路具有相同電位，且與第二頂部線路具有不同電位。第一導電路徑連接於第一頂部線路與第一底部線路之間，且至少包括第一上導電結構以及第一下導電結構。第一上導電結構位於第一頂部線路正下方。第一下導電結構是位於第二頂部線路正下方，且第一上導電結構與第一底部線路之間定義出信號線路預設區。

本發明的其中一有益效果在於，本發明所提供的積體電路裝置，其能通過“第一上導電結構位於第一頂部線路正下方，第一下導電結構是位於第二頂部線路正下方，且第一上導電結構與第一底部線路之間定義出一信號線路預設區”的技術方案，以在不降低電源完整性的條件下，增加信號線路預設區的範圍。

為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。

Z1,Z2:積體電路裝置

SC:標準元件

CR:核心區

CR1:第一子區域

CR2:第二子區域

SR,SR1:信號線路預設區

PR:接墊設置區

PR1~PR4:接墊

M1,M2:疊層結構

1:電源分配網路

10:頂部線路層

10G:頂部接地線路

10P:頂部電源線路

11:底部線路層

11G:底部接地線路

11P:底部電源線路

12,12’:第一導電路徑

121:第一上導電結構

122:第一線路轉接層

123:第一下導電結構

123a~123c:第一導電柱

124~125:第一內連線路層

13,13’:第二導電路徑

131:第二導電結構

131a~131d:第二導電柱

132~134:第二內連線路層

14:第三導電路徑

141:第三上導電結構

142:第三線路轉接層

15:第四導電路徑

151:第四導電結構

152:第四內連線路層

D1:第一方向

D2:第二方向

D3:第三方向

圖1為本發明第一實施例的積體電路裝置的俯視示意圖。

圖2為圖1在II區域的局部放大示意圖。

圖3為圖2的積體電路裝置的疊層結構的局部立體示意圖。

圖4為圖2中沿著線IV-IV的剖面示意圖。

圖5為圖2中沿著線V-V的剖面示意圖。

圖6為本發明另一實施例的疊層結構局部立體示意圖。

圖7為圖6中的疊層結構沿著線VII-VII的剖面示意圖。

圖8為圖6中的疊層結構沿著線VIII-VIII的剖面示意圖。

圖9為本發明第二實施例的積體電路裝置的俯視示意圖。

圖10為圖9在X區域的局部放大示意圖。

以下是通過特定的具體實施例來說明本發明所公開有關“積體電路裝置”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。

[第一實施例]

參閱圖1至圖3，圖1為本發明第一實施例的積體電路裝置的俯視示意圖，圖2為圖1在II區域的局部放大示意圖，圖3為圖2的積體電路裝置的疊層結構的局部立體示意圖。

本發明第一實施例提供一種積體電路裝置Z1。如圖1所示，積體電路裝置Z1具有一核心區CR以及圍繞核心區CR的接墊設置區PR。積體電路裝置Z1包括位於接墊設置區PR的多個接墊PR1~PR4。圖1所繪示的接墊PR1~PR4的數量以及排列僅作為示例，並非用於限制本發明。

多個接墊PR1~PR4圍繞核心區CR設置，並可被指定為不同的信號連接端，如：接入電壓端(VCC)、工作電壓端(VDD)或者公共接地端電壓(VSS)、電源、時脈信號端(clock)、位址信號端(address signals)等等。積體電路裝置Z1可通過多個接墊PR1~PR4電性連接於電路板或者另一電子元件。

另外，參照圖2以及圖3，積體電路裝置Z1包括多個標準元件SC以及電源分配網路1。多個標準元件SC與電源分配網路1是位於核心區CR內。

每一個標準元件SC可包括一系列電晶體與連線結構，以執行基本的邏輯運算。舉例而言，標準元件SC可以是邏輯閘，像是及閘(AND gate)、或閘(OR gate)、互斥或閘(XOR gate)、反閘(NOT gate)、反及閘(NAND gate)、反或閘(NOR gate)與反互斥或閘(XNOR gate)，以及組合邏輯電路像是多工器、正反器、加法器與計數器。

如圖2與圖3所示，電源分配網路1電性連接於多個標準元件SC，以對多個標準元件SC提供電力。進一步而言，如圖3所示，積體電路裝置Z1具有設置在多個標準元件SC上的疊層結構M1，疊層結構M1包括交替堆疊的多個線路圖案層與多個絕緣層(未標號)，以構成電源分配網路1以及用以使多個標準元件SC彼此電性連接的多個內連信號線路(圖未示)。多個內連信號線路可設置在圖2的信號線路預設區SR內，但為了方便說明本發明之技術特徵，圖2中並未繪示內連信號線路。另外，雖然圖3中所繪示的線路圖案層的數量為5層，但並不用以限制本發明。

如圖1至圖3所示，電源分配網路1包括頂部線路層10、底部線路層11、第一導電路徑12以及第二導電路徑13。

頂部線路層10為疊層結構M1的最頂層，且包括沿著第一方向D1延伸的第一頂部線路與第二頂部線路。第一頂部線路與第二頂部線路具有不同的電位。也就是說，當第一頂部線路為頂部接地線路10G時，第二頂部線路為頂部電源線路10P。當第一頂部線路為頂部電源線路10P時，第二頂部線路為頂部接地線路10G。在本實施例中，頂部接地線路10G被定義為第一頂部線路，而頂部電源線路10P被定義為第二頂部線路。

值得注意的是，圖1中顯示多條頂部接地線路10G(第一頂部線路)與多條頂部電源線路10P(第二頂部線路)，且多條頂部接地線路10G與多條頂部電源線路10P交替地排列。另外，在本實施例中，其中一條頂部接地線路10G與其相鄰的兩條頂部電源線路10P之間的距離不同。然而，在其他實施例中，多條頂部接地線路10G與多條頂部電源線路10P之間的線距(line pitch)都相同。另外，圖1中所繪示的頂部接地線路10G與頂部電源線路10P的數量以及排列方式已被簡化，以便於闡明本發明之精神。因此，頂部接地線路10G與頂部電源線路10P的數量以及排列方式可根據實際需求而調整，本發明並不限制。此外，為了便於說明，圖2中的標準元件SC的配置僅是作為示例。實際上，標準元件SC也可能被設置於頂部接地線路10G或者頂部電源線路10P下方，故本發明並不限制標準元件SC的配置方式。

請參照圖2以及圖3，底部線路層11包括沿著第二方向D2延伸的多條第一底部線路以及多條第二底部線路。第一底部線路與第二底部線路分別具有不同的電位。在本實施例中，底部接地線路11G被定義為第一底部線路，而底部電源線路11P被定義為第二底部線路。據此，第一底部線路(底部接地線路11G)的電位與第一頂部線路(頂部接地線路10G)的電位相同，但與第二頂部線路(頂部電源線路10P)的電位不同。

參照圖2，頂部線路層10的多條頂部接地線路10G與多條頂部電源線路10P的垂直投影，會與底部線路層11的多條底部接地線路11G(圖2繪示兩個為例)與多條底部電源線路11P(圖2繪示一個為例)彼此交錯。

請參照圖3，第一導電路徑12連接於頂部接地線路10G與底部接地線路11G之間，而第二導電路徑13是連接於頂部電源線路10P與底部電源線路11P之間。換言之，頂部接地線路10G與底部接地線路11G通過第一導電路徑12電性連接，而頂部電源線路10P與底部電源線路11P通過第二導電路徑13電性連接。

請參照圖2至圖4，其中圖4為圖2中沿著線IV-IV的剖面示意圖。第一導電路徑12至少包括一第一上導電結構121、第一線路轉接層122以及第一下導電結構123。第一上導電結構121連接於第一線路轉接層122與頂部接地線路10G之間。在本實施例中，頂部線路層10與第一線路轉接層122之間相隔一絕緣層，因此第一上導電結構121是穿過前述的絕緣層，而由頂部接地線路10G延伸至第一線路轉接層122。

第一上導電結構121由頂部線路層10延伸至第一線路轉接層122。在本實施例中，第一上導電結構121包括至少一導電柱，但本發明並不以此為限。在其他實施例中，第一線路轉接層122與頂部線路層10之間也可能相隔多層絕緣層。如此，第一上導電結構121包括多個相互連接的導電柱，以使頂部接地線路10G可通過第一上導電結構121而電性連接於第一線路轉接層122。另外，第一上導電結構121是位於頂部接地線路10G正下方。

第一線路轉接層122位於頂部線路層10與底部線路層11之間，並且在第二方向D2上，由頂部接地線路10G(第一頂部線路)下方延伸至相鄰的其中一條頂部電源線路10P(第二頂部線路)下方。據此，如圖3與圖4所示，兩相鄰的頂部接地線路10G與頂部電源線路10P的垂直投影都會部分地與第一線路轉接層122重疊。

第一下導電結構123連接於第一線路轉接層122與底部接地線路11G之間。請參照圖3以及圖4，第一線路轉接層122與底部線路層11之間相隔多層絕緣層。據此，第一下導電結構123包括多個第一導電柱123a~123c。另外，第一導電路徑12還包括多個分別位於不同階層的多個第一內連線路層124~125。多個第一導電柱123a~123c分別穿過不同的絕緣層，以串接第一線路轉接層122、多個第一內連線路層124~125以及對應的底部接地線路11G。

值得一提的是，如圖3與圖4所示，在本實施例中，第一下導電結構123是位於頂部電源線路10P正下方，而不是位於頂部接地線路10G正下方。也就是說，通過設置第一線路轉接層122，可使第一導電路徑12的第一上導電結構121與第一下導電結構123分別設置在相鄰的頂部接地線路10G(第一頂部線路)與頂部電源線路10P(第二頂部線路)下方。

請參照圖2、圖3以及圖5，其中圖5為圖2中沿著線V-V的剖面示意圖。另外，第二導電路徑13連接於頂部電源線路10P與底部電源線路11P之間。換言之，頂部電源線路10P通過第二導電路徑13電性連接於所述底部電源線路11P。

如圖3與圖5所示，第二導電路徑13包括一第二導電結構131以及多個分別位於不同階層的第二內連線路層132~134。第二導電結構131包括多個第二導電柱131a~131d，且多個第二導電柱131a~131d分別穿過不同的絕緣層，以串接頂部電源線路10P、多個第二內連線路層132~134以及底部電源線路11P。

在本實施例中，第二內連線路層132與第一線路轉接層122都是位於相同階層的導電層，且可在同一製程中完成。也就是說，若將頂部線路層10定義為第一階的導電層，本實施例的第一線路轉接層122是最靠近於頂部線路層10的第二階導電層，且第一線路轉接層122與頂部線路層10之間僅相隔一層絕緣層。然而，在其他實施例中，第一線路轉接層122也可以是第三階或第四階導電層，而與頂部線路層10之間相隔超過一層絕緣層或導電層。在這個情況下，第一上導電結構121會包括多個分別穿過多個絕緣層的導電柱，以使頂部接地線路10G可而電性連接於第一線路轉接層122。

另外，如圖3所示，第二內連線路層133與第一內連線路層124是位於相同階層的導電層，而另一個第二內連線路層134與第一內連線路層125是位於相同階層的導電層。

值得注意的是，參照圖3，在本實施例中，第二導電結構131(或第二導電路徑13)與第一下導電結構123都位於頂部電源線路10P正下方。也就是說，在疊層結構M1中，位於第一線路轉接層122以及頂部接地線路10G正下方的空間，並沒有被第一導電路徑12或者第二導電路徑13佔據，而可用於設置內連信號線路。

請參照圖2至圖5。在本發明實施例的疊層結構M1中，除了圖2所顯示的信號線路預設區SR之外，第一上導電結構121(或是第一線路轉接層122)與底部接地線路11G之間，還可定義出另一信號線路預設區SR1。因此，在本發明的積體電路裝置Z1中，可在不減少接地線路與電源線路的情況下，增加用來設置內連信號線路的區域(信號線路預設區SR、SR1)。也就是說，本發明實施例的積體電路裝置Z1可保持電源完整性，又可增加信號線路預設區SR1。

請參照圖6至圖8。圖6為本發明另一實施例的疊層結構局部立體示意圖。圖7為圖6中的疊層結構沿著線VII-VII的剖面示意圖。圖8為圖6中的疊層結構沿著線VIII-VIII的剖面示意圖。本實施例的疊層結構M2與第一實施例的疊層結構M1相同或相似的元件具有相同或相似的標號，且相同的部分不再贅述。

本實施例與第一實施例不同之處在於，頂部電源線路10P被定義為第一頂部線路，而頂部接地線路10G被定義為第二頂部線路。相似地，底部電源線路11P被定義為第一底部線路，而底部接地線路11G被定義為第二底部線路。

也就是說，在本實施例中，第一導電路徑12’是連接於頂部電源線路10P與底部電源線路11P。請參照圖6與圖7，第一導電路徑12’的第一上導電結構121是位於頂部電源線路10P正下方。另外，第一導電路徑12’的第一線路轉接層122是由頂部電源線路10P正下方延伸至頂部接地線路10G正下方。

第一導電路徑12’的第一下導電結構123不是位於頂部電源線路10P正下方。進一步而言，第一下導電結構123是位於頂部接地線路10G正下方。據此，第一線路轉接層122與底部電源線路11P之間定義出用以設置內連信號線路的信號線路預設區SR1，如圖7所示。

請參照圖6以及圖8，第二導電路徑13’是連接於頂部接地線路10G與底部接地線路11G。第二導電路徑13’包括第二導電結構131與多個第二導電柱131a~131d。在一實施例中，第二導電結構131是位於頂部接地線路10G正下方。也就是說，在本實施例中，通過使第一下導電結構123與第二導電結構131都位於頂部接地線路10G的下方，也可以擴大用於設置內連信號線路的區域。

[第二實施例]

請參照圖9以及圖10，圖9為本發明第二實施例的積體電路裝置的俯視示意圖。圖10為圖9在X區域的局部放大示意圖。本實施例的積體電路裝置Z2與第一實施例的積體電路裝置Z1相同的元件具有相同的標號，且相同的部分不再贅述。

如圖9所示，在本實施例的積體電路裝置Z2中，核心區CR可被至少區分為第一子區域CR1與第二子區域CR2。在本實施例中，核心區CR是沿著第二方向D2而被區分為位於下半部的第一子區域CR1與位於上半部的第二子區域CR2。據此，多條第一頂部線路與多條第二頂部線路由第一子區域CR1延伸至第二子區域CR2。在本實施例中，頂部接地線路10G被定義為第一頂部線路，而頂部電源線路10P被定義為第二頂部線路。另外，底部接地線路11G被定義為第一底部線路，而底部電源線路11P被定義為第二底部線路。

請參照圖10，位於第一子區域CR1內的頂部接地線路10G與底部接地線路11G通過第一導電路徑12電性連接。在第一子區域CR1內的第一導電路徑12的詳細結構可參照圖3以及圖4。第一導電路徑12的第一上導電結構121是位於頂部接地線路10G與底部接地線路11G之間的區域，並連接於第一線路轉接層122。另外，第一下導電結構123(可配合參考圖3)是位於頂部電源線路10P與底部接地線路11G之間區域。

也就是說，位於第一子區域CR1中的多個第一下導電結構123不會位於頂部接地線路10G正下方。進一步而言，在第一子區域CR1中，多個第一下導電結構123與第二導電結構131都是位於頂部電源線路10P正下方。如此，在第一子區域CR1中，信號線路預設區SR1是位於第一線路轉接層122以及頂部接地線路10G正下方(可參照圖4)。

在第二子區域CR2中，電源分配網路1可包括一第三導電路徑14與一第四導電路徑15。第三導電路徑14連接於頂部電源線路10P(第二頂部線路)與底部電源線路11P(第二底部線路)之間。第三導電路徑14的結構與圖7所示的第一導電路徑12’的結構相似，也就是包括第三上導電結構141、第三線路轉接層142以及第三下導電結構(圖未示)。在一實施例中，第三下導電結構與圖7所繪示的第一下導電結構123具有相同的功能以及相似的結構，在此不再贅述。

如圖10所示，第三導電路徑14的第三上導電結構141是位於頂部電源線路10P正下方，並連接於頂部電源線路10P與第三線路轉接層142之間。第三線路轉接層142是沿著第二方向D2，由頂部電源線路10P下方延伸至頂部接地線路10G下方。第三下導電結構連接於第三線路轉接層142與底部電源線路11P之間，但並非位於頂部電源線路10P正下方。

第四導電路徑15連接於頂部接地線路10G(第一頂部線路)與底部接地線路11G(第一底部線路)之間。第四導電路徑15的結構與圖8所示的第二導電路徑13’的結構相似。在第二子區域CR2中，第四導電路徑15與第三下導電結構共同位於頂部接地線路10G(第一頂部線路)正下方。

據此，第三上導電結構141與底部電源線路11P(第二底部線路)之間可定義出另一信號線路預設區SR1。也就是說，在本實施例中，在第一子區域CR1內的信號線路預設區SR1是位於頂部接地線路10G下方，而在第二子區域CR2內的信號線路預設區SR1是位於頂部電源線路10P下方。

在另一實施例中，也可以沿著第一方向D1將核心區CR區分為位於左半部的第一子區域CR1與位於右半部的第二子區域CR2。因此，本發明並不限制子區域的數量以及範圍。在其他實施例中，核心區CR也可以被區分為多個面積與形狀不同子區域。根據內連信號線路的設計需求，不同子區域內的頂部接地線路10G可選擇通過第一導電路徑12或者是第四導電路徑15與底部接地線路11G電性連接。相似地，在不同子區域內的頂部電源線路10P可選擇通過第三導電路徑14或者是第二導電路徑13與底部電源線路11P電性連接。

當頂部接地線路10G通過第一導電路徑12與底部接地線路11G電性連接，且頂部電源線路10P通過第二導電路徑13與底部電源線路11P電性連接時，信號線路預設區SR1會位於頂部接地線路10G正下方，如圖10在第一子區域CR1的俯視示意圖。

當頂部接地線路10G通過第四導電路徑15與底部接地線路11G電性連接，且頂部電源線路10P通過第三導電路徑14與底部電源線路11P電性連接時，信號線路預設區SR1會位於頂部電源線路10P正下方，如圖10在第二子區域CR2的俯視示意圖。

[實施例的有益效果]

本發明的其中一有益效果在於，本發明所提供的積體電路裝置Z1,Z2，其能通過“第一上導電結構121位於第一頂部線路正下方，第一下導電結構123是位於第二頂部線路正下方，且第一上導電結構121與第一底部線路之間定義出信號線路預設區SR1”的技術方案，以在不降低電源完整性的條件下，增加信號線路預設區SR、SR1的範圍。

更進一步來說，第一導電路徑12,12’還包括第一線路轉接層122，第一線路轉接層122位於頂部線路層10與底部線路層11之間，並由第一頂部線路下方延伸至相鄰的第二頂部線路下方，可使第一下導電結構123被設置在第二頂部線路正下方。如此，可使信號線路預設區SR、SR1的範圍增加，而可提升內連信號線路設計以及製作的便利性。

以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

M1:疊層結構