JP5006640B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5006640B2
JP5006640B2 JP2006346753A JP2006346753A JP5006640B2 JP 5006640 B2 JP5006640 B2 JP 5006640B2 JP 2006346753 A JP2006346753 A JP 2006346753A JP 2006346753 A JP2006346753 A JP 2006346753A JP 5006640 B2 JP5006640 B2 JP 5006640B2
Authority
JP
Japan
Prior art keywords
chip
terminal
memory
terminals
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006346753A
Other languages
English (en)
Other versions
JP2008159815A5 (ja
JP2008159815A (ja
Inventor
仁志 佐藤
英俊 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006346753A priority Critical patent/JP5006640B2/ja
Priority to KR1020070133021A priority patent/KR20080059047A/ko
Priority to US11/962,212 priority patent/US20080153203A1/en
Priority to CNA2007103006847A priority patent/CN101207053A/zh
Priority to TW096149165A priority patent/TW200828474A/zh
Publication of JP2008159815A publication Critical patent/JP2008159815A/ja
Publication of JP2008159815A5 publication Critical patent/JP2008159815A5/ja
Application granted granted Critical
Publication of JP5006640B2 publication Critical patent/JP5006640B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は半導体装置の製造方法に関する。
ＡＳＩＣチップとＡＳＩＣチップ用のメモリチップとを回路基板に搭載する場合、ＡＳＩＣチップを回路基板に接続して搭載し、ＡＳＩＣチップ上にメモリチップを積層して搭載した半導体装置が知られている（特開２００５−２５１９５３）。
特開２００５−２５１９５３
ところで、１種類のＡＳＩＣチップに対して、複数の異なるメモリチップを用いる場合がある。メモリチップも回路基板上の所定の端子にワイヤにより電気的に接続する必要があるが、異なるメモリチップの場合、一般的に回路基板上の端子の位置が異なってくることから、従来、異なるメモリチップごとにそれぞれ回路基板を設計しなければならず、厄介であると共にコスト高となるという課題があった。
例えば、図１５（ａ）、図１６（ａ）、図１７（ａ）に示すように、メモリチップ１、２、３ではその端子配列が微妙に異なっている。この場合に、図１５（ｂ）、図１６（ｂ）、図１７（ｂ）に示すように、各基板４、５、６は、メモリチップ１、２、３の端子配列に合わせた端子配列を有する専用の回路基板４、５、６をそれぞれ設計し、製造しなければならない。なお、図１５（ｃ）、図１６（ｃ）、図１７（ｃ）は各メモリチップを各基板に搭載した平面図、図１５（ｄ）、図１６（ｄ）、図１７（ｄ）はその正面図であり、８はＡＳＩＣチップである。
また、図１８（ａ）〜図１８（ｄ）に、同じ容量のメモリチップ１０、１０をＡＳＩＣチップ８上に２段に重ねて搭載する例を示すが、このように、回路基板１２に、複数のメモリチップ１０を重ねて積層する場合に、重ねるメモリチップ１０の枚数ごとに、それぞれ専用の端子を作りこんだ回路基板１２を設計し、用意しなければならなかった。なお、９は絶縁体からなるスペーサである。
なお、図１８（ｂ）に示す回路基板１２は、１個のメモリチップを搭載することにも対応できるように設計できるが、複数個までのメモリチップを搭載できるようにするためには、あらかじめ最大数のメモリチップに対応できる端子配列を備えた回路基板を用意する必要がある。しかし、回路基板は、一般的に多層で複雑な構造を有するものであるので、設計、製造が容易でなく、コスト高となる課題がある。
本発明は、上記課題を解決すべくなされたものであり、その目的とするところは、共通の回路基板を用いることができ、コストの低減化が図れる半導体装置の製造方法を提供するにある。
本発明は次の構成を備える。
すなわち、１種類のＡＳＩＣチップと、該ＡＳＩＣチップ用の複数の異なるメモリチップのそれぞれとを回路基板に搭載する半導体装置の製造方法において、前記ＡＳＩＣチップが搭載可能な共通の回路基板を用意し、前記複数の異なるメモリチップがそれぞれ搭載可能で、該各メモリチップの端子との間がワイヤで接続可能なメモリチップ用端子と、前記回路基板上の端子との間がワイヤで接続可能な外部接続端子とを有する配線パターンが形成された各メモリチップごとの台座ターミナルチップを用意し、前記ＡＳＩＣチップと前記異なるメモリチップの組ごとに、前記共通の回路基板上に、前記ＡＳＩＣチップをフリップチップ接続して搭載し、搭載される前記メモリチップに対応する前記台座ターミナルチップを選択して、該台座ターミナルチップを前記ＡＳＩＣチップ上に固定し、該台座ターミナルチップ上に、該台座ターミナルチップに対応する前記メモリチップを搭載し、該メモリチップの端子と対応する台座ターミナルチップのメモリチップ用端子とをワイヤにて電気的に接続し、前記台座ターミナルチップの外部接続端子と前記各回路基板の端子とをワイヤで電気的に接続することを特徴とする。
また本発明は、１種類のＡＳＩＣチップと、該ＡＳＩＣチップ用の複数の同一のもしくは異なるメモリチップとを回路基板に搭載する半導体装置の製造方法において、前記ＡＳＩＣチップが搭載可能な共通の回路基板を用意し、前記複数のメモリチップのうちの任意の数のメモリチップが搭載可能で、該各メモリチップの端子との間がワイヤで接続可能なメモリチップ用端子と、前記回路基板上の端子との間がワイヤで接続可能な外部接続端子とを有する配線パターンが形成された共通の台座ターミナルチップを用意し、前記共通の回路基板上に、前記ＡＳＩＣチップをフリップチップ接続して搭載し、該ＡＳＩＣチップ上に前記台座ターミナルチップを固定し、該台座ターミナルチップ上に、任意の数の前記メモリチップを搭載し、該メモリチップの端子と対応する台座ターミナルチップのメモリチップ用端子とをワイヤにて電気的に接続し、前記台座ターミナルチップの外部接続端子と前記各回路基板の端子とをワイヤで電気的に接続することを特徴とする。
また、１種類のＡＳＩＣチップに対して、複数のメモリチップが存在し、該複数のメモリチップを前記台座ターミナルチップ上にスペーサを介在させて積層して搭載することを特徴とする。
また、１種類のＡＳＩＣチップに対して、複数のメモリチップが存在し、該複数のメモリチップを前記台座ターミナルチップ上に併設して搭載することを特徴とする。
本発明によれば、設計、製造にコストのかかる回路基板を共通のものにし、設計、製造が容易で、コストの比較的かからない台座ターミナルチップ側に、複数のメモリチップに対応する共通の、あるいは個別の配線パターンを設けるようにしたので、製造コストの低減化が図れる半導体装置を提供できる。
以下本発明における最良の実施の形態を添付図面に基づいて詳細に説明する。
図１〜図３は第１の実施の形態を示す。
本実施の形態は、一種類のＡＳＩＣチップ２０に対して、３種類のメモリチップ２１、２２、２３をそれぞれ搭載する場合の例である。各メモリチップ２１、２２、２３はその端子２１ａ、２２ａ、２３ａの位置にずれがある。すなわち、本例では、メモリチップ２２の端子２２ａの位置に対して、メモリチップ２１の端子２１ａは相対的に左側に、またメモリチップ２３の端子２３ａは相対的に右側にずれている。
このような場合、従来においては、それぞれのメモリチップに対応する端子位置に設計した回路基板を個別に用意していた。
しかし、本実施の形態では、端子２５ａの位置を共通にした共通の回路基板２５を用いる（図４）。
そして、本実施の形態では、図１（ｂ）、図２（ｂ）、図３（ｂ）に示すように、異なるメモリチップ２１、２２、２３がそれぞれ搭載可能で、該各メモリチップ２１、２２、２３の端子２１ａ、２２ａ、２３ａとの間がワイヤで接続可能なメモリチップ用端子２６ａ、２７ａ、２８ａと、回路基板２５上の端子２５ａとの間がワイヤで接続可能な外部接続端子２６ｂ、２７ｂ、２８ｂとを有する配線パターン２６、２７、２８が形成された各メモリチップごとの台座ターミナルチップ２９、３０、３１を用意する。
各台座ターミナルチップ２９、３０、３１におけるメモリチップ用端子２６ａ、２７ａ、２８ａは、搭載する各メモリチップ２１，２２、２３の端子２１ａ、２２ａ、２３ａとワイヤにて接続しやすい、例えば、両端子が直近となる位置に設ける。同様に、各台座ターミナルチップ２９、３０、３１における外部接続用端子２６ｂ、２７ｂ、２８ｂは、回路基板２５の端子２５ａとワイヤにて接続しやすい、例えば、両端子が直近となる位置に設けるとよい。
各配線パターン２６、２７、２８は、それぞれ端子２６ａと２６ｂとの間、端子２７ａと２７ｂとの間、端子２８ａと２８ｂとの間が接続されるように、台座ターミナルチップ２９、３０、３１に形成される。
各台座ターミナルチップ２９、３０、３１は、各端子を備える配線パターン２６、２７、２８を形成するのみであるから、その設計も製造も容易で、かつ安価に行える。すなわち、各台座ターミナルチップ２９、３０、３１は、多層の回路基板２５をそれぞれ個別に形成するのと比して、設計も製造も容易で、かつ極めて安価に製造できる。この台座ターミナルチップ２９、３０、３１はシリコンウェーハを用いて作製することができる。
上記のように、回路基板２５は共通のものとし、各メモリチップ２１、２２、２３が搭載可能な台座ターミナルチップ２９、３０、３１をそれぞれ個別に用意するのである。
そして、ＡＳＩＣチップ２０と異なるメモリチップ２１、２２、２３の組ごとに、共通の回路基板２５を用いて、それぞれ回路基板２５上に、ＡＳＩＣチップ２０をフリップチップ接続して搭載し、このＡＳＩＣチップ２０上に、それぞれ台座ターミナルチップ２９、３０、３１を接着剤を用いて固定し、台座ターミナルチップ２９、３０、３１上に、それぞれ対応するメモリチップ２１、２２、２３を接着剤を用いて固定する。
次いで、メモリチップ２１、２２、２３の端子２１ａ、２２ａ，２３ａと対応する台座ターミナルチップ２９、３０、３１のメモリチップ用端子２６ａ、２７ａ、２８ａとをワイヤ３３にてそれぞれ電気的に接続し、台座ターミナルチップ２９、３０、３１の外部接続端子２６ｂ、２７ｂ、２８ｂと各回路基板２５の端子２５ａとをワイヤ３５でそれぞれ電気的に接続して半導体装置３７に完成する（図１（ｃ）、（ｄ）、図２（ｃ）、（ｄ）、図３（ｃ）、（ｄ））。なお、ＡＳＩＣチップ２０、メモリチップ、ワイヤ３３、３５は封止樹脂（図示せず）にて封止するとよい。
図５〜図９は第２の実施の形態を示す。
本実施の形態は、ＡＳＩＣチップ２０に比して小型の複数、例えば４個までのメモリチップを搭載する場合の例である。従来は、メモリチップを１個、２個、３個、あるいは４個搭載する場合、それぞれ１個用、２個用、３個用、４個用の回路基板を別途設計、製造していた。
本実施の形態では、あらかじめ搭載するメモリチップの数がわかっている場合に、その最小数から最大数のメモリチップに対応できる端子２５ａの配列を有する共通の回路基板２５を予め設計し、作製しておく（図６）。
本例では、４個までのメモリチップ４０、４１、４２、４３（図５）に対応できる回路基板２５とした。なお、メモリチップ４０〜４３は、同一のものでも異なるものでもよい。
また、本実施の形態では、複数の、例えば４個までのメモリチップ４０〜４３を搭載できる共通の台座ターミナルチップ４５を用意する（図７）。この台座ターミナルチップ４５には、搭載される最大４個のメモリチップと電気的に接続される配線パターン４６が形成されている。
例えば、図７のエリアＡ、Ｂ、Ｃ、Ｄはメモリチップ４０、４１、４２、４３がそれぞれ搭載されるエリアであり、その周りに、メモリチップ４０、４１、４２、４３の端子４０ａ、４１ａ、４２ａ、４３ａとワイヤ３３にてそれぞれ接続可能なメモリチップ用端子４６ａが所要の配列で形成されている。
また、各メモリチップ用端子４６ａと接続する外部接続用端子４６ｂが、台座ターミナルチップ４５の縁辺に所要配列で形成されている。これら両端子４６ａ、４６ｂは、配線パターン４６により引き回すことで、所要位置に所要配列で形成できる。
外部接続用端子４６ｂは、ワイヤ３５により回路基板２５の端子２５ａと接続可能な配列となっている。
隣接するメモリチップは、バスラインなど、いくつかは共用できるので、台座ターミナルチップ４５上の共通の配線（例えば４６ｃ）上に、隣接するメモリチップの共通の端子がワイヤ３３にて接続されるメモリチップ用端子４６ａ、４６ａを２つ形成し、これを１つの外部接続用端子４６ｂに接続するようにして、配線パターン４６を形成するようにしている。図７の例では、隣接するメモリチップ間で、３本の共通の配線４６ｃが形成されている。台座ターミナルチップ４５は、やはり半導体ウェーハを用いて容易に作製できる。
上記のように回路基板２５と台座ターミナルチップ４５とを準備する。
まず回路基板２５上にＡＳＩＣチップ２０をフリップチップ接続して搭載する。
ＡＳＩＣチップ２０上に接着剤により台座ターミナルチップ４５を固定する。
そして、台座ターミナルチップ上に、所要数のメモリチップ（図示の例では４個）を所用の位置に接着剤を用いて固定し、メモリチップの端子と台座ターミナルチップ４５のメモリチップ用端子４６ａとをワイヤ３３で電気的に接続し、台座ターミナルチップ４５の外部接続用端子４６ｂと回路基板２５の端子２５ａとをワイヤ３５で電気的に接続し、半導体装置３７に完成する（図８：平面図、図９：正面図）。なお、ＡＳＩＣチップ２０、メモリチップ、ワイヤ３３、３５は封止樹脂（図示せず）にて封止するとよい。
図１０〜図１４は第３の実施の形態を示す。
本実施の形態は、１種類のＡＳＩＣチップ２０に対して、同一のメモリチップ５０（図１０）を複数搭載する場合の例である。同一のメモリチップ５０であるから、その端子５０ａの位置、機能も全て同一である。本例では２個までのメモリチップ５０を搭載する場合で説明する。
本実施の形態でも、共通の端子２５ａを有する回路基板２５を用意する（図１１）。
この場合の端子２５ａの配列は、１つのメモリチップ５０を搭載する場合と同一の配列でよい。
また、本実施の形態でも、複数個までのメモリチップを搭載できる、共通の台座ターミナルチップ５２を用意し、この台座ターミナルチップ５２上に複数のメモリチップ５０をスペーサ５１を介在させて積層して搭載するようにしている。
図１２は、２個までのメモリチップ５０を搭載できる共通の台座ターミナルチップ５２を示す。この台座ターミナルチップ５２には、配線パターン５４が形成され、この配線パターン５４には、搭載するメモリチップ５０の端子５０ａからワイヤ３３で接続可能なメモリチップ用端子５４ａが形成され、さらにこのメモリチップ用端子５４ａと接続し、回路基板２５の端子２５ａとワイヤ３５により接続される外部接続用端子５４ｂが形成されている。外部接続用端子５４ｂは、台座ターミナルチップ５２の縁辺に、回路基板２５の端子２５ａと同配列で形成されている。
本実施の形態では、同一の２個までのメモリチップ５０が積層して搭載される。メモリチップ５０が２個の場合、上下のメモリチップ５０において、同一の性質の端子５０ａが同一の位置にくる。そこで、図１２に示すように、台座ターミナルチップ５２上の共通の配線（例えば５４ｃ）上に、上下のメモリチップ５０の共通の端子５０ａがワイヤ３３にて接続されるメモリチップ用端子５４ａ、５４ａを２つ形成し、これを１つの外部接続用端子５０ｂに接続するようにして、配線パターン５４を形成するようにしている。
上記のように回路基板２５と台座ターミナルチップ５２とを準備する。
まず回路基板２５上にＡＳＩＣチップ２０をフリップチップ接続して搭載する。
ＡＳＩＣチップ２０上に接着剤により台座ターミナルチップ５２を固定する。
そして、台座ターミナルチップ５２上に、１段めのメモリチップ５０を接着剤を用いて固定し、メモリチップ５０の端子５０ａと台座ターミナルチップ５２のメモリチップ用端子５４ａとをワイヤ３３で電気的に接続する。
次に、１段目のメモリチップ５０上に２段目のメモリチップ５０をスペーサ５１を介在させて接着剤により固定し、この２段目のメモリチップ５０の端子５０ａと台座ターミナルチップ５２のメモリチップ用端子５４ａとをワイヤ３３で電気的に接続する。
次いで、台座ターミナルチップ５２の外部接続用端子５４ｂと回路基板２５の端子２５ａとをワイヤ３５で電気的に接続し、半導体装置３７に完成する（図１３：平面図、図１４：正面図）。なお、ＡＳＩＣチップ２０、メモリチップ、ワイヤ３３、３５は封止樹脂（図示せず）にて封止するとよい。
メモリチップ５０が１個の場合には、もちろん１段目のメモリチップ５０を搭載するだけとなる。
なお、上記実施の形態では、同一のメモリチップ５０を２個まで重ねて搭載するようにしたが、３個以上の複数個までのメモリチップ５０をスペーサを介在させて重ねて搭載するようにしてもよい。この場合、共通の配線５４ｃに、その複数個のメモリチップ５０の端子５０ａをワイヤ３３で接続可能な複数個のメモリチップ用端子５４ａを形成するようにする。
なお、必ずしも同一のメモリチップを重ねて搭載するのでなく、複数の異なるメモリチップを重ねて搭載するようにすることもできる。この場合、台座ターミナルチップ５２には、当該複数のメモリチップを全部搭載可能な配線パターン（図示せず）を形成しておくことはもちろんである。
第１の実施の形態におけるメモリチップの搭載例を示す説明図である。 第１の実施の形態におけるメモリチップの他の搭載例を示す説明図である。 第１の実施の形態におけるメモリチップのさらに他の搭載例を示す説明図である。 第１の実施の形態における回路基板の説明図である。 第２の実施の形態におけるメモリチップの説明図である。 第２の実施の形態における回路基板の説明図である。 第２の実施の形態における台座ターミナルチップの説明図である。 第２の実施の形態における半導体装置の平面図である。 第２の実施の形態における半導体装置の正面図である。 第３の実施の形態におけるメモリチップの説明図である。 第３の実施の形態における回路基板の説明図である。 第３の実施の形態における台座ターミナルチップの説明図である。 第３の実施の形態における半導体装置の平面図である。 第３の実施の形態における半導体装置の正面図である。 従来の半導体装置におけるメモリチップの搭載例を示す説明図である。 従来の半導体装置におけるメモリチップの他の搭載例を示す説明図である。 従来の半導体装置におけるメモリチップのさらに他の搭載例を示す説明図である。 従来の半導体装置におけるメモリチップのまたさらに他の搭載例を示す説明図である。
符号の説明
２０ ＡＳＩＣチップ
２１〜２３ メモリチップ
２１ａ〜２３ａ 端子
２５ 回路基板
２５ａ 端子
２６〜２８ 配線パターン
２６ａ〜２８ａ メモリチップ用端子
２６ｂ〜２８ｂ 外部接続用端子
２９〜３１ 台座ターミナルチップ
３３、３５ ワイヤ
３７ 半導体装置
４０〜４３ メモリチップ
４０ａ〜４３ａ 端子
４５ 台座ターミナルチップ
４６ 配線パターン
４６ａ メモリチップ用端子
４６ｂ 外部接続用端子
５０ メモリチップ
５０ａ 端子
５２ 台座ターミナルチップ
５４ 配線パターン
５４ａ メモリチップ用端子
５４ｂ 外部接続用端子

Claims (4)

  1. １種類のＡＳＩＣチップと、該ＡＳＩＣチップ用の複数の異なるメモリチップのそれぞれとを回路基板に搭載する半導体装置の製造方法において、
    前記ＡＳＩＣチップが搭載可能な共通の回路基板を用意し、
    前記複数の異なるメモリチップがそれぞれ搭載可能で、該各メモリチップの端子との間がワイヤで接続可能なメモリチップ用端子と、前記回路基板上の端子との間がワイヤで接続可能な外部接続端子とを有する配線パターンが形成された各メモリチップごとの台座ターミナルチップを用意し、
    前記ＡＳＩＣチップと前記異なるメモリチップの組ごとに、
    前記共通の回路基板上に、前記ＡＳＩＣチップをフリップチップ接続して搭載し、
    搭載される前記メモリチップに対応する前記台座ターミナルチップを選択して、該台座ターミナルチップを前記ＡＳＩＣチップ上に固定し、
    該台座ターミナルチップ上に、該台座ターミナルチップに対応する前記メモリチップを搭載し、
    該メモリチップの端子と対応する台座ターミナルチップのメモリチップ用端子とをワイヤにて電気的に接続し、
    前記台座ターミナルチップの外部接続端子と前記各回路基板の端子とをワイヤで電気的に接続することを特徴とする半導体装置の製造方法。
  2. １種類のＡＳＩＣチップと、該ＡＳＩＣチップ用の複数の同一のもしくは異なるメモリチップとを回路基板に搭載する半導体装置の製造方法において、
    前記ＡＳＩＣチップが搭載可能な共通の回路基板を用意し、
    前記複数のメモリチップのうちの任意の数のメモリチップが搭載可能で、該各メモリチップの端子との間がワイヤで接続可能なメモリチップ用端子と、前記回路基板上の端子との間がワイヤで接続可能な外部接続端子とを有する配線パターンが形成された共通の台座ターミナルチップを用意し、
    前記共通の回路基板上に、前記ＡＳＩＣチップをフリップチップ接続して搭載し、
    該ＡＳＩＣチップ上に前記台座ターミナルチップを固定し、
    該台座ターミナルチップ上に、任意の数の前記メモリチップを搭載し、
    該メモリチップの端子と対応する台座ターミナルチップのメモリチップ用端子とをワイヤにて電気的に接続し、
    前記台座ターミナルチップの外部接続端子と前記各回路基板の端子とをワイヤで電気的に接続することを特徴とする半導体装置の製造方法。
  3. １種類のＡＳＩＣチップに対して、複数のメモリチップが存在し、該複数のメモリチップを前記台座ターミナルチップ上にスペーサを介在させて積層して搭載することを特徴とする請求項２記載の半導体装置の製造方法。
  4. １種類のＡＳＩＣチップに対して、複数のメモリチップが存在し、該複数のメモリチップを前記台座ターミナルチップ上に併設して搭載することを特徴とする請求項２記載の半導体装置の製造方法。
JP2006346753A 2006-12-22 2006-12-22 半導体装置の製造方法 Active JP5006640B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006346753A JP5006640B2 (ja) 2006-12-22 2006-12-22 半導体装置の製造方法
KR1020070133021A KR20080059047A (ko) 2006-12-22 2007-12-18 반도체 장치의 제조 방법
US11/962,212 US20080153203A1 (en) 2006-12-22 2007-12-21 Semiconductor device manufacturing method
CNA2007103006847A CN101207053A (zh) 2006-12-22 2007-12-21 半导体器件制造方法
TW096149165A TW200828474A (en) 2006-12-22 2007-12-21 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006346753A JP5006640B2 (ja) 2006-12-22 2006-12-22 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2008159815A JP2008159815A (ja) 2008-07-10
JP2008159815A5 JP2008159815A5 (ja) 2009-11-19
JP5006640B2 true JP5006640B2 (ja) 2012-08-22

Family

ID=39543426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006346753A Active JP5006640B2 (ja) 2006-12-22 2006-12-22 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20080153203A1 (ja)
JP (1) JP5006640B2 (ja)
KR (1) KR20080059047A (ja)
CN (1) CN101207053A (ja)
TW (1) TW200828474A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194143A (ja) * 2008-02-14 2009-08-27 Elpida Memory Inc 半導体装置
JP5297992B2 (ja) 2009-12-15 2013-09-25 ルネサスエレクトロニクス株式会社 外部記憶装置
KR20120056018A (ko) * 2010-11-24 2012-06-01 삼성전자주식회사 범프들과 테스트 패드들이 십자 모양으로 배열되는 반도체 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725657B2 (ja) * 1995-10-25 1998-03-11 日本電気株式会社 半導体装置およびその製造方法
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
US8089142B2 (en) * 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
JP4580671B2 (ja) * 2004-03-29 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置
JP4703300B2 (ja) * 2005-07-20 2011-06-15 富士通セミコンダクター株式会社 中継基板及び当該中継基板を備えた半導体装置
KR100761860B1 (ko) * 2006-09-20 2007-09-28 삼성전자주식회사 와이어 본딩 모니터링이 가능한 인터포저 칩을 갖는 적층반도체 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
US20080153203A1 (en) 2008-06-26
CN101207053A (zh) 2008-06-25
JP2008159815A (ja) 2008-07-10
KR20080059047A (ko) 2008-06-26
TW200828474A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
CN108389516B (zh) 异形显示屏及显示装置
TWI459301B (zh) 堆疊模組、包含該堆疊模組的卡以及包含該堆疊模組的系統
JP5006640B2 (ja) 半導体装置の製造方法
JP4543755B2 (ja) 半導体集積回路
US8283765B2 (en) Semiconductor chip and stacked semiconductor package having the same
JP2003100947A (ja) 半導体装置及び半導体装置モジュール
JP2008182062A (ja) 半導体装置
CN106340495A (zh) 基底结构
US20110233772A1 (en) Semiconductor element and semiconductor device using the same
US20080079149A1 (en) Circuit board arrangement and method for producing a circuit board arrangement
JP5792083B2 (ja) 部品実装基板
JP2008159815A5 (ja)
JP2002368185A5 (ja)
JP2005123569A (ja) ウエハの印刷配線基板への実装方法
US20110074042A1 (en) Electronic device
JP2001185648A (ja) 半導体装置
JP5874552B2 (ja) 接合部材
JP6449132B2 (ja) 信号処理装置
JP2011151065A (ja) 半導体集積回路
JP2008010550A (ja) 半導体装置
JP2005285295A (ja) 半導体装置
JP2002100732A (ja) 容量素子形成方法
KR101362713B1 (ko) 반도체 패키지
JP4229086B2 (ja) 半導体装置
JP2015046265A (ja) 半導体ソケット及び半導体モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5006640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150