CN106340495A - 基底结构 - Google Patents

基底结构 Download PDF

Info

Publication number
CN106340495A
CN106340495A CN201610534795.3A CN201610534795A CN106340495A CN 106340495 A CN106340495 A CN 106340495A CN 201610534795 A CN201610534795 A CN 201610534795A CN 106340495 A CN106340495 A CN 106340495A
Authority
CN
China
Prior art keywords
region
cell substrates
base substrate
spacing
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610534795.3A
Other languages
English (en)
Other versions
CN106340495B (zh
Inventor
金裕德
赵京淳
李璱基
朴多熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106340495A publication Critical patent/CN106340495A/zh
Application granted granted Critical
Publication of CN106340495B publication Critical patent/CN106340495B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

公开了一种基底结构，所述基底结构可以包括：基础基底；多个单元基底区域，按一行或更多行和一列或更多列布置在基础基底上且彼此隔开；虚设基底区域，位于单元基底区域之间。在行方向或列方向上，单元基底区域之中的两个相邻的第一单元基底区域的中心点之间的第一间距和单元基底区域之中的两个相邻的第二单元基底区域的中心点之间的第二间距彼此不同。

Description

基底结构
本申请要求于2015年7月10日提交到韩国知识产权局的第10-2015-0098409号韩国专利申请的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种基底结构，更具体地，涉及一种在诸如半导体封装件或半导体芯片的电子组件的制造中使用的基底结构。
背景技术
诸如印刷电路板(PCB)或晶片的基底结构可以通过将其划分成多个单元基底区域来使用。半导体芯片安装在PCB的每个单元基底区域中，可以对其执行诸如引线键合工艺、成型工艺和焊料附着工艺的各种工艺来制造半导体封装件。关于晶片，可以对晶片上的单元基底区域上执行晶体管形成工艺、电容器形成工艺和布线工艺等来制造半导体芯片。
当在基底结构上制造半导体封装件或半导体芯片时，由于半导体封装件或半导体芯片的各自元件之间的热膨胀系数(CET)的不同而会造成基底结构的翘曲(其指基底结构的弯曲)。
发明内容
本公开提供一种能够减少翘曲且包括多个单元基底区域的基底结构。
本公开还提供了一种制造包括单元基底区域的半导体器件的方法。
根据示例实施例，提供了一种基底结构，其包括：基础基底；多个单元基底区域，按一行或更多行和一列或更多列布置在基础基底上且彼此隔开；虚设基底区域，在单元基底区域之间，其中，在行方向或列方向上，单元基底区域之中的两个相邻的第一单元基底区域的中心点之间的第一间距和单元基底区域之中的两个相邻的第二单元基底区域的中心点之间的第二间距彼此不同。
单元基底区域在行方向和列方向中的至少一个方向上对齐，由单元基底区域形成的多个带在行方向和列方向的至少一个方向上彼此隔开，其中，单元基底区域的中心点之间的间距根据带而不同。
所述多个带中的单元基底区域的中心点之间的间距可以具有第一间距和比第一间距大的第二间距，第一间距可以在至少第一带中重复，第二间距可以在至少第二带中重复。
在带中的至少一个中，单元基底区域的中心点之间的间距可以在行方向和列方向中的至少一个方向上不同。在带中的至少一个中，基础基底的边缘部分中的两个相邻的单元基底区域的中心点之间的间距可以比基础基底的中心部分中的两个相邻的单元基底区域的中心点之间的间距大。
在带中的至少一个中，单元基底区域的中心点之间的间距可以从基础基底的中心部分到边缘部分顺序地增大。在带中的至少一个中，单元基底区域的中心点之间的间距可以从基础基底的中心线到边缘线增大。
单元基底区域可以在行方向和列方向中的至少一个方向上对齐，由单元基底区域形成的多个带可以在行方向和列方向中的至少一个方向上彼此隔开，其中，基础基底的边缘部分中的两个相邻的单元基底区域的中心点之间的间距比基础基底的中心部分中的两个相邻的单元基底区域的中心点之间的间距小。
在带中的至少一个中，单元基底区域的中心点之间的间距可以从基础基底的中心部分到边缘部分顺序地减小。
在带中的至少一个中，单元基底区域的中心点之间的间距可以从基础基底的中心线到边缘线减小。
基础基底可以是印刷电路板、晶片或引线框架。
多个槽可以在行方向和列方向中的至少一个方向上形成在虚设基底区域中。槽的宽度可以在行方向和列方向的至少一个方向上彼此不同。
基础基底可以是印刷电路板(PCB)，单元基底区域可以均包括其上安装有芯片的芯片安装区域，虚设基底区域可以均包括用于形成单独半导体器件的切割区域。
根据示例实施例，提供了基底结构，该基底结构包括：基础基底；多个单元基底区域，按一行或更多行和一列或更多列布置在基础基底上且彼此隔开；虚设基底区域，在单元基底区域之间，其中，由单元基底区域形成的多个带在行方向和列方向中的至少一个方向上彼此隔开，其中，在行方向或列方向上，单元基底区域之中的两个相邻的第一单元基底区域之间的第一距离和单元基底区域之中的两个相邻的第二单元基底区域之间的第二距离彼此不同。
多个带组中的单元基底区域的中心点之间的间距可以具有第一间距和比第一间距大的第二间距，第一间距可以在包括至少两个带的至少第一带组中重复，第二间距可以在包括至少两个带的至少第二带组中重复。
在带组中的至少一个中，基础基底的边缘部分中的两个相邻的单元基底区域的中心点之间的间距可以比基础基底的中心部分中的两个相邻的单元基底区域的中心点之间的间距大。
在带组中的至少一个中，单元基底区域的中心点之间的间距可以从基础基底的中心线到边缘线增大。
在带组中的至少一个中，基础基底的边缘部分中的两个相邻的单元基底区域的中心点之间的间距可以比基础基底的中心部分中的两个相邻的单元基底区域的中心点之间的间距小。
在带组中的至少一个中，单元基底区域的中心点之间的间距可以从基础基底的中心部分到边缘部分顺序地减小。
根据示例实施例，提供了基底结构，该基底结构包括：基础基底；多个单元基底区域，按行方向和列方向中的至少一个方向上置在基础基底上且彼此隔开；虚设基底区域，在单元基底区域之间，其中，单元基底区域分组为位于基础基底的一部分中的单元基底区域组中的至少一个，包括在单元基底区域组中的两个相邻的单元基底区域的中心点之间的间距与未包括在单元基底区域组中的两个相邻的单元基底区域的中心点之间的间距不同。
单元基底区域组可以在行方向和列方向中的至少一个方向上彼此隔开。单元基底区域的中心点之间的间距可以根据单元基底区域组而不同。
单元基底区域组可以在基础基底的中心部分中。单元基底区域组可以位于基础基底的角处。
单元基底区域可以布置在沿行方向和列方向中的至少一个方向对齐的多个带中，单元基底区域组可以设置在所述多个带中的任何一个的一部分中。单元基底区域可以布置在沿行方向和列方向中的至少一个方向对齐的多个带中，单元基底区域组可以设置在所述多个带中的至少一个中。
单元基底区域组可以设置在所述多个带中，单元基底区域的中心点之间的间距可以根据在所述多个带中的单元基底区域组而不同。
根据示例实施例，提供了基底结构，该基底结构包括：基础基底；多个带，在基础基底上沿行方向和列方向中的至少一个方向对齐且彼此隔开，其中，所述多个带均包括第一部分和第二部分以及在基础基底上彼此隔开的多个单元基底区域，其中，第一部分的两个相邻的单元基底区域的中心点之间的第一间距和第二部分的两个相邻的单元基底区域的中心点之间的第二间距彼此不同。
在带中的至少一个中，基础基底的边缘部分中的两个相邻的单元基底区域的中心点之间的间距可以比基础基底的中心部分中的两个相邻的单元基底区域的中心点之间的间距大。在带中的至少一个中，单元基底区域的中心点之间的间距可以从基础基底的中心部分到边缘部分顺序地增大。
在带中的至少一个中，基础基底的边缘部分中两个相邻的单元基底区域的中心点之间的间距可以比基础基底的中心部分中两个相邻的单元基底区域的中心点之间的间距小。在带中的至少一个中，单元基底区域的中心点之间的间距可以从基础基底的中心部分到边缘部分顺序地减小。
虚设基底区域可以设置在带之间。单元基底区域可以均包括其上安装有芯片的芯片安装区域，虚设基底区域可以包括用于形成单独半导体器件的切割区域。
根据示例实施例，提供了制造半导体器件的方法，该方法包括：提供具有以行和列的阵列形成的多个芯片安装区域的基础基底；在相应的多个芯片安装区域上安装多个半导体芯片，使得在第一方向上相邻的两个第一半导体芯片在第一方向上隔开第一距离，并且在第一方向上相邻的两个第二半导体芯片在第一方向上隔开比第一距离大的第二距离；切割两个第一半导体芯片之间的基础基底；切割两个第二半导体芯片之间的基础基底。
附图说明
从以下结合附图的详细描述将更加清楚地理解本公开的示例性实施例，在附图中：
图1是根据发明构思的示例性实施例的基底结构的局部平面图；
图2是根据发明构思的示例性实施例的基底结构的局部平面图；
图3是根据发明构思的示例性实施例的基底结构的局部平面图；
图4是根据发明构思的示例性实施例的基底结构的局部平面图；
图5是根据发明构思的示例性实施例的基底结构的局部平面图；
图6是根据发明构思的示例性实施例的基底结构的局部平面图；
图7是根据发明构思的示例性实施例的基底结构的局部平面图；
图8是根据发明构思的示例性实施例的基底结构的局部平面图；
图9是根据发明构思的示例性实施例的基底结构的局部平面图；
图10和图11是根据发明构思的示例性实施例的基底结构的局部平面图；
图12是根据发明构思的示例性实施例的基底结构的局部平面图；
图13是根据发明构思的示例性实施例的基底结构的局部平面图；
图14是根据发明构思的示例性实施例的基底结构的局部平面图；
图15是根据发明构思的示例性实施例的基底结构的局部平面图；
图16是根据发明构思的示例性实施例的基底结构的局部平面图；
图17是示出了根据发明构思的示例性实施例的利用基底结构制造的基底模块的局部透视图；
图18是示出了根据发明构思的示例性实施例的利用基底结构制造的基底模块的局部透视图；
图19是示出了根据发明构思的示例性实施例的通过利用基底结构制造的半导体封装件的剖视图；
图20是示出了根据发明构思的示例性实施例的包括利用基底结构制造的半导体封装件的半导体模块的示意性平面图；
图21是示出了根据发明构思的示例性实施例的利用基底结构制造的卡的示意图；
图22是示出了根据发明构思的示例性实施例的包括利用基底结构制造的半导体封装件的电子电路基底的示意性框图；
图23是示出了根据发明构思的示例性实施例的利用基底结构制造的电子系统的示意性框图；
图24是示出了根据发明构思的示例性实施例的包括利用基底结构制造的半导体封装件的电子系统的示意图；
图25是示出了根据发明构思的示例性实施例的利用基底结构制造的移动电话的示意性透视图；以及
图26是根据示例实施例的制造半导体器件的流程图。
具体实施方式
现在将参照示出公开的示例性实施例的附图对本公开进行更加充分地描述。然而，发明构思可以以许多不同的形式实施且不应该被解释为限制于在这里阐述的实施例。在附图中，为了清晰，夸大了层的厚度或尺寸。
在本说明书中，当诸如膜、层、区域或基底的构成元件“在”另一构成元件“上”或者“连接”到或“结合”到另一构成元件时，其不仅可以被解释为该构成元件直接在所述另一构成元件上或者直接连接到或直接结合到所述另一构成元件，而且可以被解释为该构成元件通过置于该构成元件和所述另一构成元件之间的其它构成元件中的至少一个而在所述另一构成元件上或者连接到或结合到所述另一构成元件。另一方面，当诸如膜、层、区域或基底的构成元件“直接在”另一构成元件“上”或者“直接连接”到或“直接结合”到另一构成元件或者如“接触”另一元件时，其可以被解释为没有置于其间的其它构成元件。贯穿说明书，同样的附图标记表示同样的元件。
在本说明书中，使用诸如“第一”、“第二”等的术语来描述各种构件、组件、区域、层和/或部分。然而，明显的是，所述构件、组件、区域、层和/或部分不应受这些术语的限定。除非另有指示，否则这些术语仅用来将一个构件、组件、区域、层或部分与另一个构件、组件、区域、层或部分区分开。因此，在不脱离本公开的教导的情况下，将要描述的第一构件、组件、区域、层或部分也可以称作第二构件、组件、区域、层或部分。
另外，诸如“在……上”或“在……上方”以及“在……下面”或“在……下方”的相对术语可以用来描述如附图中所示的元件之间的关系。这些相对术语可以被理解为包括除了所描述的在附图中示出的方向之外的不同方向。例如，当元件在附图中翻转时，描述为在其它元件的下表面上的元件形成在所述其它元件的上表面上。因此，术语“在……上”仅取决于预定的方向且可以包括“下”和“上”两个方向。如果装置以不同的方向来定向(例如，相对于另一方向旋转90度的方向)，那么将基于所述另一方向来解释对相关术语的描述。
在这里使用的术语是仅为了描述具体实施例的目的，而不意图限制示例实施例。如这里使用的，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该/所述”也意图包括复数形式。还将理解的是，术语“包括”、“包含”及其变型用在该说明书中时，表明存在陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其它的特征、整体、步骤、操作、元件、组件和/或它们的组。
在附图中，例如，根据制造技术和/或公差，可以改变示出元件的形状。因此，发明构思不应被解释为受限于在这里阐述的实施例，而应该包括例如由在制造过程中引起的形状上的变化。
除非另有定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与示例性实施例所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非在这里明确如此定义，否则诸如在通用字典中定义的术语应该解释为具有与相关领域的上下文中的含义一致的含义，将不会以理想的或过于形式化的含义来进行解释。
而且，如果可能，那么每幅附图中的相同的或同样的附图标记表示相同的或同样的组件。在一些附图中，仅呈现元件和线的连接以有效地解释技术内容，而元件和线的连接还可以包括其它元件或电路块。
下面描述的本公开的实施例可以如它们中的一个来实施，另外，下面描述的实施例可以通过将实施例中的至少两个进行组合来实施。因此，本公开不被解释为受限于任何一个示例性实施例。
如在这里使用的，术语“和/或”包括相关所列项的一个或更多个的任何组合和所有组合。诸如“……中的至少一个(种)”的表述位于一列元件之后时，修饰整列的元件，而不是修饰该列中的个别元件。
图1是根据发明构思的示例性实施例的基底结构100的局部平面图。
基底结构100可以包括基础基底102、单元基底区域104a和104b以及虚设基底区域106。基础基底102可以是例如印刷电路板(PCB)、晶片或引线框架。在本示例性实施例中，PCB将被描述为基础基底102。在下文中，单元基底区域中的每个可以具有相同的尺寸。
基础基底102可以根据电路图案层数分为单侧基础基底、双侧基础基底或多层基础基底。对于单侧基础基底，电路图案层形成在基底主体的一个表面上。对于双侧基础基底，电路图案层形成在基底主体的两侧中的每侧上。对于多层基础基底，利用绝缘层绝缘的多个电路图案层形成在基底主体中。通过在通过将酚醛树脂或环氧玻璃(或FR-4)树脂压缩到预定厚度而获得的基底主体上按铜箔图案形成电路图案层来形成基础基底102。
多个单元基底区域104a和104b可以布置在基础基底102上。单元基底区域104a和104b可以包括半导体芯片安装在其中的芯片安装区域。在一些实施例中，单元基底区域104a和104b的每个的尺寸可以彼此相等。虚设基底区域106可以设置在单元基底区域104a和104b之间。虚设基底区域106是不安装半导体芯片的区域，并且可以包括用来形成单独的半导体芯片的切割区域。电路图案层可以形成在虚设基底区域106的一部分上。
单元基底区域104a和104b可以在行方向(X方向)和列方向(Y方向)上布置在基础基底102上并且可以彼此隔开。R1至Rn(n为整数)单元基底区域104a和104b可以设置在列方向上，C1至Cn(n为整数)单元基底区域104a和104b可以设置在行方向上。虽然图1示出了行(即R1至Rn)数和列(即C1至Cn)数相等，但在其它实施例中，行数和列数可以彼此不同。单元基底区域104a和104b的数量可以根据需要来设定。
单元基底区域104a和104b可以布置在沿行方向和列方向中的至少一个方向对齐的多个带STR1至STRn(n为整数)中。沿着行方向和列方向中的一个对齐的单元基底区域104a和104b可以称作带。带STR1至STRn(n为整数)可以在行方向和列方向中的至少一个上彼此隔开，例如在列方向上彼此隔开。
带STR1至STRn中的每个可以在行方向和列方向中的一个上对齐，例如，如图1所示在行方向上对齐。在其它示例中，多个带STR1至STRn(n为整数)可以布置在行方向和列方向中的一个上，例如布置在列方向上。在本说明书中，对齐可以表示单元基底区域104a和104b或者带STR1至STRn(n为整数)在行方向和列方向中的至少一个上对齐。
在一些实施例中，基础基底102可以被切割成带，例如被切割成一个或更多个带，然后可以对以容易处理的带为单位的基础基底102执行半导体芯片安装工艺、成型工艺或焊料附着工艺等。
如这里使用的，半导体器件可以指各种形式，诸如半导体芯片、存储器件、一个或更多个逻辑器件、封装件或它们的组合。半导体芯片、存储芯片或逻辑芯片可以由晶片形成。半导体器件可以包括封装件，该封装件可以包括一个或更多个堆叠在封装基底上的芯片或包括多个封装件的堆叠封装器件。
如在这里使用的，电子器件可以指这些器件中的一种，也可以包括具有这些器件的产品，诸如存储卡、存储模块、包括附加组件的硬盘驱动器、移动电话、膝上型电脑、平板电脑、台式电脑、摄像机、服务器或其它消费电子器件。
为了在行方向上容易地切割基础基底102，单独的带STR1至STRn(n为整数)在图1中在行方向上对齐。
各带STR1至STRn(n为整数)的两个相邻的单元基底区域104a和104b的中心点之间的间距P1和P2可以不同。在奇数带STR1、……、STRn-1中布置的两个相邻的单元基底区域104a的中心点之间的间距可以是间距P1，且两个相邻的单元基底区域104a之间的距离可以是距离S1。在偶数带STR2、……、STRn中布置的两个相邻的单元基底区域104b的中心点之间的间距可以是比间距P1大的间距P2，且两个相邻的单元基底区域104b之间的距离S2可以比距离S1大。间距P1和比间距P1大的间距P2可以在多个带的两个相邻的单元基底区域的中心点之间在列方向和行方向中的至少一个上重复，例如在列方向上重复。
带STR1至STRn(n为整数)可以在列方向和行方向中的至少一个上(例如在行方向上)划分成中心部分CP和边缘部分EP。另外，基础基底102可以在列方向和行方向中的至少一个上(例如在行方向上)划分成中心部分CP和边缘部分EP。在示例实施例中，基础基底102的中心部分CP可以指包括在行方向上相对于并邻近基础基底102的中心线对称设置的一个或更多个单元基底区域104a和104b的部分。基础基底102的边缘部分EP的每个可以指包括在行方向上设置在基础基底102的一条端线和基础基底102的中心部分CP之间的一个或更多个单元基底区域104a和104b的部分。基础基底102的中心线可以位于单元基底区域104a和104b的部分上或位于虚设基底区域106的一部分上。在图1中，在带STR1至STRn(n为整数)和基础基底102的中心部分CP和边缘部分EP中的两个相邻单元基底区域104a和104b的中心点之间的间距可以等于间距P1(或间距P2)。
如上所述，如间距P1和P2的不同间距可以根据带STR1至STRn(n为整数)而设定在两个相邻的单元基底区域104a的中心点之间和两个相邻单元基底区域104b的中心点之间。因此，在基底结构100中，当执行半导体芯片形成工艺或诸如引线键合工艺、成型工艺或焊料附着工艺的其它各种后续工艺时，可以调整位于基础基底102或带STR1至STRn(n为整数)上的单元基底区域104a和104b的热膨胀系数的差异。
例如，当在基底结构100上形成成型层时，成型层的热膨胀率(或收缩率)可以根据单元基底区域104a之间的间距P1和单元基底区域104b之间的间距P2而改变。在基底结构100上的在间距P2中的成型层的收缩率可以比在间距P1中的成型层的收缩率大。成型层的收缩率可以根据成型层的材料的特性而改变。因此，可以通过调整形成在单元基底区域104a之间的间距P1和单元基底区域104b之间的间距P2不同的基底结构100上的成型层的热膨胀率(收缩率)来减少基础基底102或带STR1至STRn(n为整数)的翘曲。
图2是示出了根据发明构思的示例性实施例的基底结构150的局部平面图。
除了多个带STR1至STRn(n为整数)布置在行方向上且带STR1至STRn(n为整数)中的每个在列方向上对齐之外，基底结构150可以与图1的基底结构100相同。因此，上面所提供的参照图1的描述将在下面省略或简化。
基底结构150可以包括基础基底152、单元基底区域154a和154b以及虚设基底区域156。基础基底152可以对应于图1中的基础基底102。单元基底区域154a和154b可以对应于图1的单元基底区域104a和104b。例如，单元基底区域154a和154b中的每个的尺寸可以彼此相等。虚设基底区域156可以对应于图1中的虚设基底区域106。
单元基底区域154a和154b可以在行方向(X方向)和列方向(Y方向)上布置在基础基底152上，并且可以彼此隔开。R1至Rn(n为整数)单元基底区域154a和154b可以设置在列方向上，C1至Cn(n为整数)单元基底区域154a和154b可以设置在行方向上。虽然图2示出了行(即R1至Rn)数和列(即C1至Cn)数相等，但在其它实施例中，行数和列数可以彼此不同。单元基底区域154a和154b的数量可以根据需要来设定。
单元基底区域154a和154b可以布置在沿行方向和列方向中的至少一个对齐的多个带STR1至STRn(n为整数)中。沿着行方向和列方向中的一个方向延伸的单元基底区域154a和154b可以被称作带。带STR1至STRn(n为整数)可以在行方向和列方向中的至少一个方向上彼此隔开，例如在行方向上彼此隔开。
在图2中，带STR1至STRn中的每个(STR1至STRn中的一个，n为整数)在行方向和列方向中的一个方向上对齐，例如，在列方向上对齐。
基础基底152可以以带为单位切割成例如一个或更多个带，然后可以对以容易处理的带为单位的基础基底152执行半导体芯片安装工艺、成型工艺或焊料附着工艺等。为了在列方向上容易地切割基础基底152，单独的带STR1至STRn(n为整数)在图2中在列方向上对齐。
各带STR1至STRn(n为整数)的两个相邻的单元基底区域154a和154b的中心点之间的间距P3和P4可以不同。在奇数带STR1至STRn-1中布置的两个相邻的单元基底区域154a的中心点之间的间距可以是间距P3，且两个相邻的单元基底区域154a之间的距离可以是距离S3。在偶数带STR2至STRn中布置的两个相邻的单元基底区域154b的中心点之间的间距可以是比间距P3大的间距P4，且两个相邻的单元基底区域154b之间的距离S4可以比距离S3大。第一值(间距P3)和比第一值(间距P3)大的第二值(间距P4)的间距可以在多个带的两个相邻的单元基底区域的中心点之间在列方向和行方向中的至少一个上重复，例如在行方向上重复。
带STR1至STRn(n为整数)可以在列方向和行方向中的至少一个上(例如，在列方向上)划分成中心部分CP和边缘部分EP。另外，基础基底152可以在列方向和行方向中的至少一个(例如，在列方向上)上划分成中心部分CP和边缘部分EP。在示例实施例中，基础基底152的中心部分CP可以指包括在列方向上相对于并邻近基础基底152的中心线对称设置的一个或更多个单元基底区域154a和154b的部分。基础基底152的边缘部分EP的每个可以指包括在列方向上设置在基础基底152的一条端线和基础基底152的中心部分CP之间的一个或更多个单元基底区域154a和154b的部分。基础基底152的中心线可以位于单元基底区域154a和154b的部分上或位于虚设基底区域156的一部分上。在图2中，在带STR1至STRn(n为整数)和基础基底152的中心部分CP和边缘部分EP中的两个相邻的单元基底区域的中心点之间的间距可以等于间距P3(或间距P4)。
如上所述，如间距P3和P4的不同间距可以根据相应的带STR1至STRn(n为整数)而设定在两个相邻的单元基底区域154a的中心点之间和两个相邻单元基底区域154b的中心点之间。因此，根据基底结构150，可以通过调整位于基础基底152或带STR1至STRn(n为整数)上的单元基底区域154a和154b的热膨胀系数的差异来减少或防止基础基底152或带STR1至STRn(n为整数)的翘曲。
图3是示出了根据发明构思的示例性实施例的基底结构200的局部平面图。
除了多个带组STRG1至STRGm(m为整数)的单元基底区域的不同距离S5a和S5b之外，基底结构200可以与图1的基底结构100相同。因此，上面所提供的参照图1的描述将在下面省略或简化。
基底结构200可以包括基础基底202、单元基底区域204a和204b以及虚设基底区域206。基础基底202可以对应于图1中的基础基底102。单元基底区域204a和204b可以对应于图1中的104a和104b。例如，单元基底区域204a和204b中的每个的尺寸可以彼此相等。虚设基底区域206可以对应于图1中的虚设基底区域106。
单元基底区域204a和204b可以设置在基础基底202上。单元基底区域204a和204b可以在行方向(X方向)和列方向(Y方向)上布置在基础基底202上，且可以彼此隔开。R1至Rn(n为整数)单元基底区域204a和204b可以设置在列方向上，C1至Cn(n为整数)单元基底区域204a和204b可以在设置行方向上。虽然图3示出了行(即R1至Rn)数和列(即C1至Cn)数相等，但在其它实施例中，行数和列数可以彼此不同。单元基底区域204a和204b的数量可以根据需要来设定。
单元基底区域204a和204b可以布置在沿行方向和列方向中的至少一个对齐的多个带STR1至STRn(n为整数)中。另外，多个带STR1至STRn(n为整数)可以分组为带组STRG1至STRGm(m为整数)。带STR1至STRn(n为整数)和带组STRG1至STRGm(m为整数)均可以在行方向和列方向中的至少一个方向上彼此隔开，例如，在列方向上彼此隔开。
带STR1至STRn(n为整数)中的每个和带组STRG1至STRGm(m为整数)中的每个可以在行方向和列方向中的一个方向上对齐，例如，如图3中所示在行方向上对齐。然而，多个带STR1至STRn(n为整数)和带组STRG1至STRGm(m为整数)可以布置在列方向上。
各带组STRG1至STRGm的两个相邻的单元基底区域204a和204b的中心点之间的间距P5a和P5b可以不同。在奇数带组STRG1至STRGm-1中布置的两个相邻的单元基底区域204a的中心点之间的间距可以是间距P5a，且两个相邻的单元基底区域204a之间的距离可以是距离S5a。在偶数带组STR2至STRGm中布置的两个相邻的单元基底区域204b的中心点之间的间距可以是比间距P5a大的间距P5b，且两个相邻的单元基底区域204b之间的距离S5b可以比距离S5a大。第一值(例如，间距P5a)和比第一值大的第二值(例如，间距P5b)的间距可以在多个带组STRG1至STRGm(m为整数)的两个相邻的单元基底区域的中心点之间在列方向和行方向中的至少一个方向上重复，例如在列方向上重复。
带组STRG1至STRGm(m为整数)可以在列方向和行方向中的至少一个方向上(例如，在行方向上)划分成中心部分CP和边缘部分EP。另外，基础基底202可以在列方向和行方向中的至少一个方向上(例如，在行方向上)划分成中心部分CP和边缘部分EP。在示例实施例中，基础基底202的中心部分CP可以指包括在行方向上相对于并邻近基础基底202的中心线对称设置的一个或更多个单元基底区域204a和204b的部分。基础基底202的边缘部分EP的每个可以指包括在行方向上设置在基础基底202的一条端线和基础基底202的中心部分CP之间的一个或更多个单元基底区域204a和204b的部分。基础基底202的中心线可以位于单元基底区域204a和204b的部分上或位于虚设基底区域206的一部分上。在图3中，在带组STRG1至STRGm(m为整数)和基础基底202的中心部分CP和边缘部分EP中的两个相邻的单元基底区域的中心点之间的间距可以等于间距P5a(或间距P5b)。
如上所述，如间距P5a和P5b的不同间距可以根据相应的带组STRG1至STRGm(m为整数)而设定在两个相邻的单元基底区域204a的中心点之间和两个相邻单元基底区域204b的中心点之间。因此，可以通过调整位于基础基底202、带STR1至STRn(n为整数)和带组STRG1至STRGm(m为整数)上的单元基底区域204a和204b的热膨胀系数的差异来减少或防止基础基底202、带STR1至STRn(n为整数)和带组STRG1至STRGm(m为整数)的翘曲。
图4是示出了根据发明构思的示例性实施例的基底结构250的局部平面图。
除了在带STR1或STR2或者带组STRG中的单元基底区域的不同间距P6和P7之外，基底250可以与图1和图3的基底结构100和200相同。因此，上面所提供的参照图1和图3的描述将在下面省略或简化。
基底结构250可以包括基础基底252、单元基底区域254a和254b以及虚设基底区域256。基础基底252可以对应于图1和图3中的基础基底102和202。单元基底区域254a和254b可以对应于图1和图3中的单元基底区域104a、104b、204a和204b。虚设基底区域256可以对应于图1和图3中的虚设基底区域106和206。
多个单元基底区域254a和254b可以设置在基础基底252上。单元基底区域254a和254b可以在行方向(X方向)和列方向(Y方向)上布置在基础基底252上，并且可以彼此隔开。单元基底区域254a和254b可以布置在沿行方向和列方向中的至少一个方向(例如，沿行方向)对齐的多个带STR1和STR2中。另外，多个带STR1和STR2可以分组为带组STRG。
在图4中，带中的每个(带STR1和STR2中的一个)和带组STRG在行方向和列方向中的一个上对齐，例如，在行方向上对齐，并且多个带SRT1和STR2设置在行方向和列方向中的一个方向上，例如设置在列方向上。在图4中，为了方便示出了一个带组STRG。
带STR1和STR2以及带组STRG可以在列方向和行方向中的至少一个方向上(例如，在行方向上)划分成中心部分CP和边缘部分EP。另外，基础基底252可以在列方向和行方向中的至少一个方向上(例如，在行方向上)划分成中心部分CP和边缘部分EP。在示例实施例中，基础基底252的中心部分CP可以指包括在行方向上相对于并邻近基础基底252的中心线对称设置的一个或更多个单元基底区域254a的部分。基础基底252的边缘部分EP的每个可以指包括在行方向上设置在基础基底252的一条端线和基础基底252的中心部分CP之间的一个或更多个单元基底区域254b的部分。基础基底252的中心线可以位于单元基底区域254a的部分上或位于虚设基底区域256的一部分上。
根据带(例如，带STR1和STR2中的一个)或带组STRG的部分，在两个相邻的单元基底区域254a的中心点之间的间距P6和在两个相邻单元基底区域254b的中心点之间的间距P7可以在行方向和列方向中的一个方向上不同，例如，在行方向上不同。例如，在带(例如，带STR1和STR2中的一个)或带组STRG中，在位于基础基底252的边缘部分EP中的两个相邻的单元基底区域254b的中心点之间的间距P7可以大于在位于基础基底252的中心部分CP中的两个相邻的单元基底区域254a的中心点之间的间距P6。
例如，在带(例如，带STR1和STR2中的一个)或带组STRG中，在位于基础基底252的中心部分CP中的两个相邻的单元基底区域254a的中心点之间的间距可以是间距P6，并且在两个相邻的单元基底区域254a之间的距离可以是距离S6。此外，在带(例如，带STR1和STR2中的一个)或带组STRG中，在位于基础基底252的边缘部分EP中的两个相邻的单元基底区域254b的中心点之间的间距可以是比间距P6大的间距P7，并且在两个相邻的单元基底区域254b之间的距离可以是比距离S6大的距离S7。
如上所述，在基底结构250中，如间距P6和P7的不同间距可以根据一个带(例如，带STR1和STR2中的一个)或一个带组STRG而在列方向和行方向中的至少一个上(例如，在行方向上)设定在两个相邻的单元基底区域254a和254b的中心点之间。
因此，根据基底结构250，通过在执行后续工艺时调整位于基础基底252、带STR1和STR2以及带组STRG上的单元基底区域254a和254b的热膨胀系数的差异，可以减少或防止基础基底252、带STR1和STR2以及带组STRG的翘曲。
图5是示出了根据发明构思的示例性实施例的基底结构300的局部平面图。
除了单元基底区域的间距P6和P7根据带STR1或STR2或者带组STRG的部分而顺序地改变之外，基底结构300可以与图1、图3和图4中的基底结构100、200和250相同。因此，上面所提供的参照图1、图3和图4的描述将在下面省略或简化。
基底结构300可以包括基础基底302、单元基底区域304a和304b以及虚设基底区域306。基础基底302可以对应于图1、图3和图4中的基础基底102、202和252。单元基底区域304a和304b可以对应于图1、图3和图4中的104a、104b、204a、204b、254a和254b。虚设基底区域306可以对应于图1、图3和图4中的虚设基底区域106、206和256。
多个单元基底区域304a和304b可以设置在基础基底302上。单元基底区域304a和304b可以在行方向(X方向)和列方向(Y方向)上布置在基础基底302上，并且可以彼此隔开。单元基底区域304a和304b可以布置在沿行方向和列方向中的至少一个方向(例如，沿行方向)对齐的多个带STR1和STR2中。另外，多个带STR1和STR2可以分组为带组STRG。
在图5中，带中的每个(带STR1和STR2中的一个)和带组STRG在行方向和列方向中的一个方向上对齐，例如，在行方向上对齐，并且多个带SRT1和STR2设置在行方向和列方向中的一个方向上，例如，设置在列方向上。在图5中，为了方便示出了一个带组STRG。
带STR1和STR2以及带组STRG可以在列方向和行方向中的至少一个方向上(例如，在行方向上)划分成中心部分CP和边缘部分EP。另外，基础基底302可以在列方向和行方向中的至少一个方向上(例如，在行方向上)划分成中心部分CP和边缘部分EP。在示例实施例中，基础基底302的中心部分CP可以指包括在行方向上相对于并邻近基础基底302的中心线对称设置的一个或更多个单元基底区域304a的部分。基础基底302的边缘部分EP的每个可以指包括在行方向上设置在基础基底302的一条端线和基础基底302的中心部分CP之间的一个或更多个单元基底区域304b的部分。基础基底302的中心线可以位于单元基底区域304a的部分上或位于虚设基底区域306的一部分上。
根据带(例如，带STR1和STR2中的一个)或带组STRG的部分，在两个相邻的单元基底区域304a和304b的中心点之间的间距P6、P6.1、P6.9和P7可以在行方向和列方向中的一个上不同，例如，在行方向上不同。例如，在带(例如，带STR1和STR2中的一个)或带组STRG中，间距尺寸可以从基础基底302的中心部分CP到每个边缘部分EP增大。例如，间距P6<P6.1<P6.9<P7。
例如，在带(例如，带STR1和STR2中的一个)或带组STRG中，在位于基础基底302的中心部分CP中的两个相邻的单元基底区域304a的中心点之间的间距可以是间距P6以及在间距P6的左侧和右侧的间距P6.1，并且在两个相邻单元基底区域304a之间的距离可以是距离S6以及在距离S6的左侧和右侧的距离S6.1。此外，在带(例如，带STR1和STR2中的一个)或带组STRG中，在位于基础基底302的每个边缘部分EP中的两个相邻的单元基底区域304b的中心点之间的间距可以是比间距P6和P6.1大的间距P6.9以及在间距P6.9的左侧和右侧的间距P7，并且在两个相邻的单元基底区域304b之间的距离可以是距离S6.9以及在距离S6.9的左侧和右侧的距离S7。
如上所述，在基底结构300中，使间距从间距P6至间距P7顺序地增大可以根据一个带(例如，带STR1和STR2中的一个)或一个带组STRG的部分而在列方向和行方向中的至少一个方向上(例如，在行方向上)设定在两个相邻的单元基底区域304a和304b的中心点之间。
因此，根据基底结构300，通过在执行后续工艺时调整位于基础基底302、带STR1和STR2以及带组STRG上的单元基底区域304a和304b的热膨胀系数的差异，可以减少或防止基础基底302、带STR1和STR2以及带组STRG的翘曲。
图6是示出了根据发明构思的示例性实施例的基底结构350的局部平面图。
除了两个相邻的单元基底区域354a和354b的间距P8和P9根据带STR1或STR2或者带组STRG的部分而不同之外，基底结构350可以与图1和图3中的基底结构100和200相同。因此，上面所提供的参照图1和图3的描述将在下面省略或简化。
基底结构350可以包括基础基底352、单元基底区域354a和354b以及虚设基底区域356。基础基底352可以对应于图1和图3中的基础基底102和202。单元基底区域354a和354b可以对应于图1和图3中的104a、104b、204a和204b。虚设基底区域356可以对应于图1和图3中的虚设基底区域106和206。
多个单元基底区域354a和354b可以设置在基础基底352上。单元基底区域354a和354b可以在行方向(X方向)和列方向(Y方向)上布置在基础基底352上，并且可以彼此隔开。单元基底区域354a和354b可以在行方向和列方向中的至少一个方向上(例如，在行方向上)布置在多个带STR1和STR2中。另外，多个带STR1和STR2可以分组为带组STRG。
在图6中，带中的每个(带STR1和STR2中的一个)和带组STRG在行方向和列方向中的一个方向上对齐，例如，在行方向上对齐，并且多个带SRT1和STR2设置在行方向和列方向中的一个方向上，例如设置在列方向上。在图6中，为了方便示出了一个带组STRG。
带STR1和STR2以及带组STRG可以在列方向和行方向中的至少一个方向上(例如，在行方向上)划分成中心部分CP和边缘部分EP。另外，基础基底352可以在列方向和行方向中的至少一个方向上(例如，在行方向上)划分成中心部分CP和边缘部分EP。在示例实施例中，基础基底352的中心部分CP可以指包括在行方向上相对于并邻近基础基底352的中心线对称设置的一个或更多个单元基底区域354a的部分。基础基底352的边缘部分EP中的每个可以指包括在行方向上设置在基础基底352的一条端线和基础基底352的中心部分CP之间的一个或更多个单元基底区域354b的部分。基础基底352的中心线可以位于单元基底区域354a的部分上或位于虚设基底区域356的一部分上。
在两个相邻的单元基底区域354a和354b的中心点之间的间距P8和P9可以在行方向和列方向中的一个方向上(例如，在行方向上)根据一个带(例如，带STR1和STR2中的一个)或一个带组STRG的部分而不同。例如，在一个带(例如，带STR1和STR2中的一个)或一个带组STRG中的相邻的单元基底区域354a和354b的中心点之间的间距P8和P9在基础基底352的每个边缘部分中可以比在基础基底352的中心部分CP中小。
例如，一个带(例如，带STR1和STR2中的一个)和一个带组STRG的中心部分CP中的两个相邻的单元基底区域354a的中心点之间的间距可以是间距P9，并且在两个相邻的单元基底区域354a之间的距离可以是距离S9。在一个带(带STR1和STR2中的一个)或一个带组STRG中布置的每个边缘部分EP中的两个相邻的单元基底区域354b的中心点之间的间距可以是比间距P9小的间距P8，并且在两个相邻的单元基底区域354b之间的距离S8可以比距离S9小。
如上所述，在基底结构350中，如间距P8和P9的不同间距可以根据一个带(例如，带STR1和STR2中的一个)和一个带组STRG的部分而在列方向和行方向中的至少一个方向上(例如，在行方向上)设定在两个相邻的单元基底区域354a和354b的中心点之间。
因此，根据基底结构350，通过在执行后续工艺时调整位于基础基底352、带STR1和STR2以及带组STRG上的单元基底区域354a和354b的热膨胀系数的差异，可以减少或防止基础基底352、带STR1和STR2以及带组STRG的翘曲。
图7是示出了根据发明构思的示例性实施例的基底结构400的局部平面图。
除了在带STR1或STR2中或者在带组STRG中的单元基底区域的间距P8至P9根据带STR1或STR2或者带组STRG的部分顺序地改变之外，基底结构400可以与图1、图3和图6中的基底结构100、200和350相同。因此，上面所提供的参照图1、图3和图6的描述将在下面省略或简化。
基底结构400可以包括基础基底402、单元基底区域404a和404b以及虚设基底区域406。基础基底402可以对应于图1、图3和图6中的基础基底102、202和352。单元基底区域404a和404b可以对应于图1、图3和图6中的104a、104b、204a、204b、354a和354b。虚设基底区域406可以对应于图1、图3和图6中的虚设基底区域106、206和356。
多个单元基底区域404a和404b可以设置在基础基底402上。单元基底区域404a和404b可以在行方向(X方向)和列方向(Y方向)上布置在基础基底402上，并且可以彼此隔开。单元基底区域404a和404b可以在行方向和列方向中的至少一个方向上(例如，在行方向上)布置在多个带STR1和STR2中。另外，多个带STR1和STR2可以分组为带组STRG。
在图7中，带中的每个(带STR1和STR2中的一个)和带组STRG在行方向和列方向中的一个上对齐，例如，在行方向上对齐，并且多个带SRT1和STR2设置在行方向和列方向中的一个方向上，例如，设置在列方向上。在图7中，为了方便示出了一个带组STRG。
带STR1和STR2以及带组STRG可以在列方向和行方向中的至少一方向个上(例如，在行方向上)划分成中心部分CP和边缘部分EP。另外，基础基底402可以在列方向和行方向中的至少一个方向上(例如，在行方向上)划分成中心部分CP和边缘部分EP。在示例实施例中，基础基底402的中心部分CP可以指包括在行方向上相对于并邻近基础基底402的中心线对称设置的一个或更多个单元基底区域404a的部分。基础基底402的边缘部分EP中的每个可以指包括在行方向上设置在基础基底402的一条端线和基础基底402的中心部分CP之间的一个或更多个单元基底区域404b的部分。基础基底402的中心线可以位于单元基底区域404a的部分上或位于虚设基底区域406的一部分上。
例如，在两个相邻的单元基底区域404a和404b的中心点之间的间距P8至P9可以在行方向和列方向中的一个方向上(例如，在行方向上)根据一个带(例如，带STR1和STR2中的一个)或一个带组STRG的部分而不同。例如，在两个相邻的单元基底区域404a和404b的中心点之间的间距P9、P8.9、P8.1和P8可以在一个带(例如，带STR1和STR2中的一个)和一个带组STRG中从基础基底402的中心部分CP到每个边缘部分EP顺序地减小。
例如，在带(例如，带STR1和STR2中的一个)或带组STRG中，在位于基础基底402的中心部分CP中的两个相邻的单元基底区域404a的中心点之间的间距可以是间距P9以及在间距P9的右侧和左侧的间距P8.9，并且在两个相邻的单元基底区域404a之间的距离可以是距离S9以及在距离S9的右侧和左侧的距离S8.9。此外，在带(例如，带STR1和STR2中的一个)或带组STRG中，在位于基础基底402的边缘部分EP中的两个相邻单元基底区域404b的中心点之间的间距可以是间距P8.1以及在间距P8.1的左侧和右侧的间距P8。
如上所述，在基底结构400中，在一个带(带STR1和STR2中的一个)和一个带组STRG中，使间距从间距P9至间距P8顺序地增大可以在列方向和行方向中的至少一个方向上(例如，在行方向上)从基础基底402的中心部分CP到基础基底402的边缘部分EP设定在两个相邻的单元基底区域404a和404b的中心点之间。
因此，根据基底结构400，通过在执行后续工艺时调整位于基础基底402、带STR1和STR2以及带组STRG上的单元基底区域404a和404b的热膨胀系数的差异，可以减少或防止基础基底402、带STR1和STR2以及带组STRG的翘曲。
图8是示出了根据发明构思的示例性实施例的基底结构450的局部平面图。
除了单元基底区域的间距P10和P11在带STR1或STR2中或者在带组STRG中从基础基底452的中心线CEL到基础基底452的边缘线EDL顺序地增大，并且槽458a和458b形成在虚设基底区域中之外，基底结构450可以与图1、图3和图4中的基底结构100、200和250相同。因此，上面所提供的参照图1、图3和图4的描述将在下面省略或简化。
基底结构450可以包括基础基底452、单元基底区域454a和454b以及虚设基底区域456。基础基底452可以对应于图1、图3和图4中的基础基底102、202和252。单元基底区域454a和454b可以对应于图1、图3和图4中的单元基底区域104a、104b、204a、204b、254a和254b。虚设基底区域456可以对应于图1、图3和图4中的虚设基底区域106、206和256。
多个单元基底区域454a和454b可以设置在基础基底452上。单元基底区域454a和454b可以在行方向(X方向)和列方向(Y方向)上布置在基础基底452上，并且可以彼此隔开。单元基底区域454a和454b可以布置在沿行方向和列方向中的至少一个方向(例如，沿行方向)对齐的多个带STR1和STR2中另外，多个带STR1和STR2可以分组为带组STRG。
在图8中，带中的每个(带STR1和STR2中的一个)和带组STRG在行方向和列方向中的一个上对齐，例如，在行方向上对齐，并且多个带SRT1和STR2设置在行方向和列方向中的一个上，例如设置在列方向上。在图8中，为了方便示出了一个带组STRG。
基础基底452的中心线CEL可以在列方向和行方向中的至少一个方向上(例如，在行方向上)处于带SRT1和STR2或者带组STRG的中间，并且基础基底452的边缘线EDL可以在列方向和行方向中的至少一个方向上(例如，在行方向上)处于带SRT1和STR2或者带组STRG的端部。另外，中心线CEL可以在列方向和行方向中的至少一个方向上(例如，在行方向上)处于基础基底452的中间，并且边缘线EDL可以处于基础基底452的边缘。在图8中，仅单元基底区域454a和454b示出在中心线CEL和边缘线EDL之间。
在两个相邻的单元基底区域454a和454b的中心点之间的间距P10和P11可以在行方向和列方向中的一个方向上(例如，在行方向上)根据一个带(带STR1和STR2中的一个)或一个带组STRG的部分而不同。
例如，在两个相邻的单元基底区域454a和454b的中心点之间的间距P10和P11可以在一个带(带STR1和STR2中的一个)和一个带组STRG中从基础基底452的中心线CEL到每条边缘线EDL顺序地增大。
例如，在一个带(带STR1和STR2中的一个)和一个带组STRG中的在中心线CEL处的单元基底区域454a的中心点和相邻于该单元基底区域454a的单元基底区域454b的中心点之间的间距可以是间距P10，并且在边缘线EDL处的两个相邻单元基底区域(454b)的中心点之间的间距可以是比间距P10大的间距P11。
另外，槽458a、458b和458c在行方向或列方向的至少一个方向上形成在基底结构450的虚设基底区域456中。槽458a、458b和458c可以是形成在基础基底452中的沟槽或通孔。槽458a和458b的宽度W1和W2可以在至少一个方向上不同。每个槽458a的宽度W2可以比每个槽458b的宽度W1大。槽458a、458b和458c可以有助于基础基底452的翘曲的减小。
如上所述，在基底结构450中的带(带STR1和STR2中的一个)或带组STRG中，间距P10和P11可以在列方向和行方向中的至少一个方向上(例如，在行方向上)分别设定在两个相邻单元基底区域454a和454b的中心点之间，使得间距P10和P11从基础基底452的中心线CEL到每条边缘线EDL增大。另外，基底结构450可以包括在行方向或列方向中的至少一个方向上处于虚设基底区域456中的槽458a、458b和458c。
根据基底结构450，通过在执行后续工艺时调整位于基础基底452、带STR1和STR2以及带组STRG上的单元基底区域454a和454b的热膨胀系数的差异，可以减少或防止基础基底452、带STR1和STR2以及带组STRG的翘曲。
图9是示出了根据发明构思的示例性实施例的基底结构500的局部平面图。
除了在带STR1或STR2中或者在带组STRG中的单元基底区域的间距P12和P13从中心线到边缘线减小，并且槽508a和508b形成在虚设基底区域506中之外，基底结构500可以与图1、图3、图7和图8中的基底结构100、200、400和450相同。因此，上面所提供的参照图1、图3、图7和图8的描述将在下面省略或简化。
基底结构500可以包括基础基底502、单元基底区域504a和504b以及虚设基底区域506。基础基底502可以对应于图1、图3、图7和图8中的基础基底102、202、402和452。单元基底区域504a和504b可以对应于图1、图3、图7和图8中的104a、104b、204a、204b、404a、404b、454a和454b。虚设基底区域506可以对应于图1、图3、图7和图8中的虚设基底区域106、206、406和456。
多个单元基底区域504a和504b可以设置在基础基底502上。单元基底区域504a和504b可以在行方向(X方向)和列方向(Y方向)上布置在基础基底502上，并且可以彼此隔开。单元基底区域504a和504b可以在行方向和列方向中的至少一个方向上(例如，在行方向上)布置在多个带STR1和STR2中。另外，多个带STR1和STR2可以分组为带组STRG。
在图9中，每个带(带STR1和STR2中的一个)和带组STRG在行方向和列方向中的一个方向上对齐，例如，在行方向上对齐，并且多个带SRT1和STR2设置在行方向和列方向中的一个方向上，例如，设置在列方向上。在图9中，为了方便示出了一个带组STRG。
基础基底502的中心线CEL可以在列方向和行方向中的至少一个方向上(例如，在行方向上)处于带SRT1和STR2或者带组STRG的中间，并且基础基底502的边缘线EDL可以在列方向和行方向中的至少一个方向上(例如，在行方向上)处于带SRT1和STR2或者带组STRG的端部。另外，中心线CEL可以在列方向和行方向中的至少一个方向上(例如，在行方向上)处于基础基底502的中间，并且边缘线EDL可以处于基础基底502的端部。在图9中，为了方便，仅单元基底区域504a和504b示出在中心线CEL和边缘线EDL之间。
在两个相邻的单元基底区域504a和504b的中心点之间的间距P12和P13可以在行方向和列方向中的一个方向上(例如，在行方向上)根据一个带(带STR1和STR2中的一个)或一个带组STRG的部分而不同。
例如，在一个带(带STR1和STR2中的一个)和一个带组STRG中的两个相邻的单元基底区域504a和504b的中心点之间的间距P12和P13可以从基础基底502的中心线CEL到边缘线EDL减小。
例如，在一个带(带STR1和STR2中的一个)和一个带组STRG中的在中心线CEL处的两个相邻的单元基底区域504a的中心点之间的间距可以是间距P13，在边缘线EDL处的两个相邻的单元基底区域的中心点之间的间距可以是比间距P13小的间距P12。
另外，槽508a、508b和508c在行方向或列方向的至少一个方向上形成在基底结构500的虚设基底区域506中。槽508a、508b和508c可以是形成在基础基底502中的沟槽或通孔。槽508a和508b的宽度W3和W4可以在至少一个方向上不同。槽508a的宽度W4可以比槽508b的宽度W3大。槽508a、508b和508c可以有助于基础基底502的翘曲的减小。
如上所述，在基底结构500中的带(带STR1和STR2中的一个)或带组STRG中，间距P13和P12可以在列方向和行方向中的至少一个方向上(例如，在行方向上)分别设定在两个相邻的单元基底区域504a和504b的中心点之间，使得间距P13和P12从基础基底502的中心线CEL到边缘线EDL减小。另外，基底结构500可以在行方向或列方向中的至少一个方向上包括在虚设基底区域506中的槽508a和508b。
因此，根据基底结构500，通过在执行后续工艺时调整位于基础基底502、带STR1和STR2以及带组STRG上的单元基底区域504a和504b的热膨胀系数的差异，可以减少或防止基础基底502、带STR1和STR2以及带组STRG的翘曲。
图10和图11是示出了根据发明构思的示例性实施例的基底结构550和550a的局部平面图。
除了单元基底区域的间距P14和P15在带STR1或STR2中或者在带组STRG中从基础基底552的中心线CEL到基础基底552的边缘线EDL顺序地增大，并且标示出切割线558a和558b之外，基底结构550和550a可以与图1、图3和图8中的基底结构100、200和450相同。因此，上面所提供的参照图1、图3和图8的描述将在下面省略或简化。
基底结构550和550a可以包括基础基底552、单元基底区域554以及虚设基底区域556。基础基底552可以对应于图1、图3和图8中的基础基底102、202和452。单元基底区域554可以对应于图1、图3和图8中的单元基底区域104a、104b、204a、204b、454a和454b。虚设基底区域556可以对应于图1、图3和图8中的虚设基底区域106、206和456。
多个单元基底区域554可以设置在基础基底552上。单元基底区域554可以在行方向(X方向)和列方向(Y方向)上布置在基础基底552上，并且可以彼此隔开。单元基底区域554可以布置在沿行方向和列方向中的至少一个方向(例如，沿行方向)对齐的多个带STR1和STR2中。另外，多个带STR1和STR2可以分组为带组STRG。
在图10和图11中，每个带(带STR1和STR2中的一个)和带组STRG在行方向和列方向中的一个上对齐，例如，在行方向上对齐，多个带SRT1和STR2设置在行方向和列方向中的一个上，例如，设置在列方向上。在图10和图11中，为了方便示出了一个带组STRG。
基础基底552的中心线CEL可以在列方向和行方向中的至少一个方向上(例如，在行方向上)处于带SRT1和STR2或者带组STRG的中间，基础基底552的边缘线EDL可以在列方向和行方向中的至少一个方向上(例如，在行方向上)处于带SRT1和STR2或者带组STRG的端部。另外，基础基底552的中心线CEL可以在列方向和行方向中的至少一个方向上(例如，在行方向上)处于基础基底552的中间，基础基底552的边缘线EDL可以处于基础基底552的端部。
在两个相邻的单元基底区域554的中心点之间的间距P14和P15可以在行方向和列方向中的一个方向上(例如，在行方向上)根据一个带(带STR1和STR2中的一个)或一个带组STRG的部分而不同。例如，在一个带(带STR1和STR2中的一个)和一个带组STRG中的两个相邻的单元基底区域554的中心点之间的间距P14和P15可以从基础基底552的中心线CEL到的边缘线EDL顺序地增大。
例如，在一个带(带STR1和STR2中的一个)和一个带组STRG中的在中心线CEL处的单元基底区域554的中心点之间的间距可以是间距P14，并且在边缘线EDL处的两个相邻的单元基底区域的中心点之间的间距可以是比间距P14大的间距P15。
另外，在图10中的基底结构550中，切割线558a在行方向或列方向中的一个方向上(例如，在列方向上)设置在基础基底552上。切割线558a可以具有从基础基底552的中心线CEL到边缘线EDL增大的在行方向上的宽度。当使用图10的基底结构550时，可以获得包括多个单元基底区域554的单元基底结构SPA1。虽然为了方便在图10中在列方向上显示了一条切割线558a，但是根据需要，也可以如图11中所示在行方向上标示出切割线558b。
在一些实施例中，基础基底552可以通过激光束来切割。在示例实施例中，在两个第一半导体芯片之间具有在行方向上的第一宽度的第一切割线558a可以通过具有第一宽度的第一激光束来切割，并且在两个第一半导体芯片之间具有比第一切割线558a的第一宽度大的在行方向上的第二宽度的第二切割线558a可以通过具有比第一激光束的第一宽度大的第二宽度的第二激光束来切割。在其它示例中，在两个第一半导体芯片之间具有在行方向上的第一宽度的第一切割线558a可以以单次切割来切割(例如，通过具有第一切割线558a的宽度的激光)，并且在两个第一半导体芯片之间具有比第一切割线558a的第一宽度大的在行方向上的第二宽度的第二切割线558a可以以两次切割来切割，在第二切割线558a的任一边缘处切割一次(例如，通过具有比第二切割线558a小的宽度的激光)。
在示例实施例中，在图11中的基底结构550a中，相较于图10中的示例性实施例，切割线558b沿着行方向和列方向中的一个方向(例如，沿着行方向)设置在基础基底552上。因此，当使用图11中的基底结构550a时，可以获得包括一个单元基底区域554的单元基底结构SPA2。
图12是示出了根据发明构思的示例性实施例的基底结构650的局部平面图。
除了在基础基底652的一部分上设置包括具有与其它区域局部不同的间距P16的单元基底区域654a的单元基底区域组658之外，基底结构650可以与图1的基底结构100相同。因此，上面所提供的参照图1的描述将在下面省略或简化。
基底结构650可以包括基础基底652、单元基底区域654a和654b以及虚设基底区域656。基础基底652可以对应于图1中的基础基底102。单元基底区域654a和654b可以对应于图1中的单元基底区域104a和104b。虚设基底区域656可以对应于图1中的虚设基底区域106。
单元基底区域654a和654b可以在行方向(X方向)和列方向(Y方向)上布置在基础基底652上，并且可以彼此隔开。例如，单元基底区域654a和654b中的每个的尺寸可以彼此相等。R1至Rn(n为整数)单元基底区域654a和654b可以设置在列方向上，C1至Cn(n为整数)单元基底区域654a和654b可以设置在行方向上。虽然图12示出了行(即R1至Rn)数和列(即C1至Cn)数相等，但在其它实施例中，行数和列数可以彼此不同。单元基底区域654a和654b的数量可以根据需要来设定。
单元基底区域654a和654b可以布置在沿行方向和列方向中的至少一个方向对齐的多个带STR1至STRn(n为整数)中。带STR1至STRn(n为整数)可以在行方向和列方向中的至少一个方向上彼此隔开，例如，在行方向上彼此隔开。
在图12中，带STR1至STRn中的每个(STR1至STRn中的一个，n为整数)在行方向和列方向中的一个方向上对齐，例如，在列方向上对齐，多个带STR1至STRn(n为整数)布置在行方向和列方向中的至少一个方向上，例如，布置在行方向上。
带STR1至STRn(n为整数)的两个相邻的单元基底区域654b的中心点之间的间距可以是间距P17，两个相邻的单元基底区域654b之间的距离可以是距离S17。在示例实施例中，包括单元基底区域654a的单元基底区域658设置在基础基底652的一部分中，即，在行Ra和Rb中以及在列Ca至Cc中。
单元基底区域组658可以通过使单元基底区域654a分组为在基础基底652的一部分上的组来形成。单元基底区域组658可以设置在带STR1至STRn(n为整数)中的至少一个的一部分上。单元基底区域组658可以在行方向Ra和行方向Rb上设置在多个带上。包括在单元基底区域组658中的两个相邻的单元基底区域654a的中心点之间的间距P16可以与不包括在单元基底区域组658中的两个相邻的单元基底区域654b的中心点之间的间距P17不同。
例如，包括在单元基底区域组658中的两个相邻的单元基底区域654a的中心点之间的间距可以是比间距P17小的间距P16。包括在单元基底区域组658中的两个相邻的单元基底区域654a之间的距离可以是比距离S17小的距离S16。在示例实施例中，包括在单元基底区域组658中的两个相邻的单元基底区域654a的中心点之间的间距可以比间距P17大。
带STR1至STRn(n为整数)可以在列方向和行方向中的至少一个方向上(例如，在列方向上)划分成中心部分CP和边缘部分EP。另外，基础基底652可以在列方向和行方向中的至少一个方向上(例如，在列方向上)划分成中心部分CP和边缘部分EP。单元基底区域组658可以位于带STR1至STRn(n为整数)和基础基底652的中心部分CP的中间部分中。在示例实施例中，基础基底652的中心部分CP可以指包括在行方向上相对于并邻近基础基底652的中心线对称设置的一个或更多个单元基底区域654a的部分。基础基底652的边缘部分EP的每个可以指包括在行方向上设置在基础基底652的一条端线和基础基底652的中心部分CP之间的一个或更多个单元基底区域654b的部分。基础基底652的中心线可以位于单元基底区域654a的部分上或位于虚设基底区域656的一部分上。
如上所述，在基底结构650中，单元基底区域组658可以形成在带STR1至STRn(n为整数)的一部分上，并且包括在单元基底区域组658中的两个相邻的单元基底区域654a的中心点之间的间距P16可以与除了单元基底区域组658之外的其它部分而不同地设定。
根据基底结构650，通过在执行后续工艺时调整位于基础基底652或带STR1至STRn(n为整数)上的单元基底区域654a和654b的热膨胀系数的差异，可以减少或防止基础基底652或带STR1至STRn(n为整数)的翘曲。
图13是示出了根据发明构思的示例性实施例的基底结构700的局部平面图。
除了在基础基底702的一些部分上设置包括具有与其它区域局部不同的间距P18至P21的单元基底区域704b至704e的单元基底区域组708a至708d之外，基底结构700可以与图1和图12的基底结构100和650相同。因此，上面所提供的参照图1和图12的描述将在下面省略或简化。
基底结构700可以包括基础基底702、单元基底区域704a至704e以及虚设基底区域706。基础基底702可以对应于图1和图12中的基础基底102和652。单元基底区域704a至704e可以对应于图1和图12中的单元基底区域104a、104b、654a和654b。虚设基底区域706可以对应于图1和图12中的虚设基底区域106和656。
单元基底区域704a至704e可以在行方向(X方向)和列方向(Y方向)上布置在基础基底702上，并且可以彼此隔开。例如，单元基底区域704a至704e中的每个的尺寸可以彼此相等。R1至Rn(n为整数)单元基底区域704a至704e可以设置在列方向上，C1至Cn(n为整数)单元基底区域704a至704e可以设置在行方向上。虽然图13示出了行数(即R1至Rn)和列数(即C1至Cn)相等，但在其它实施例中，行数和列数可以彼此不同。单元基底区域704a至704e的数量可以根据需要来设定。
单元基底区域704a至704e可以布置在沿行方向和列方向中的至少一个方向布置的多个带STR1至STRn(n为整数)中。带STR1至STRn(n为整数)可以在行方向和列方向中的至少一个上彼此隔开，例如，在行方向上彼此隔开。
在图13中，带STR1至STRn中的每个(STR1至STRn中的一个，n为整数)在行方向和列方向中的一个方向上对齐，例如，在列方向上对齐，多个带STR1至STRn(n为整数)布置在行方向和列方向中的一个方向上，例如，布置在行方向上。
带STR1至STRn(n为整数)的两个相邻的单元基底区域704a的中心点之间的间距可以是间距P16a，并且在两个相邻的单元基底区域704a之间的距离可以是距离S16a。在示例实施例中，包括单元基底区域704b至704e的单元基底区域组708a至708d分别设置在基础基底702的四个角处。
单元基底区域组708a至708d可以通过使单元基底区域704b至704e分组为基础基底702的部分上的组来形成。单元基底区域组708a至708d可以均设置在带STR1至STRn(n为整数)中的至少一个(例如，两个带)的一部分上。包括在单元基底区域组708a至708d中的两个相邻的单元基底区域704b至704e的中心点之间的间距P18至P21可以彼此不同。单元基底区域组708a至708d可以在行方向或列方向上彼此隔开。
包括在单元基底区域组708a至708d中的两个相邻的单元基底区域704b至704e的中心点之间的间距P18至P21可以彼此不同。包括在单元基底区域组708a至708d中的两个相邻的单元基底区域704b至704e的中心点之间的间距P18至P21可以与未包括在单元基底区域组708a至708d中的两个相邻单元基底区域704a的中心点之间的间距P16a不同。
例如，包括在单元基底区域组708a至708d中的两个相邻的单元基底区域704b至704e的中心点之间的间距可以是比间距P16a大的间距P18至P21。分别包括在单元基底区域组780a、780b、780c和780d中的两个相邻的单元基底区域704b、704c、704d和704e的中心点之间的间距P18、P19、P20和P21可以按P18<P19<P20<P21的顺序增加。包括在单元基底区域组708a至708d中的两个相邻的单元基底区域704b至704e之间的距离可以是比距离S16a大的距离S18至S21。
如上所述，在基底结构700中，单元基底区域组708a至708d可以形成在带STR1至STRn(n为整数)的部分上，并且包括在单元基底区域组708a至708d中的两个相邻的单元基底区域704b至704e的中心点之间的间距P18至P21可以与除了单元基底区域组708a至708d之外的其它部分的间距而不同地设定。
根据基底结构700，通过在执行后续工艺时调整位于基础基底702或带STR1至STRn上的单元基底区域704a至704e的热膨胀系数的差异，可以减少或防止基础基底702或带STR1至STRn(n为整数)的翘曲。
图14是示出了根据发明构思的示例性实施例的基底结构750的局部平面图。
除了在基础基底752的带STR1或STR2上设置包括具有与其它部分局部不同的间距P22至P25的单元基底区域754b和754d的单元基底区域组758和760之外，基底结构750可以与图1、图12和图13中的基底结构100、650和700相同。因此，上面所提供的参照图1、图12和图13的描述将在下面省略或简化。
基底结构750可以包括基础基底752、单元基底区域754a至754d以及虚设基底区域756。基础基底752可以对应于图1、图12和图13中的基础基底102、652和702。单元基底区域754a至754d可以对应于图1、图12和图13中的单元基底区域104a、104b、654a、654b以及704a至704e。虚设基底区域756可以对应于图1、图12和图13中的虚设基底区域106、656和706。
单元基底区域754a至754d可以在行方向(X方向)和列方向(Y方向)上布置在基础基底752上，并且可以彼此隔开。单元基底区域754a至754d可以布置在沿行方向和列方向中的至少一个方向(例如，沿行方向)布置的多个带STR1和STR2中。带STR1和STR2可以在行方向和列方向中的至少一个方向上对齐，例如，在行方向上对齐。
带STR1的两个相邻的单元基底区域754a的中心点之间的间距是间距P23。在示例实施例中，包括具有比单元基底区域754a的中心点之间的间距P23小的间距P22的三个单元基底区域754b的单元基底区域组758设置在带STR1中的基础基底752的一部分上。在其它实施例中，间距P22可以比间距P23大。
带STR2的两个相邻的单元基底区域754c的中心点之间的间距是间距P24。在示例实施例中，包括具有比单元基底区域754c的中心点之间的间距P24大的间距P25的两个单元基底区域754d的单元基底区域组760设置在带STR2中的基础基底752的一部分上。在其它实施例中，间距P25可以比间距P24小。
单元基底区域组758和760可以通过使在基础基底752的部分上的单元基底区域754b和754d分组来形成。单元基底区域组758和760可以均设置在带STR1和STR2中的一个的一部分上。两个相邻的单元基底区域754b和754d的中心点之间的间距P22和P25可以根据在带STR1和STR2中的单元基底区域组758和760而不同。单元基底区域组758和760可以在列方向上彼此隔开。
如上所述，在基底结构750中，单元基底区域组758和760可以形成在带STR1和STR2中的每个的一部分上，包括在单元基底区域组758和760中的两个相邻的单元基底区域754b和754d的中心点之间的间距P22和P25可以与除了单元基底区域组758和760之外的其它部分的间距分别不同地设定。
根据基底结构750，通过在执行后续工艺时调整位于基础基底752或带STR1和STR2上的单元基底区域754a至754d的热膨胀系数的差异，可以减少或防止基础基底752或带STR1和STR2的翘曲。
图15是根据发明构思的示例性实施例的基底结构770的局部平面图。
除了包括具有根据位于基础基底772上的带STR1至STRn(n为整数)而不同的间距P26a(或P26b)和P27a(或P27b)的单元基底区域774a(或774b)和774c(或774d)，并且设置了包括具有即使在一个带(带STR1至STRn中的任何一个，n为整数)中也局部不同的间距P26a、P26b、P27a和P27b的单元基底区域774a、774b、774c和774d的单元基底区域组778a至778d之外，基底结构770可以与图1、图13和图14的基底结构100、700和750相同。因此，上面所提供的参照图1、图13和图14的描述将在下面省略或简化。
基底结构770可以包括基础基底772、单元基底区域774a至774d以及虚设基底区域776。基础基底772可以对应于图1、图12、图13和图14中的基础基底102、652、702和752。单元基底区域774a至774d可以对应于图1、图12、图13和图14中的单元基底区域104a、104b、654a、654b、704a至704e以及754a至754d。虚设基底区域776可以对应于图1、图12、图13和图14中的虚设基底区域106、656、706和756。
多个单元基底区域774a至774d可以在行方向(X方向)和列方向(Y方向)上布置在基础基底772上，并且可以彼此隔开。单元基底区域774a至774d可以布置在沿行方向和列方向中的至少一个方向(例如，沿行方向)布置的多个带STR1和STR2中。例如，单元基底区域774a至774d中的每个的尺寸可以彼此相等。带STR1和STR2可以在行方向和列方向中的至少一个方向上隔开，例如，在行方向上隔开。
基底结构770包括具有根据带STR1至STRn(n为整数)而不同的间距P26a(或P26b)和P27a(或P27b)的单元基底区域774a(或774b)和774c(或774d)。例如，奇数带STR1、……、STRn-1包括具有间距P26a(或P26b)的单元基底区域774a(或774b)。偶数带STR2、……、STRn可以包括具有P27a(或P27b)的单元基底区域774c(或774d)。
基底结构770包括单元基底区域组778a至778d，该单元基底区域组包括具有在一个带(即，带STR1至STRn中的一个，n为整数)中局部不同的间距P26a和P26b以及间距P27a和P27b的单元基底区域774a和774b与774c和774d。例如，带中的每个(例如，带STR1或带STRn-1)包括具有间距P26a或P26b的单元基底区域774a或774b。带中的每个(例如，带STR2或带STRn)可以包括具有间距P27a或P27b的单元基底区域774c或774d。
带STR1至STRn(n为整数)可以在列方向和行方向中的至少一个方向上(例如，在列方向上)划分成中心部分CP和边缘部分EP。另外，基础基底772可以在列方向和行方向中的至少一个方向上(例如，在列方向上)划分成中心部分CP和边缘部分EP。
两个相邻的单元基底区域774a至774d的中心点之间的间距P26a、P26b、P27a和P27b可以根据带STR1至STRn(n为整数)或一个带(带STR1至STRn中的一个，n为整数)的部分而在行方向和列方向中的一个方向上(例如，在行方向上)彼此不同。
例如，两个相邻的单元基底区域774a至774d的中心点之间的间距P26a、P26b、P27a和P27b可以比在带STR1至STRn(n为整数)中的中心部分CP或边缘部分EP的间距大或小。另外，两个相邻的单元基底区域774a至774d的中心点之间的间距P26a、P26b、P27a和P27b可以从基础基底772的中心部分CP(或中心线)到基础基底772的每个边缘部分EP(或边缘线)顺序地增大或减小。
单元基底区域组778a至778d可以通过在基础基底772的部分上使单元基底区域774a至774d分组来形成。单元基底区域组778a至778d可以均设置在带STR1至STRn(n为整数)中的一个的一部分上。例如，单元基底区域组778a和778b可以设置在至少带STR2的一部分上，并且单元基底区域组778c和778d可以设置在至少带STRn的一部分上。在单元基底区域组778a至778d中，两个相邻的单元基底区域774c的中心点之间的间距P27a可以是相同的。在示例实施例中，两个相邻的单元基底区域774c的中心点之间的间距P27a中的每个可以根据单元基底区域组778a至778d而不同地设定。
如上所述，基底结构770包括具有不同的间距P26a(或P26b)和P27a(或P27b)的单元基底区域774a(或774b)和774c(或774d)，以及具有即使在一个带(带STR1至STRn中的任何一个，n为整数)中也局部不同的间距P26a和P26b与P27a和P27b的单元基底区域774a和774b与774c和774d。
根据基底结构770，通在过执行后续工艺时调整位于基础基底772或带STR1至STRn(n为整数)上的单元基底区域774a至774d的热膨胀系数的差异，可以减少或防止基础基底772或带STR1至STRn(n为整数)的翘曲。
图16是根据发明构思的示例性实施例的基底结构800的局部平面图。
除了使用晶片形成基础基底802之外，基底结构800可以与图1和图4中的基底结构100和250相同。因此，上面所提供的参照图1和图4的描述将在下面省略或简化。
基底结构800可以包括基础基底802、单元基底区域804a和804b以及虚设基底区域806。基础基底802可以对应于图1和图4中的基础基底102和252。单元基底区域804a和804b可以对应于图1和图4中的单元基底区域104a、104b、254a和254b。虚设基底区域806可以对应于图1和图4中的虚设基底区域106和256。
基础基底802可以是诸如硅晶片的晶片。基础基底802的单元基底区域804a和804b可以是形成有半导体芯片的区域。虚设基底区域806可以包括在形成半导体芯片之后进行切割的区域。
多个单元基底区域804a和804b可以设置在基础基底802上。在示例实施例中，多个单元基底区域804a和804b可以是多个半导体芯片，例如，存储芯片或逻辑芯片。单元基底区域804a和804b可以在行方向(X方向)和列方向(Y方向)上布置在基础基底802上，并且可以彼此隔开。单元基底区域804a和804b可以布置在沿行方向和列方向中的至少一个方向(例如，沿行方向)对齐的多个带STR1和STR2中。
基础基底802的带STR1至STRn(n为整数)可以在列方向和行方向中的至少一个方向上(例如，在行方向上)划分成中心部分CP和边缘部分EP。例如，单元基底区域804a可以设置在基础基底802的中心部分CP中，并且单元基底区域804b可以设置在基础基底802的边缘部分EP中。在示例实施例中，基础基底802的中心部分CP可以指包括在行方向上相对于并邻近基础基底802的中心线对称设置的一个或更多个单元基底区域804a的部分。基础基底802的边缘部分EP的每个可以指包括在行方向上设置在基础基底802的一条端线和基础基底802的中心部分CP之间的一个或更多个单元基底区域804b的部分。基础基底802的中心线可以位于单元基底区域804a的部分上或位于虚设基底区域806的一部分上。两个相邻的单元基底区域804a和804b的中心点之间的间距P28和P29可以在行方向和列方向中的一个方向上(例如，在行方向上)根据带STR1至STRn(n为整数)的一部分而不同。
例如，在带STR1至STRn(n为整数)中的两个相邻的单元基底区域804a的中心点之间的间距P28可以比在带STR1至STRn(n为整数)中的两个相邻的单元基底区域804b的中心点之间的间距P29大或小。
如上所述，在基底结构800中，两个相邻的单元基底区域804a和804b的中心点之间的间距P28和P29可以在列方向和行方向中的一个方向上(例如，在行方向上)根据带STR1至STRn(n为整数)的部分而不同地设定。
根据基底结构800，通过在执行后续工艺时调整位于基础基底802和带STR1至STRn(n为整数)上的单元基底区域804a和804b的热膨胀系数的差异，可以减少或防止基础基底802或带STR1至STRn(n为整数)的翘曲。
图17是根据发明构思的示例性实施例的利用基底结构制造的基底模块850的局部透视图。
在基底模块850中，半导体芯片808安装在基础基底802上。基础基底802对应于通过切割上述基底结构(例如，图1的基底结构102)而形成的切割部分。单元基底区域804可以在基础基底802上。单元基底区域804可以对应于例如图1中的单元基底区域104a和104b。
虚设基底区域806可以在其上安装有半导体芯片808的单元基底区域804周围。虚设基底区域806可以包括用于形成单独的半导体芯片808的切割区域。电路图案层可以形成在虚设基底区域806的一部分中。基础基底802上的虚设基底区域806的电路图案层和半导体芯片可以通过键合引线而彼此电连接。根据需要，形成在单元基底区域804中的电路图案层和半导体芯片808可以以倒装芯片的形式来彼此电连接。在图17中，为了方便，未示出使半导体芯片808成型的成型层。另外，未示出连接半导体芯片808和基础基底802的诸如键合引线的电连接构件。
图18是示出了根据发明构思的示例性实施例的利用基底结构制造的基底模块900的局部透视图。
在基底模块900中，多个半导体芯片908和910安装在基础基底902上。半导体芯片908可以是逻辑芯片，半导体芯片910可以是存储芯片。基础基底902对应于通过切割上述基底结构(例如，图1的基底结构102)而形成的切割部分。单元基底区域904可以在基础基底902上。单元基底区域904可以对应于例如图1中的单元基底区域104a和104b。
虚设基底区域906可以位于其上安装有半导体芯片908和910的单元基底区域904周围。虚设基底区域906可以包括用于形成单独的半导体芯片908和910的切割区域。电路图案层可以形成在虚设基底区域906的一部分中。基础基底902上的虚设基底区域906的电路图案层与半导体芯片908和910可以通过键合引线而彼此电连接。
在示例实施例中，形成在单元基底区域904中的电路图案层与半导体芯片908和910可以以倒装芯片的形式来彼此电连接。在图18中，为了方便，未示出使半导体芯片908和910成型的成型层。另外，未示出使半导体芯片908和910与基础基底902连接的诸如键合引线的电连接构件。
图19是根据发明构思的示例性实施例的通过利用基底结构制造的半导体封装件930的剖视图。
半导体封装件930可以包括安装在基础基底922上的半导体芯片925、将半导体芯片925和基础基底922连接的键合引线926以及使半导体芯片925成型的成型层928。
基础基底922可以是印刷电路板。基础基底922可以指通过切割上述基底结构(例如，图1的基底结构102)而形成的切割部分。因此，基底结构的单元基底区域和虚设基底区域可以如上所述在基础基底922上。
半导体芯片925可以利用半导体芯片925与基础基底922之间的粘附构件924安装在基础基底922上。半导体芯片925可以是存储芯片。基础基底922和半导体芯片925可以通过键合引线926彼此电连接。安装在基础基底922上的半导体芯片925和键合引线926可以通过使用为例如环氧成型化合物的成型层928来包封。
通过绝缘层922a绝缘的电路图案923可以形成在基础基底922中。连接到电路图案923且可连接到外部电子器件或电子基底的诸如焊料球的外部连接端子929可以形成在基础基底922的下表面上。
图20是根据发明构思的示例性实施例的包括利用基底结构制造的半导体封装件的半导体模块950的示意性平面图。
半导体模块950包括模块基底952、设置在模块基底952上的多个半导体封装件954和平行于模块基底952的边缘形成且分别电连接到半导体封装件954的模块接触端子958。
模块基底952可以是印刷电路板。可以使用模块基底952的两个表面。例如，半导体封装件954可以设置在模块基底952的上表面和背表面两者上。虽然图20示出了8个半导体封装件设置在模块基底952的上表面上，但示例实施例不限于此。半导体模块950还可以包括用于控制半导体封装件954的附加半导体封装件。
半导体封装件954中的至少一个可以通过使用根据上述本发明构思的示例性实施例的基底结构(例如，图1中的基底结构100)来制造。模块接触端子958可以由金属形成且可以是抗氧化的。模块接触端子958可以根据半导体模块950的标准以各种方式来设定。因此，模块接触端子958的数量不限于图20中所示。
图21是示出了根据发明构思的示例性实施例的利用基底结构制造的卡1100的示意图。
卡1100可以布置成使得控制器1110和存储器1120交换电信号。例如，当控制器1110给出命令，存储器1120可以传输数据。存储器1120或控制器1110可以包括通过使用根据发明构思的示例性实施例的基底结构来制造的半导体封装件。卡件1100的示例可以是记忆棒卡、智能媒体(SM)卡、安全数码(SD)卡、迷你安全数码(SD)卡或多媒体卡(MMC)。
图22是示出了根据发明构思的示例性实施例的包括利用基底结构制造的半导体封装件的电子电路板1200的示意性框图。
电子电路板1200在电路板1225上包括微处理器1230、与微处理器1230通信的主存储电路1235和辅助存储电路1240、向微处理器1230发送命令的输入信号处理电路1245、从微处理器1230接收命令的输出信号处理电路1250以及将电信号传输到其它电路板和从其它电路板接收电信号的通信信号处理电路1255。箭头可以被理解为表示可以传输电信号所通过的路径。
微处理器1230可以接收和处理各种电信号并输出处理的结果以及控制电子电路板1200的其它元件。微处理器1230可以被理解为例如中央处理单元(CPU)和/或主控制单元(MCU)。
主存储电路1235可以临时存储微处理器1230常常或频繁需要的数据或者将要被处理的数据或已处理的数据。主存储电路1235要求快速响应，因此可以是半导体存储芯片。详细地，主存储电路1235可以是被称作缓存的半导体存储器、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、电阻式存取存储器(RRAM)以及它们的诸如利用RAM、铁电RAM、快速循环RAM、可相变RAM、磁RAM或其它半导体存储器的应用半导体存储器。
另外，主存储电路1235可以是易失性存储器或非易失性存储器，并且可以包括随机存取存储器。在本示例性实施例中，主存储电路1235可以包括利用根据发明构思的基底结构来制造的至少一个半导体封装件或半导体模块。辅助存储电路1240可以是大容量存储器件，并且可以是诸如闪速存储器的非易失性半导体存储器或使用磁场的硬盘驱动器。可选地，辅助存储电路1240可以是利用光来使用的光盘驱动器。辅助存储电路1240与主存储电路1235相比并不要求快的速度，但可以用来存储大量数据。辅助存储电路1240可以包括非易失性存储装置。
辅助存储电路1240可以包括利用根据发明构思的基底结构来制造的半导体封装件或半导体模块。输入信号处理电路1245可以将外部命令转换为电信号或将从外部接收的电信号传输到微处理器1230。
从外部接收的命令或电信号可以是操作命令、将被处理的电信号或将被存储的数据。输入信号处理电路1245可以是例如处理从键盘、触摸板、图像识别装置或其它各种传感器接收的信号的终端信号处理电路、处理扫描仪或摄像机的图像信号输入的图像信号处理电路或者各种传感器或输入信号接口。输入信号处理电路1245可以包括通过利用根据发明构思的基底结构来制造的半导体封装件或半导体模块。
输出信号处理电路1250可以是将由微处理器1230处理的电信号传输到外部的元件。例如，输出信号处理电路1250可以是显卡、图像处理器、光学转换器、波束面板卡(beampanel card)或具有各种功能的接口电路。输出信号处理电路1250可以包括利用根据发明构思的基底结构来制造的半导体封装件或半导体模块。
在不经过输入信号处理电路1245或输出信号处理电路1250的情况下，通信信号处理电路1255用于将电信号直接传输到其它电子系统或其它电路板，或从其它电子系统或其它电路板接收电信号。例如，通信信号处理电路1255可以是个人电脑系统的调制解调器、LAN卡或其它各种接口电路。通信信号处理电路1255可以包括利用根据发明构思的基底结构来制造的半导体封装件或半导体模块。
图23是示出了根据发明构思的示例性实施例的利用基底结构制造的电子系统1300的示意性框图。
电子系统1300可以包括控制单元1365、输入单元1370、输出单元1375和存储单元1380，并且还可以包括通信单元1385和/或操作单元1390。
控制单元1365可以整体地控制电子系统1300和电子系统1300的每个元件。控制单元1365可以被理解为中央处理单元或中央控制单元，并且可以包括根据发明构思的示例性实施例的电子电路板1200(见图22)。另外，控制单元1365可以包括利用根据发明构思的基底结构来制造的半导体封装件或半导体模块。
输入单元1370可以将电命令信号传输到控制单元1365。输入单元1370可以是键盘、按键、触摸板、诸如扫描仪的图像识别器或其它各种输入传感器。输入单元1370可以包括利用根据发明构思的基底结构来制造的半导体封装件或半导体模块。
输出单元1375可以接收来自控制单元1365的电子命令信号且输出电子系统1300的处理结果。输出单元1375可以是监视器、打印机、光束投影器或其它各种机械装置。输出单元1375可以包括利用根据发明构思的基底结构来制造的半导体封装件或半导体模块。
存储单元1380可以是用于临时或永久存储将要由控制单元1365处理或由控制单元1365处理过的电信号的元件。存储单元1380可以物理地或电气地连接或结合到控制单元1365。存储单元1380可以是半导体存储器、诸如硬盘的磁存储装置、诸如光盘的光学存储装置或其它具有数据存储功能的服务器。另外，存储单元1380可以包括利用根据发明构思的基底结构来制造的半导体封装件或半导体模块。
通信单元1385可以接收来自控制单元1365的电命令信号以将电信号传输到另一个电子系统或者从另一个电子系统接收电信号。通信单元1385可以是例如诸如调制解调器或LAN卡的有线发送和接收装置、诸如无线宽带接口(Wibro interface)的无线发送和接收装置或者红外端口。另外，通信单元1385可以包括利用根据发明构思的基底结构来制造的半导体封装件或半导体模块。
操作单元1390可以根据控制单元1365的命令而进行物理地或机械地操作。例如，操作单元1390可以是机械地操作的元件，诸如绘图仪、指示器或上/下操作件。根据发明构思的电子系统1300可以是计算机、网络服务器、网络打印机或扫描仪、无线控制器、移动通信终端、交换器或其它执行程序化操作的电子元件。
另外，电子系统1300可以用在移动电话、MP3播放器、导航装置、便携式多媒体播放器(PMP)、固态硬盘(SSD)或家用设施中。
图24是示出了根据发明构思的示例性实施例的包括利用基底结构制造的半导体封装件的电子系统1400的示意图。
电子系统1400可以包括控制器1410、输入/输出装置1420、存储器1430和接口1440。电子系统1400可以是移动系统或者发送或接受信息的系统。移动系统可以是例如个人数字助理(PDA)、便携式计算机、上网本、无线电话、移动电话、数字音乐播放器或存储卡。
控制器1410可以执行程序并控制系统1400。控制器1410可以包括具有根据发明构思的示例性实施例的基底结构的半导体封装件。控制器1410可以是例如微处理器、数字信号处理器、微控制器或与其类似的装置。
输入/输出装置1420可以用在电子系统1400的输入或输出数据中。电子系统1400可以通过输入/输出装置1420连接到诸如个人计算机或网络的外部装置，以与外部装置交换数据。输入/输出装置1420可以是例如按键、键盘或显示器。
存储器1430可以存储代码和/或数据来操作控制器1410，和/或者可以存储通过利用控制器1410处理的数据。存储器1430可以包括利用根据发明构思的示例性实施例之一的基底结构制造的半导体封装件。接口1440可以是电子系统1400和另一个外部装置之间的数据传输路径。控制器1410、输入/输出装置1420、存储器1430和接口1440可以通过总线1050相互通信。
例如，电子系统1400可以用在移动电话、MP3播放器、导航装置、PMP、SSD或家用设施中。
图25是示出了根据发明构思的示例性实施例的利用基底结构制造的移动电话的示意性透视图。
图25示出了应用图24中的电子系统1400的移动电话1500。移动电话1500可以包括芯片上系统1510。芯片上系统1510可以包括利用根据发明构思的基底结构制造的半导体封装件。移动电话1500可以包括其中可设置有相对高性能的主功能模块的芯片上系统1510，因此可以具有相对高的性能。另外，因为芯片上系统1510相对于相同大小的面积可以具有更高的性能，所以移动电话1500的尺寸可以最小化，但移动电话1500可以具有相对高的性能。
图26是根据示例实施例的制造半导体器件的流程图。
虽然以上主要描述了对包括其上安装有一个或更多个芯片的基础基底的实施例的详细描述，但针对这个实施例描述的相同构思可以应用于在晶片上制造多个半导体芯片。例如，上面针对基础基底的描述的激光切割工艺可以用于晶片上的单元基底区域，其中每个单元基底区域本身就是半导体芯片。在这种情况下的切割可以造成单独化的半导体芯片，而不是单独化的封装件或基础基底芯片堆叠件。
在制造半导体器件的过程中，可以提供根据在这里公开的示例实施例的具有多个以行和列的阵列形成的芯片安装区域的基础基底(S100)。可以安装在相应的多个芯片安装区域上的多个半导体芯片(S200)。因此，在第一方向上相邻的两个第一半导体芯片在第一方向上隔开第一距离，并且在第一方向上相邻的两个第二半导体芯片在第一方向上隔开比第一距离大的第二距离。例如，隔开的间隔可以基于相邻芯片的相邻面对的边缘之间的距离。可以切割两个第一半导体芯片之间的基础基底(S300)，并且可以切割两个第二半导体芯片之间的基础基底(S400)。
虽然参照本公开的示例性实施例已经具体地示出了和描述了本公开，但将理解的是在不脱离权利要求的精神和范围的情况下，可以在此做出形式和细节上的各种改变。

Claims (20)

1.一种基底结构，所述基底结构包括：
基础基底；
多个单元基底区域，按一行或更多行和一列或更多列布置在基础基底上且彼此隔开；以及
虚设基底区域，位于单元基底区域之间，
其中，在行方向或列方向上，单元基底区域之中的两个相邻的第一单元基底区域的中心点之间的第一间距和单元基底区域之中的两个相邻的第二单元基底区域的中心点之间的第二间距彼此不同。
2.根据权利要求1所述的基底结构，其中，由单元基底区域形成的多个带在行方向和列方向中的至少一个方向上彼此隔开，
其中，第一间距在所述多个带的至少第一带中重复，
其中，第二间距在所述多个带的至少第二带中重复。
3.根据权利要求2所述的基底结构，其中，第一间距设置在位于带中的至少一个的中心部分中的第一部分中，
其中，第二间距设置在位于与带中的所述至少一个的与所述中心部分相邻的边缘部分中的第二部分中。
4.根据权利要求3所述的基底结构，其中，在带中的所述至少一个中，两个相邻的单元基底区域的中心点之间的间距从带中的所述至少一个的所述中心部分到所述边缘部分顺序地增大或减小。
5.根据权利要求1所述的基底结构，其中，两个相邻的第一单元基底区域和两个相邻的第二单元基底区域布置在基础基底的至少第一行或至少第一列中。
6.根据权利要求1所述的基底结构，其中，两个相邻的第一单元基底区域布置在基础基底的至少第一行或至少第一列中，并且两个相邻的第二单元基底区域布置在基础基底的至少第二行或至少第二列中。
7.根据权利要求1所述的基底结构，其中，基础基底是印刷电路板、晶片或引线框架。
8.根据权利要求1所述的基底结构，其中，多个槽形成在虚设基底区域中。
9.根据权利要求8所述的基底结构，其中，槽中的至少两个的在行方向和列方向中的至少一个方向上的宽度彼此不同。
10.根据权利要求1所述的基底结构，其中，基础基底是印刷电路板，单元基底区域均包括安装有半导体芯片的芯片安装区域，虚设基底区域均包括用于形成单独半导体器件的切割区域。
11.根据权利要求1所述的基底结构，其中，每个单元基底区域的尺寸彼此相等。
12.一种基底结构，所述基底结构包括：
基础基底；
多个单元基底区域，按一行或更多行和一列或更多列布置在基础基底上且彼此隔开；以及
虚设基底区域，位于单元基底区域之间，
其中，由单元基底区域形成的多个带在行方向和列方向中的至少一个方向上彼此隔开，
其中，在行方向或列方向上，单元基底区域之中的两个相邻的第一单元基底区域之间的第一距离和单元基底区域之中的两个相邻的第二单元基底区域之间的第二距离彼此不同。
13.根据权利要求12所述的基底结构，其中，第一距离在包括至少两个带的第一带组中重复，
其中，第二距离在包括至少两个带的第二带组中重复。
14.根据权利要求12所述的基底结构，其中，在包括至少两个带的至少第一带组中，基础基底的第一部分中的两个相邻的单元基底区域的中心点之间的间距比基础基底的第二部分中的两个相邻的单元基底区域的中心点之间的间距大或小。
15.根据权利要求12所述的基底结构，其中，在包括至少两个带的至少第一带组中，两个相邻的单元基底区域的中心点之间的间距从基础基底的第一部分到第二部分增大或减小。
16.一种基底结构，所述基底结构包括：
基础基底；以及
多个带，在基础基底上沿行方向和列方向中的至少一个方向对齐，且彼此隔开，
其中，所述多个带均包括第一部分和第二部分以及在基础基底上彼此隔开的多个单元基底区域，
其中，第一部分的两个相邻的单元基底区域的中心点之间的第一间距和第二部分的两个相邻的单元基底区域的中心点之间的第二间距彼此不同。
17.根据权利要求16所述的基底结构，其中，第一间距设置在基础基底的边缘部分中，并且第二间距设置在基础基底的中心部分中，
其中，第一间距比第二间距大。
18.根据权利要求16所述的基底结构，其中，在带中的至少一个中，单元基底区域的中心点之间的间距从基础基底的第一部分到第二部分顺序地增大或减小。
19.根据权利要求16所述的基底结构，其中，虚设基底区域设置在带之间。
20.根据权利要求16所述的基底结构，其中，单元基底区域均包括安装有半导体芯片的半导体芯片安装区域，并且虚设基底区域包括用于形成单独的半导体芯片的切割区域。
CN201610534795.3A 2015-07-10 2016-07-08 基底结构 Expired - Fee Related CN106340495B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0098409 2015-07-10
KR1020150098409A KR20170006944A (ko) 2015-07-10 2015-07-10 다중 피치의 복수개의 단위 기판 영역들을 포함하는 기판 구조체

Publications (2)

Publication Number Publication Date
CN106340495A true CN106340495A (zh) 2017-01-18
CN106340495B CN106340495B (zh) 2019-03-15

Family

ID=57731495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610534795.3A Expired - Fee Related CN106340495B (zh) 2015-07-10 2016-07-08 基底结构

Country Status (3)

Country Link
US (1) US9728497B2 (zh)
KR (1) KR20170006944A (zh)
CN (1) CN106340495B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102327142B1 (ko) * 2015-06-11 2021-11-16 삼성전자주식회사 웨이퍼 레벨 패키지
US20210074621A1 (en) * 2019-09-10 2021-03-11 Amazing Microelectronic Corp. Semiconductor package
CN215420892U (zh) * 2021-05-27 2022-01-04 深圳市景旺电子股份有限公司 不对称板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
CN101193545A (zh) * 2006-11-29 2008-06-04 国际商业机器公司 折叠散热器和存储器模块
CN101958314A (zh) * 2009-07-08 2011-01-26 弗莱克斯电子有限责任公司 对叠式系统级封装及其制造和使用方法
CN101996894A (zh) * 2009-08-12 2011-03-30 新科金朋有限公司 半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162506A (ja) 1995-12-05 1997-06-20 Rohm Co Ltd 電子部品の絶縁基板及びその製造方法
KR100555507B1 (ko) 2003-07-16 2006-03-03 삼성전자주식회사 칩스케일패키지 제조를 위한 박형 인쇄회로기판
DE102005041452A1 (de) * 2005-08-31 2007-03-15 Infineon Technologies Ag Dreidimensional integrierte elektronische Baugruppe
KR20070090327A (ko) 2006-03-02 2007-09-06 삼성테크윈 주식회사 인쇄 회로 기판
KR20090070406A (ko) 2007-12-27 2009-07-01 삼성전자주식회사 피씨비 스트립과 그의 어셈블리 장치와 방법
KR20120096345A (ko) 2011-02-22 2012-08-30 삼성테크윈 주식회사 인쇄회로기판의 휨 제어방법
KR101922191B1 (ko) 2012-03-02 2019-02-20 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101352603B1 (ko) 2012-03-12 2014-01-22 앰코 테크놀로지 코리아 주식회사 멤스 마이크로폰 인쇄회로기판 및 그 제조 방법
US9301402B2 (en) 2013-03-15 2016-03-29 Skyera, Llc High density server storage unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
CN101193545A (zh) * 2006-11-29 2008-06-04 国际商业机器公司 折叠散热器和存储器模块
CN101958314A (zh) * 2009-07-08 2011-01-26 弗莱克斯电子有限责任公司 对叠式系统级封装及其制造和使用方法
CN101996894A (zh) * 2009-08-12 2011-03-30 新科金朋有限公司 半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法

Also Published As

Publication number Publication date
KR20170006944A (ko) 2017-01-18
US9728497B2 (en) 2017-08-08
CN106340495B (zh) 2019-03-15
US20170011992A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
US9165897B2 (en) Semiconductor package having unified semiconductor chips
US9515052B1 (en) Semiconductor package including a step type substrate
US9105503B2 (en) Package-on-package device
US10141255B2 (en) Circuit boards and semiconductor packages including the same
US20120168951A1 (en) Printed circuit board and semiconductor package comprising the same
CN106340495B (zh) 基底结构
KR20170008588A (ko) 에스오씨 및 메모리칩들이 적층된 반도체 패키지
CN103383940A (zh) 半导体封装件及其制法
KR102216195B1 (ko) 복수 개의 칩을 적층한 반도체 패키지
US20160225705A1 (en) Coreless multi-layer circuit substrate with minimized pad capacitance
CN103872004B (zh) 芯片结构及多芯片堆迭封装
US9620492B2 (en) Package-on-package type stack package and method for manufacturing the same
KR20080107677A (ko) 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템
US20160118371A1 (en) Semiconductor package
CN111883489B (zh) 包括扇出子封装件的层叠封装件
US20020117741A1 (en) High bandwidth 3d memory packaging technique
KR101273411B1 (ko) 반도체 모듈
US20180366441A1 (en) Die stack with cascade and vertical connections
US20160013161A1 (en) Semiconductor package
CN112103283B (zh) 包括支撑基板的层叠封装件
JP5006640B2 (ja) 半導体装置の製造方法
KR20170082303A (ko) 반도체칩들이 수직으로 실장된 반도체 패키지
US9570383B2 (en) Semiconductor package, module substrate and semiconductor package module having the same
TWI842777B (zh) 包含支撐基板的堆疊封裝件
KR20150053448A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190315