CN219892186U - 一种关于深亚微米数字后端电源网络的布局结构 - Google Patents
一种关于深亚微米数字后端电源网络的布局结构 Download PDFInfo
- Publication number
- CN219892186U CN219892186U CN202320258238.9U CN202320258238U CN219892186U CN 219892186 U CN219892186 U CN 219892186U CN 202320258238 U CN202320258238 U CN 202320258238U CN 219892186 U CN219892186 U CN 219892186U
- Authority
- CN
- China
- Prior art keywords
- metal
- layers
- metal layer
- power supply
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims abstract description 135
- 229910052751 metal Inorganic materials 0.000 claims abstract description 135
- 238000004804 winding Methods 0.000 claims abstract description 41
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 16
- 238000013461 design Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及成电路技术领域,具体涉及一种关于深亚微米数字后端电源网络的布局结构,包括:芯片本体;以及金属层,金属层设置有M层,M层金属层分为第一金属层至第M层金属层,第一金属层至第M层金属层由下至上依次叠设在芯片本体上,每层金属层上设置有N个呈平行排布的金属线,且相邻的两层金属层上的金属线呈纵横垂直设置,相邻的两层金属线在两者的纵横相交的节点处通过通孔连接;其中,将第一金属层上的金属线作为单独的followpin,用以解放第二金属层上金属线的绕线压力。本申请能够在不影响芯片电源供电网络的利用率的基础上,通过改变powerplan的金属层次布局,来解决底层绕线资源紧张模块的绕线压力,并且最大限度减少IR drop的影响。
Description
技术领域
本申请涉及集成电路技术领域,尤其涉及一种关于深亚微米数字后端电源网络的布局结构。
背景技术
当半导体工艺的最小特征尺寸小于1um时,称之为亚微米设计技术,当最小尺寸特征尺寸小于0.5um时,称之为深亚微米设计技术(DSM:Deep Sub Micrometer)。以深亚微米设计技术DSM为支撑的系统集成芯片(System on Chip,简称SOC)技术是超大规模集成电路发展的趋势。而随着系统集成芯片SOC的规模越来越大,3DIC(三维集成电路)芯片正在成为主流。超大规模的3DIC芯片在电源供应网络设计上面临着巨大的挑战,电源供应能力不足会导致整个3DIC芯片无法正常工作。
3DIC芯片是层状结构的物体,每一层由导体部分和介质部分组成,其中导体部分包括电源规划(powerplan)中的布线结构。参阅图1,图1示出了传统工艺中的电源规划示意图,传统工艺中,电源规划的做法是将金属M1、M2重叠在一起做成双电源轨道(followpin)的形式用来加强底层电源(power)的供电能力,因为底层power加强,底层的绕线资源就会减少,所以往往向上会通过更高层的M5直接打到M2上,中间M3、M4层只会通过过孔穿到M2上。
然而这种方式对于底层绕线资源比较紧张的情况下并不适用,因为占用了底层部分的M2的资源,在tsmc 22nm工艺上部分标准单元(standcell)里面也用到M2,留给M2的绕线资源更加的少,并且要想电压降(IR drop)理想的情况下还需要加强M5的宽度,在针对绕线资源比较紧张的芯片当中往往在绕线(routing)上有大量很难解决的短路(short)问题。
实用新型内容
有鉴于此,本申请实施例提供了一种关于深亚微米数字后端电源网络的布局结构,本申请能够在不影响芯片电源供电网络的利用率的基础上,通过改变powerplan的金属层次布局,来解决底层绕线资源紧张模块的绕线压力,并且最大限度减少IR drop的影响。
本申请实施例提供了一种关于深亚微米数字后端电源网络的布局结构,包括:芯片本体;以及金属层,所述金属层设置有M层,M为大于等于5的正整数,M层金属层分为第一金属层、第二金属层至第M层金属层,第一金属层至第M层金属层由下至上依次叠设在所述芯片本体上,每层所述金属层上设置有N个呈平行排布的金属线,N为大于等于2的正整数,且相邻的两层金属层上的金属线呈纵横垂直设置,相邻的两层金属线在两者的纵横相交的节点处通过通孔连接;其中,将第一金属层上的金属线作为单独的followpin,用以解放第二金属层上金属线的绕线压力,且第二金属层上的金属线仅与自身相邻的金属层上的金属线通过通孔相互连接。
相较于传统电源规划中,将第一金属层和第二金属层重叠在一起做成双电源轨道followpin,本申请中将第一金属层作为单独的followpin,同时第二金属层通过通孔与相邻的金属层电连接,相较于传统技术中通过互连引线电连接的方式,有效的减少了对第二金属层上绕线资源的占用,从而留给底层更多的绕线资源进行绕线routing,解决绕线routing上大量的短路short问题,且此时对电压降的影响较小。
可选地,所述金属层的层数M为5层,其中,第三金属层上的金属线与第一金属层上的金属线通过通孔相互连接。
可选地,所述金属层的层数M为8层,其中,第七金属层上的金属线与第四金属层上的金属线通过通孔相互连接。
由于采用第一金属层作为单独的followpin,故而底层电源power的供电能力会有所减弱,故而在相邻金属层相互连接的基础上,采用高层金属层连接到底层金属层上,且高层金属层与底层金属层的间距不超过两个金属层,从而在弥补底层金属层的供电能力,在不影响芯片供电能力了的基础上,使得高层金属层至底层金属层之间的动态电压降IRdrop会比较缓和。
本申请实施例提供一种关于深亚微米数字后端电源网络的布局结构,通过改变电源规划powerplan的金属层次布局,在针对绕线资源比较紧张的芯片当中最终的绕线routing结果得到了大大的改善,比双电源轨道followpin的绕线效果更好,而从电压降IRdrop的角度来看两者没有太大区别,从而实现在不影响电压IR的前提下优化电源网络来解决底层绕线资源紧张的问题。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1示出了传统工艺中的电源规划示意图;
图2示出了本申请实施例1提供的一种关于深亚微米数字后端电源网络的布局结构;
图3示出了本申请实施例2提供的另一种关于深亚微米数字后端电源网络的布局结构的短路short和电压降IR drop的分析结果;
图4示出了与本申请实施例2相对应的传统电源规划的短路short和电压降IRdrop的分析结果。
具体实施方式
下面通过附图和实施例,对本申请的技术方案做进一步的详细描述。
在本申请的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
本申请的描述中,除非另有明确的限定,设置、安装、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
传统深亚微米数字后端的电源/地网络(Power nets and Ground nets,P/Gnets)设计是根据布局设计依次在芯片上排布电源轨和电源网格,且电源轨和电源网格结构为层状叠加的金属层结构。具体而言,在芯片上每一层金属层结构整体为可以利用的绕线资源,且每一层的绕线资源用于两个部分,电源的绕线资源和数据信号的绕线资源。如果电源占用太多绕线资源,那么数据信号将无充足的绕线资源,就会有大量的短路short问题。如果数据信号占用太多的绕线资源,那么电源肯能会不够充足,这将影响到芯片的整体性能。所以电源和数据的绕线资源要合理分配。
为了解决在针对绕线资源比较紧张的芯片当中往往在绕线routing上有大量很难解决的短路short问题,本申请提供了一种关于深亚微米数字后端电源网络的布局结构,包括芯片本体以及设置在芯片本体上的M层金属层,M为大于等于5的正整数,M层金属层分为第一金属层、第二金属层至第M层金属层,第一金属层至第M层金属层由下至上依次叠设在芯片本体上,每层金属层上设置有N个呈平行排布的金属线,N为大于等于2的正整数,且相邻的两层金属层上的金属线呈纵横垂直设置,相邻的两层金属线在两者的纵横相交的节点处通过通孔电性连接。
其中,将位于底部的第一金属层上的金属线作为单独的followpin,用以解放第二金属层上金属线的绕线压力,且第二金属层上的金属线仅与自身相邻的金属层上的金属线通过通孔相互电性连接。值得一提的是,通孔采用硅通孔(TSV,through silicon via)技术,硅通孔能够将所需的两层金属层之间实现电性连接,且此时两个金属层之间的互连线最短,外形尺寸最小。
需要说明的是,电源网络设计包括电源环线power ring、电源条线power stripe和电源轨道followpin。芯片是IO单元供电的,而电源环线power ring是指为了均匀供电,包围在芯片核心core周围的环形供电金属,供电IO单元通过金属连接到power ring,而芯片内部各个标准单元standcell和宏macro分别通过followpin和power stripe连接到power ring,power ring可以平均分布电流,缩短电流回路,更有效的减小电压降与电迁移问题。
后续为了便于描述,将位于底部的第一金属层称为Metal1,简称M1,位于第一金属层上侧的第二金属层称为Metal2,简称M2…依次类推。
实施例1
图1示出了传统工艺中的电源规划示意图。如图1所示,传统方法是将M1和M2两者重叠在一起做成双followpin的形式,然后通过M5直接打孔打到M2上。这种方式会增加M2和M1的接触面积,从而使电阻变小,增加了M2到M1的过电能力,因此按理论来讲会加强底层电源power的供电能力,但因为M2大部分用做了followpin再加上部分标准单元standcell内部也用到了M2,因此M2的绕线资源会减少很多,为了增加绕线能力,需要把纵向网络提升到M5上去,给M3和M4预留更多的绕线资源,但弊端是M5打到M2,电压降IR drop下降的比较严重,因此往往会增加M5的宽度来形成更宽的过电能力,这就会导致减少了M5的绕线资源从而影响到上层的绕线资源。
传统方法的优点在于针对底层绕线资源丰富,形状方正的模块会提高更加强壮的供电能力。
本申请对于底层绕线资源比较紧张尤其是横向绕线资源少的情况下能够更好的避免最后绕线出现大量无法解除short的问题,而且不会影响芯片的供电能力。
图2示出了本申请实施例1提供的一种关于深亚微米数字后端电源网络的布局结构。
如图2所示,本实施例采用M1作为单独的followpin,解放M2的绕线压力,但对比传统方法来说M1的过电能力没有图1强壮,因此采用底层纵向M3通过硅通孔直接打孔到M1,而M3的过电能力会比较强壮,到达M1的IR drop不会突然下降的很严重,而高层金属自身的电阻比较小,所以高层金属到M3金属的IR drop也不会太大,会很均匀,对于动态IR比较有利。
实施例2
采用传统方法与本申请布局结构进行对比,同样采取相同布局,芯片尺寸chipsize为1900x450,金属层的层数M为8层,即最高层金属只有M8,传统方法采用M5、M6、M7、M8进行powerplan形成电源网路,本实施方案中采用M3、M4、M7、M8的方式进行powerplan形成电源网络。本实施方案中的高层金属M8和M7相连接后和底层金属M4和M3相连接后,由高层金属M7通过通孔直接打到底层金属M4上,中间跨越M5和M6两层金属。
传统方法M8、M7、M6、M5直接打到M2上中间跨越M3和M4两层金属,虽然两者都跨越了两层金属,由于Tsmc 22nm工艺下越高层的金属电阻越小过电能力越强,因此传统方法到达底层M2 IR drop下降的会更快,而本实施方案的IR下降的就比较缓和,对于静态IR来说,本申请实施例2的powerplan和传统方法并没有太大差别,而对于动态IR来说,理论很更好一点。另外因为解放了M2的绕线资源,最后的routing之后也是比传统方法出现的short更少。
具体的,图3示出了本申请实施例2提供的另一种关于深亚微米数字后端电源网络的布局结构的短路short和电压降IR drop的分析结果。图4示出了与本申请实施例2相对应的传统电源规划的短路short和电压降IR drop的分析结果。
参阅图3和图4,通过本申请实施例2布局结构和传统方法routing之后short数量的对比以及静态IR结果的对比,可以看出,本申请实施例2最后routing出现的short只有30左右,而IR最差的是36mv。
如图4所示,传统的powerplan导致最后routing之后出现了60多个short,最差的IR在39mv。
因此比对结果之后发现本申请提供的布局结构在针对tsmc22nm,形状为长方形,横向绕线资源比较少的block很适用,powerplan明显比传统方法powerplan要优一些,绕线结果会更好。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的技术方案的基础之上,所做的任何修改、等同替换、改进等,均应包括在本发明的保护范围之内。
Claims (3)
1.一种关于深亚微米数字后端电源网络的布局结构,其特征在于,包括:
芯片本体;以及
金属层,所述金属层设置有M层,M为大于等于5的正整数,M层金属层分为第一金属层、第二金属层至第M层金属层,第一金属层至第M层金属层由下至上依次叠设在所述芯片本体上,每层所述金属层上设置有N个呈平行排布的金属线,N为大于等于2的正整数,且相邻的两层金属层上的金属线呈纵横垂直设置,相邻的两层金属线在两者的纵横相交的节点处通过通孔连接;
其中,将第一金属层上的金属线作为单独的电源轨道,用以解放第二金属层上金属线的绕线压力,且第二金属层上的金属线仅与自身相邻的金属层上的金属线通过通孔相互连接。
2.根据权利要求1所述的结构,其特征在于,所述金属层的层数M为5层,其中,第三金属层上的金属线与第一金属层上的金属线通过通孔相互连接。
3.根据权利要求1所述的结构,其特征在于,所述金属层的层数M为8层,其中,第七金属层上的金属线与第四金属层上的金属线通过通孔相互连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320258238.9U CN219892186U (zh) | 2023-02-20 | 2023-02-20 | 一种关于深亚微米数字后端电源网络的布局结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320258238.9U CN219892186U (zh) | 2023-02-20 | 2023-02-20 | 一种关于深亚微米数字后端电源网络的布局结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219892186U true CN219892186U (zh) | 2023-10-24 |
Family
ID=88408142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320258238.9U Active CN219892186U (zh) | 2023-02-20 | 2023-02-20 | 一种关于深亚微米数字后端电源网络的布局结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219892186U (zh) |
-
2023
- 2023-02-20 CN CN202320258238.9U patent/CN219892186U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101944525B (zh) | 集成电路结构 | |
CN113424307A (zh) | 在背侧电力输送中替换埋式电力轨 | |
US20110050334A1 (en) | Integrated Voltage Regulator with Embedded Passive Device(s) | |
US20080180132A1 (en) | Semiconductor device and method of fabricating the same | |
US8413100B2 (en) | Power mesh managing method | |
JP2016029744A (ja) | 積層ic用の埋込み型受動デバイスを含む一体型電圧調整器 | |
KR20180106826A (ko) | 표준 셀 블록용 파워 레일 | |
US20180323148A1 (en) | Semiconductor device and io-cell | |
TW201108378A (en) | High density MIM capacitor embedded in a substrate | |
Chou et al. | Yield enhancement by bad-die recycling and stacking with though-silicon vias | |
CN219892186U (zh) | 一种关于深亚微米数字后端电源网络的布局结构 | |
US10777537B2 (en) | Face-to-face three-dimensional integrated circuit of simplified structure | |
US8441130B2 (en) | Power supply interconnect structure of semiconductor integrated circuit | |
CN103125020B (zh) | 具有集成去耦电容的电源布线 | |
CN116050343A (zh) | 一种电源网络布线方法 | |
US10991663B2 (en) | Semiconductor device including dummy conductive cells | |
CN111584505A (zh) | 一种基于桥接方式的芯片电源网络结构 | |
Ni et al. | CC-RTSV: Cross-cellular based redundant TSV Design for 3D ICs | |
US20050071798A1 (en) | Power supply layout for an integrated circuit | |
KR20120103982A (ko) | 퓨즈 패턴 및 그 제조 방법 | |
CN104347588B (zh) | 电熔丝结构 | |
CN218602427U (zh) | 一种集成电路电源网络层结构 | |
US20130339916A1 (en) | Topology density aware flow (tdaf) | |
JP2001203272A (ja) | 半導体集積回路のレイアウト設計方法 | |
CN116502590B (zh) | 芯片电源连接网络组件及集成电路模组 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |