CN100421241C - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN100421241C
CN100421241C CNB2006100054030A CN200610005403A CN100421241C CN 100421241 C CN100421241 C CN 100421241C CN B2006100054030 A CNB2006100054030 A CN B2006100054030A CN 200610005403 A CN200610005403 A CN 200610005403A CN 100421241 C CN100421241 C CN 100421241C
Authority
CN
China
Prior art keywords
electrode pad
unit
input
output signal
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100054030A
Other languages
English (en)
Other versions
CN1815723A (zh
Inventor
野野山茂
上田直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1815723A publication Critical patent/CN1815723A/zh
Application granted granted Critical
Publication of CN100421241C publication Critical patent/CN100421241C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明涉及一种具备集成电路区域(1a)、以及分别具有使该集成电路区域(1a)与外部电连接用的元件形成区域的多个I/O单元(6)的半导体集成电路(1)，在上述各I/O单元(6)的元件形成区域上配置输入输出信号用电极焊盘(3)、电源用电极焊盘(4)以及GND用电极焊盘(5)。

Description

半导体集成电路
技术领域
本发明涉及半导体集成电路及其制造方法，特别是涉及在集成电路区域的边缘部分突出设置的I/O单元(输入输出用单元)。
背景技术
下面根据附图说明以往的半导体集成电路。
图9A为表示半导体集成电路的一般结构的平面图，图9B为图9A的D-D’剖视图，图9C为图9B的E部分的放大图。
这种以往的半导体集成电路具有5层布线结构。
在以下的说明中，将在输入输出电路的元件形成区域的外侧设置的输入输出信号用的电极焊盘设置在输入输出电路的元件形成区域上的结构，称为元件上焊盘结构，简称为POE(Pad On Element)结构。
首先，根据图9A～图9C，简单说明5层布线结构而且具有POE结构的半导体集成电路电极部分的一般结构。
即，在图9A～图9C中，51为半导体集成电路(也称为半导体芯片)，52为具有POE结构的电极焊盘。58为PSiN等的第1保护膜，59为聚酰亚胺等的第2保护膜，63为层间绝缘膜，65为硅基板。
具有POE结构的电极焊盘52具有层叠通孔结构，这种层叠通孔结构包含最上层的焊盘金属60、在它的下一层的布线层形成的下层焊盘金属61、以及将这两个焊盘金属60与61之间连接的通孔62。该层叠通孔结构具有抑制在引线焊接等焊接工序中产生的凹坑的效果。
然后，在上述电极焊盘52的下方形成供给电源用的第1电源层金属68，再在它的下层形成向输入输出信号电路内供给信号用的最下层金属57，另外电极焊盘52与最下层金属57利用引出部分金属64的层叠结构电连接。
然后，依据上述一般性说明，根据图10说明以往的具有电极焊盘结构的半导体集成电路。图10为与图9A的F部分对应的放大平面图。
在以往的具有POE结构的半导体集成电路中，如图10所示，电源用电极焊盘54在电源单元66上形成，GND用电极焊盘55在GND单元67上形成，另外在各I/O单元56的元件形成区域(是输入输出电路区域)上形成输入输出信号用电极焊盘53。
关于这样的电极焊盘配置在单元的元件形成区域上的结构，已经以缩小芯片尺寸为目的提出了方案。
例如，提出了一种半导体集成电路，是在逻辑电路或驱动电路上设置层间绝缘膜，然后在其上形成输入信号用或输出信号用的电极焊盘(例如，参照日本国的特开平6-244235号公报)。
但是，在上述以往的半导体集成电路中，随着扩散工艺的微细化，承担半导体元件本来的功能的有源元件区域小型化，存在芯片尺寸受电极焊盘区域限制的倾向。
再有，随着半导体集成电路的电压降低，为了使信号稳定等，存在相对于输入输出信号用的I/O单元数量的电源及GND数量有增加的倾向，因而由于电源用及GND用的单元数增加，更进一步存在芯片尺寸受电极焊盘区域限制的倾向。
对于这样的半导体集成电路，以往是通过减小电极焊盘之间的间距，使该电极焊盘小型化，从而缩小电极焊盘区域，实现半导体集成电路的小型化。
随着这样利用狭窄焊盘而使电极焊盘的小型化，存在的问题是，在电极焊盘上的引线或凸点的形成以及利用封装树脂的成型等组装作业非常困难。
发明内容
因此，本发明正是解决上述以往的问题，其目的在于提供一种半导体装置电路及其制造万法，即使在随着扩散工艺的微细化及半导体集成电路降低电压而芯片尺寸受电极焊盘区域限制的情况下，也能够不使电极焊盘形成狭窄焊盘而实现小型化，还能够更容易进行组装作业及提高生产率。
为了达到上述目的，第1发明的半导体集成电路，具备集成电路区域、以及从该集成电路区域的周边部分向外侧形成的分别具有与外部电连接用的元件形成区域的多个I/O单元，在所述元件形成区域上混合配置相邻的一对第1I/O单元与相邻的一对第2I/O单元，所述相邻的一对第1I/O单元从周边侧的内侧向外侧依次分别设置两个输入输出信号用电极焊盘及一个电源用电极焊盘，所述相邻的一对第2I/O单元在所述元件形成区域上从内侧向外侧依次分别设置两个输入输出信号用电极焊盘及一个GND用电极焊盘，再有，所述相邻的一对第1I/O单元中的所述两个输入输出信号用电极焊盘及电源用电极焊盘，都横跨所述相邻的一对第1I/O单元形成，所述相邻的一对第2I/O单元中的所述两个输入输出信号用电极焊盘及GND用电极焊盘，都横跨所述相邻的一对第2I/O单元形成。
另外，第2发明的半导体集成电路，具备集成电路区域、以及从该集成电路区域的周边部分向外侧形成的分别具有与外部电连接用的元件形成区域的多个I/O单元，在上述元件形成区域上混合配置第1单元组与第2单元组，所述第1单元组包含从所述周边部分的内侧向外侧依次分别设置两个输入输出信号用电极焊盘及一个电源用电极焊盘的相邻的四个I/O单元，所述第2单元组包含在上述元件形成区域上从内侧向外侧依次分别设置两个输入输出信号用电极焊盘及一个GND用电极焊盘的相邻的四个I/O单元，再有，所述第1单元组的两组相邻的一对I/O单元中的各输入输出信号用电极焊盘相互之间，横跨各组中的一对I/O单元相互之间而形成，同时电源用电极焊盘，横跨该第1单元组的四个I/O单元相互之间而形成，所述第2单元组的两组相邻的一对I/O单元中的各输入输出信号用电极焊盘相互之间，横跨各组中的一对I/O单元相互之间而形成，同时GND用电极焊盘，横跨该第2单元组的四个I/O单元相互之间而形成。
根据所述各半导体集成电路及其制造方法，随着扩散工艺的微细化及半导体集成电路降低电压，在即使芯片尺寸受电极焊盘区域限制的情况下，由于将电源用及/或GND用的电极焊盘配置在输入输出信号用的I/O单元的元件形成区域上，没有电源用及/或GND用的单元区域，因此不需要电极焊盘小型化，并且不使电极焊盘间形成狭窄间距，而能够实现半导体集成电路的小型化。
另外，通过在各输入输出信号用的I/O单元的元件形成区域上配置电源用及/或GND用的电极焊盘，能够进一步增加相对于输入输出信号用的I/O单元数量的电源及/或GND的数量，能够对输入输出信号用的I/O单元供给稳定的电源或GND。
再有，通过对各输入输出信号用的I/O单元配置电源用及/或GND用的电极焊盘，在利用引线焊接进行组装时，能够任意选择进行引线连接用的电源及/或GND的连接条数及连接电极焊盘位置，因而能够提高组装作业的自由度，进行稳定的生产。
下面利用根据附图说明的理想的实施形态，将明白本发明的许多特征及效果。
附图说明
图1A所示为本发明实施形态有关的半导体集成电路的简要结构平面图。
图1B为图1A的A-A’剖视图。
图1C为图1B的B部分放大图。
图2为与图1A的C部分对应的I/O单元部分的放大平面图。
图3为该半导体集成电路的变形例有关的I/O单元部分的放大平面图。
图4为该半导体集成电路的变形例有关的I/O单元部分的放大平面图。
图5为该半导体集成电路的变形例有关的I/O单元部分的放大平面图。
图6为该半导体集成电路的变形例有关的I/O单元部分的放大平面图。
图7为该半导体集成电路的变形例有关的I/O单元部分的放大平面图。
图8A所示为说明本发明的半导体集成电路的制造方法用的输入输出电路形成工序的剖视图。
图8B所示为该制造方法的层叠通孔形成工序的剖视图。
图8C所示为该制造方法的电极焊盘形成工序的剖视图。
图8D所示为该制造方法的保护膜形成工序的剖视图。
图9A所示为以往例如的半导体集成电路的简要结构平面图。
图9B为图9A的D-D’剖视图。
图9C为图9B的E部分放大图。
图10为与图9A的F部分对应的I/O单元部分的放大平面图。
具体实施方式
以下参照附图说明本发明的理想实施形态有关的半导体集成电路及其制造方法。
图1A～图1C所示为5层布线结构的半导体集成电路，在以下的说明中，将在输入输出电路的元件形成区域的外侧设置的输入输出信号用的电极焊盘设置在输入输出电路的元件形成区域上的结构，称为元件上焊盘结构，简称为POE(Pad On Element)结构。
首先，简单说明5层布线结构而且具有POE结构的半导体集成电路电极部分的一般结构。
即，在图1A～图1C，1为半导体集成电路(也称为半导体芯片)，2为具有POE结构的电极焊盘。8为PSiN等的第1保护膜，9为聚酰亚胺等的第2保护膜，13为层间绝缘膜，15为硅基板。
具有POE结构的电极焊盘2具有层叠通孔结构，该层叠通孔结构包含最上层的焊盘金属10、在它的下一层的布线层形成的下层焊盘金属11、以及将这两个焊盘金属10与11之间连接的通孔62。该层叠通孔结构具有抑制在引线焊接等焊接工序中产生的凹坑的效果。
然后，在上述电极焊盘2的下方形成供给电源用的第1电源层金属18，再在它的下层形成向输入输出信号电路内供给信号用的最下层金属7，另外电极焊盘2与最下层金属7利用引出部分金属14的层叠结构进行电连接。
然后，依据上述一般性说明，根据图2说明本发明有关的具有电极焊盘结构的具体的半导体集成电路。图2为与图1A的C部分对应的放大平面图。
本发明的要点如图2所示，在输入输出信号用的I/O单元6的元件形成区域上，除了配置输入输出信号用电极焊盘3以外，还配置电源用以及GND用的电极焊盘4及5。关于这些电极焊盘3、4及5，具有与上述电极焊盘2相同的结构。
即，上述半导体集成电路1由集成电路区域1a、在该集成电路区域1a的周围配置的多个I/O单元6、以及在这些I/O单元6的元件形成区域上配置的输入输出信号用电极焊盘3和电源用及GND用的电极焊盘4及5所构成(相当于第2发明)。
这些I/O单元6的平面观察形状为向外侧延伸的矩形(狭长的长方形)。正确来说，各I/O单元6形成为从正方形的集成电路区域1a的各边(周边部分)以规定宽度而且规定长度向外侧突出。另外，图2所示的I/O单元部分相当于图1A的C部分的位置。
这样，对半导体集成电路1不设置电源用及GND用的I/O单元，而在输入输出信号用的I/O单元6的元件形成区域上，配置(同时设置)输入输出信号用电极焊盘3和电源用及GND用的电极焊盘4及5，通过这样能够减少半导体器件所必需的单元数，因而能够实现半导体集成电路1的小型化。
另外，由于能够从全部的输入输出信号用I/O单元6供给电源及GND，因此结果与设置电源用或GND用的专用单元的情况相比，增加了电源及GND的供给源，能够供给稳定的电源及GND。
再有，在组装工序的引线焊接中，由于对电源及GND的供给源的选择范围扩大，因此能够任意选择电源及GND的连接条数及连接电极焊盘的位置，能够增加组装作业的自由度，同时能够进行稳定的生产。
然而，在上述实施形态中，是对于一个I/O单元6分别各配置(同时设置)一个输入输出信号用、电源用及GND用的电极焊盘3、4及5，但如图3所示，在对于一个I/O单元6配置一个或一个以上的例如两个输入输出信号用电极焊盘3及3、以及电源用或GND用的某一个电极焊盘4或5时，也能够得到与上述实施形态同样的效果。另外，可以任意选择输入输出信号用电极焊盘3的配置个数。
若更明确说明图3所示的结构，则对于某I/O单元6(6A)，从内侧向外侧依次配置两个输入输出信号用电极焊盘3(3A)及3(3B)、和一个电源用电极焊盘4，然后对于与其相邻的I/O单元6(6B)，仍然从内侧向外侧依次配置两个输入输出信号用电极焊盘3(3A)及3(3B)、和GND用电极焊盘5(相当于第3发明)。即，在各I/O单元6的内侧配置两个输入输出信号用电极焊盘3，同时在其最外侧交替(混合)配置电源用电电极焊盘4及GND用电极焊盘5。另外，在对于一个I/O单元6配置两个输入输出信号用电极焊盘3及3的情况下，其中一个是引线焊接用，另一个是检测用。通过这样划分，能够力图提高引线焊接中的连接作业。
另外，也可以如图4所示，横跨相邻的一对I/O单元6(6A)和6(6B)相互之间，配置(同时设置)至少一个、具体来说是两个输入输出信号用电极焊盘3(3A)及3(3B)、和一个电源用电极焊盘4或一个GND且电极焊盘5的某一个。在这种情况下，一对输入输出信号用电极焊盘3A与一个I/O单元6A电连接，同时另一个输入输出信号用电极焊盘3B与另一个I/O单元6B电连接。
根据这样的结构，则由于能够横跨相邻的一对I/O单元6A与6B相互之间分别形成电极焊盘3、4及5，因此能够使各电极焊盘形成大的矩形面积。即，由于能够区别检查时的检测接触位置与和引线或凸点的连接位置，因此能够防止因检测痕迹而造成的引线连接不良或凸点形成不良的情况。
当然，在这种情况下也同样，在输入输出信号用的I/O单元6的元件形成区域上，由于除了输入输出信号用电极焊盘3以外，还能够配置(同时设置)电源用或GND用的电极焊盘4或5，因此能够减少半导体器件所必需的单元数，因而能够实现半导体集成电路的小型化。
若用别的说法来说明图4所示的结构，则是在元件形成区域上混合配置相邻的一对第1I/O单元6a(6A及6B)与相邻的一对第2I/O单元6B(6A及6B)，上述相邻的一对第I/O单元6a(6A及6B)从周边侧的内侧向外侧依次分别设置两个输入输出信号用电极焊盘3A及3B和一个电源用电极焊盘4，上述相邻的一对第2I/O单元6b(6A及6B)在元件形成区域上从内侧向外侧依次分别设置两个输入输出信号用电极焊盘3A及3B和一个GND用电极焊盘5，再进一步上述相邻的一对第1I/O单元6a(6A及6B)中，各输入输出信号用电极焊盘相互之间及电源用电极焊盘相互之间横跨一对I/O单元6A及6B相互之间而形成，同时上述相邻的一对第2I/O单元6B(6A及6B)中，各输入输出信号用电极焊盘相互之间及GND用电极焊盘相互之间横跨一对I/O单元相互之间而形成(相当于第4发明)。
另外，如图5所示，使电源用或GND用电极焊盘4及5横跨三个或三个以上的、例如四个I/O单元6(6A～6D)相互之间而形成，这样与图4所示的横跨相邻的一对I/O单元6A及6B相互之间而形成电极焊盘4及5的情况相比，能够增加引线对于I/O单元数的连接区域，进而对于电源及GND能够得到稳定的连接。
若用别的说法来说明图5所示的结构，则是在文件形成区域混合配置第1单元组6’a与第2单元组6’b，上述第1单元组6’a由从周边侧的内侧向外侧依次分别设置两个输入输出信号用电极焊盘3A及3B和一个电源用电极焊盘4的相邻的四个I/O单元6A～6D而构成，上述第2单元组6’b由在元件形成区域上从内侧向外侧依次分别设置两个输入输出信号用电极焊盘3A及3B和一个GND用电极焊盘5的相邻的四个I/O单元6A～6D而构成，再进一步上述第1单元组6’a中，两组相邻的一对I/O单元6A及6B、6C及6D的各输入输出信号用电极焊盘相互之间横跨各组的一对I/O单元相互之间而形成，同时电源用电极焊盘4横跨该第1单元组6’a的四个I/O单元6A～6D相互之间而形成，上述第2单元组6’b中，两组相邻的一对I/O单元6A及6B、6C及6D的各输入输出信号用电极焊盘相互之间横跨各组的一对I/O单元相互之间而形成，同时GND用电极焊盘5横跨该第2单元组6’b的四个I/O单元6A～6D相互之间而形成(相当于第5发明)。
另外，如图6所示，横跨相邻的一对I/O单元6(6A)与6(6B)相互之间，而且在内侧位置及中间位置，配置两个输入输出信号用电极焊盘3(3A)及3(3B)，同时在外侧位置配置电源用电极焊盘4或GND用电极焊盘5的某一个，再进一步将内侧位置的输入输出信号用电极焊盘3A在I/O单元6的宽度方向的一端以较小的宽度延伸到与中间位置(中间侧)的输入输出信号用电极焊盘3B相同的位置(正确讲是到焊盘的外侧边缘位置)，同时中间位置的输入输出信号用电极焊盘3B在I/O单元6的宽度方向的另一端以较小的宽度延伸到外侧位置的电源用电极焊盘4或GND用电极焊盘5相同的位置(正确讲是到焊盘的外侧边缘位置)。当然，外侧位置的电源用电极焊盘4或GND用电极焊盘5的宽度(是I/O单元的宽度方向)稍微窄一点。另外，在这种情况下，与图4说明的相同，将设置电源用电极焊盘4的一对I/O单元6a(6A及6B)、与设置GND用电极焊盘5的一对I/O单元6b(6A及6B)混合配置。
根据这样的结构，则由于通过将各输入输出信号用电极焊盘3A及3B的延伸部分(电极焊盘的一部分)3a及3b作为检测用电极区域，使下层的布线区域中容易损坏的检测用电极区域离开有源区域，将内侧位置的输入输出信号用电极焊盘3A在半导体集成电路1的有源区域上形成，从而能够进一步缩短I/O单元6的长度，因此能够力图实现半导体集成电路的小型化。
再有，如图7所示，横跨相邻的一对I/O单元6(6A)与6(6B)相互之间，而且在内侧位置及中间位置，配置两个输入输出信号用电极焊盘3(3A)及3(3B)，同时在外侧位置配置电源用电极焊盘4或GND用电极焊盘5的某一个，再进一步将内侧位置的输入输出信号用电极焊盘3A在I/O单元6的宽度方向的一端以较小的宽度延伸到与外侧位置的电源用电极焊盘4或GND用电极焊盘5相同的位置(正确讲是到焊盘的外侧边缘位置)，同时中间位置(中间侧)的输入输出信号用电极焊盘3B在I/O单元6的宽度方向的另一端以较小的宽度延伸到外侧位置的电源用电极焊盘4或GND用电极焊盘5相同的位置(正确讲是到焊盘的外侧边缘位置)。当然，外侧位置的电源用电极焊盘4或GND用电极焊盘5的宽度(是I/O单元的宽度方向)要变窄。在这种情况下，也与图6说明的相同，将设置电源用电极焊盘4的一对I/O单元6a(6A及6B)、与设置GND用电极焊盘5的一对I/O单元6b(6A及6B)混合配置。
根据这样的结构，则由于通过将各输入输出信号用电极焊盘3A及3B在半导体集成电路1的有源区域上形成，同时使其延伸部分(电极焊盘的一例)3a及3b位于外侧，从而能够进一步缩短I/O单元6的长度，因此能够力图实现半导体集成电路的小型化。
下面参照附图说明上述半导体集成电路、特别是I/O单元部分的制造方法。
图8A～图8D为说明本实施形态的半导体集成电路的制造方法的剖视图。
首先，如图8A所示，在硅基板15上利用例如CVD(化学气相淀积)法、刻蚀法、离子注入法、曝光技术法等，形成晶体管及布线等，形成输入输出信号电路(I/O单元的元件部分)。
这时，为了使形成的输入输出信号电路能够与外部进行电连接，在最上层形成通过引出部分金属14进行电连接的焊盘金属11。
然后，如图8B所示，为了抑制在上述焊盘金属11上因引线焊接等的焊接工序生成的凹坑，形成通孔12，得到层叠通孔结构。该层叠通过结构是利用例如刻蚀法、溅射法或镀层法等技术，形成通孔及进行通孔埋入而得到。
然后，在形成该层叠通孔结构之后，如图8C所示，利用例如CVD(化学气相淀积)法或溅射法等，在层叠通孔12上形成用铝等金属形成的电极焊盘10。
然后，这时如图2或图3所示，在与形成输入输出信号用的电极焊盘3同一个I/O单元6的元件形成区域上，同时形成电源用电极焊盘4及/或GND用电极焊盘5，或者如图4所示，横跨相邻的I/O单元6A与6B，形成输入输出信号用电极焊盘3及电源用或GND用电极焊盘4或5，或者如图5所示，横跨三个以上、例如四个I/O单元6A～6D相互之间形成电源用或GND用电极焊盘4或5，或者如图6或图7所示，对于输入输出信号用电极焊盘3向外侧延伸设置规定宽度的延伸部分(电极焊盘的一部分)3a及3b，形成检测用电极区域。
然后，如上所述，若形成规定的电极焊盘，则如图8D所示，利用例如CVD(化学气相淀积)法或刻蚀法等，在半导体集成电路上形成第1保护膜8及在其上的第2保护膜9，通过这样得到半导体集成电路1。另外，在图8A～图8D中，7为最下层金属，13为层间绝缘膜。
工业上的实用性
本发明的半导体集成电路即使在随着扩散工艺的微细化及半导体集成电路降低电压而芯片尺寸受电极焊盘区域限制的情况下，也能够实现芯片尺寸的小型化及稳定供给电源及GND，再有在利用引线焊接与电极焊盘进行连接时，能够稳定进行生产，可用于具有进行电源及GND的输入以及信号的输入输出的I/O单元的半导体集成电路。

Claims (4)

1. 一种半导体集成电路，其特征在于，具备
集成电路区域、以及从
该集成电路区域的周边部分向外侧形成的分别具有与外部电连接用的元件形成区域的多个I/O单元，
在所述元件形成区域上混合配置相邻的一对第1 I/O单元与相邻的一对第2I/O单元，所述相邻的一对第1I/O单元从周边侧的内侧向外侧依次分别设置两个输入输出信号用电极焊盘及一个电源用电极焊盘，所述相邻的一对第2I/O单元在所述元件形成区域上从内侧向外侧依次分别设置两个输入输出信号用电极焊盘及一个GND用电极焊盘，
再有，所述相邻的一对第1I/O单元中的所述两个输入输出信号用电极焊盘及电源用电极焊盘，都横跨所述相邻的一对第1I/O单元形成，
所述相邻的一对第2I/O单元中的所述两个输入输出信号用电极焊盘及GND用电极焊盘，都横跨所述相邻的一对第2I/O单元形成。
2. 如权利要1所述的半导体集成电路，其特征在于，
横跨各一对I/O单元相互之间而形成的内侧的输入输出信号用电极焊盘一部分，延伸到中间侧的输入输出信号用电极焊盘，使得所述内侧的输入输出信号用电极焊盘成为L字型，同时
该中间侧的输入输出信号用电极焊盘一部分，延伸到外侧的电源用电极焊盘的外侧边缘位置，使得所述中间侧的输入输出信号用电极焊盘成为L字型，
所述外侧的电源用电极焊盘位于所述中间侧的输入输出信号用电极焊盘的延伸部分的侧方。
3. 如权利要求1所述的半导体集成电路，其特征在于，
横跨各一对I/O单元相互之间而形成的内侧的输入输出信号用电极焊盘一部分，通过中间侧的输入输出信号用电极焊盘的侧面延伸到外侧的电源用电极焊盘，使得所述内侧的输入输出信号用电极焊盘成为L字型，同时
所述中间侧的输入输出信号用电极焊盘一部分，延伸到外侧的电源用电极焊盘的外侧边缘位置，使得所述中间侧的输入输出信号用电极焊盘成为L字型，
所述外侧的电源用电极焊盘位于所述内侧的输入输出信号用电极焊盘的延伸部分和所述中间侧的输入输出信号用电极焊盘的延伸部分之间。
4. 一种半导体集成电路，其特征在于，具备
集成电路区域、以及
从该集成电路区域的周边部分向外侧形成的分别具有与外部电连接用的元件形成区域的多个I/O单元，
在上述元件形成区域上混合配置第1单元组与第2单元组，所述第1单元组包含从所述周边部分的内侧向外侧依次分别设置两个输入输出信号用电极焊盘及一个电源用电极焊盘的相邻的四个I/O单元，所述第2单元组包含在上述元件形成区域上从内侧向外侧依次分别设置两个输入输出信号用电极焊盘及一个GND用电极焊盘的相邻的四个I/O单元，
再有，所述第1单元组的两组相邻的一对I/O单元中的各输入输出信号用电极焊盘相互之间，横跨各组中的一对I/O单元相互之间而形成，同时电源用电极焊盘，横跨该第1单元组的四个I/O单元相互之间而形成，
所述第2单元组的两组相邻的一对I/O单元中的各输入输出信号用电极焊盘相互之间，横跨各组中的一对I/O单元相互之间而形成，同时GND用电极焊盘，横跨该第2单元组的四个I/O单元相互之间而形成。
CNB2006100054030A 2005-01-18 2006-01-17 半导体集成电路 Expired - Fee Related CN100421241C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005-009719 2005-01-18
JP2005009719 2005-01-18
JP2005009719 2005-01-18
JP2005315525 2005-10-31
JP2005-315525 2005-10-31

Publications (2)

Publication Number Publication Date
CN1815723A CN1815723A (zh) 2006-08-09
CN100421241C true CN100421241C (zh) 2008-09-24

Family

ID=36907803

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100054030A Expired - Fee Related CN100421241C (zh) 2005-01-18 2006-01-17 半导体集成电路

Country Status (1)

Country Link
CN (1) CN100421241C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5467736B2 (ja) * 2008-06-23 2014-04-09 ルネサスエレクトロニクス株式会社 半導体集積回路
US20210305159A1 (en) * 2020-03-27 2021-09-30 Micron Technology, Inc. Microelectronic device interface configurations, and associated methods, devices, and systems

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591894A (en) * 1982-01-20 1986-05-27 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device having a plurality of CMOS I/O cells located at the periphery of the chip arranged in a direction perpendicular to the sides of the chip
JPH098141A (ja) * 1995-06-19 1997-01-10 Hitachi Ltd 半導体集積回路装置
US6242814B1 (en) * 1998-07-31 2001-06-05 Lsi Logic Corporation Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
JP2001326260A (ja) * 2000-05-18 2001-11-22 Matsushita Electric Ind Co Ltd 半導体装置
US20020056857A1 (en) * 2000-11-10 2002-05-16 Seiko Epson Corporation I/O cell placement method and semiconductor device
US20020113319A1 (en) * 2000-12-21 2002-08-22 Tsuyoshi Ohno Flip chip semiconductor device having signal pads arranged outside of power supply pads
US20030137861A1 (en) * 2001-08-24 2003-07-24 Stmicroelectronics Limited Semiconductor input/output circuit arrangement

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591894A (en) * 1982-01-20 1986-05-27 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device having a plurality of CMOS I/O cells located at the periphery of the chip arranged in a direction perpendicular to the sides of the chip
JPH098141A (ja) * 1995-06-19 1997-01-10 Hitachi Ltd 半導体集積回路装置
US6242814B1 (en) * 1998-07-31 2001-06-05 Lsi Logic Corporation Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
JP2001326260A (ja) * 2000-05-18 2001-11-22 Matsushita Electric Ind Co Ltd 半導体装置
US20020056857A1 (en) * 2000-11-10 2002-05-16 Seiko Epson Corporation I/O cell placement method and semiconductor device
US20020113319A1 (en) * 2000-12-21 2002-08-22 Tsuyoshi Ohno Flip chip semiconductor device having signal pads arranged outside of power supply pads
US20030137861A1 (en) * 2001-08-24 2003-07-24 Stmicroelectronics Limited Semiconductor input/output circuit arrangement

Also Published As

Publication number Publication date
CN1815723A (zh) 2006-08-09

Similar Documents

Publication Publication Date Title
US8102024B2 (en) Semiconductor integrated circuit and system LSI including the same
CN112908994B (zh) 半导体结构
KR20050071600A (ko) 전자 소자, 집적회로, 전자 소자 제조 방법 및 집적회로제조 방법
JP2000077623A5 (zh)
US6897555B1 (en) Integrated circuit package and method for a PBGA package having a multiplicity of staggered power ring segments for power connection to integrated circuit die
CN101615605B (zh) 半导体集成电路
CN100421241C (zh) 半导体集成电路
US7525198B2 (en) Wiring structure of a semiconductor device
US8598631B2 (en) Semiconductor integrated circuit chip and layout method for the same
US7501710B2 (en) Semiconductor integrated circuit and method of manufacturing the same
KR100368699B1 (ko) 반도체장치
JP2011049216A (ja) 回路基板及びこれを備える半導体装置、メモリモジュール、メモリシステム、並びに、回路基板の製造方法
US7714363B2 (en) Semiconductor integrated circuit for driving the address of a display device
JP2001177056A (ja) 半導体集積回路装置
US20050017360A1 (en) Semiconductor device
US20050071798A1 (en) Power supply layout for an integrated circuit
JP2004221260A (ja) 半導体装置
US7797660B2 (en) Semiconductor integrated circuit for controlling substrate bias
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
US20090200068A1 (en) Substrate for mounting semiconductor device
CN208889646U (zh) 晶圆、智能处理器及电器设备
US7060529B2 (en) Multiple chip semiconductor arrangement having electrical components in separating regions
US20050161820A1 (en) Integrated circuit with conductive grid for power distribution
JP2001035922A5 (zh)
KR20000003885A (ko) 디커플링 커패시터를 갖는 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080924

Termination date: 20150117

EXPY Termination of patent right or utility model