CN208889646U - 晶圆、智能处理器及电器设备 - Google Patents
晶圆、智能处理器及电器设备 Download PDFInfo
- Publication number
- CN208889646U CN208889646U CN201821827930.4U CN201821827930U CN208889646U CN 208889646 U CN208889646 U CN 208889646U CN 201821827930 U CN201821827930 U CN 201821827930U CN 208889646 U CN208889646 U CN 208889646U
- Authority
- CN
- China
- Prior art keywords
- service area
- pad
- wafer
- parallel
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
本实用新型提供一种晶圆、智能处理器及电器设备,该晶圆上具有第一供电区,第一供电区包括多个第一焊盘和多个第二焊盘;第一供电区内的第一焊盘并联,第一供电区内的第二焊盘并联,且第一供电区内的第一焊盘作为第一供电区的电源输入端,第一供电区内的第二焊盘作为第一供电区的接地端;使得第一供电区内的第一焊盘可以通过基板上一个或数个第一焊球与电源连接,第一供电区的第二焊盘可以通过一个或数个第二焊球接地,第一焊球和第二焊球的数量少于第一供电区内的所有焊盘的数量;与第一供电区内的每一焊盘均对应设置一个焊球相比,减少了基板上的焊球数量,进而简化了基板的结构,减小了生产成本。
Description
技术领域
本实用新型涉及电器设备制造技术,尤其涉及一种晶圆、智能处理器及电器设备。
背景技术
在电器设备内设置有电路板以及安装在电路板上的智能处理器,智能处理器与电路板上的电路电连接。
现有技术中,智能处理器包括晶圆以及基板,晶圆上具有间隔设置的第一供电区和第二供电区,第一供电区和第二供电区内均具有多个焊盘,并且每一焊盘与基板上的一个焊球电连接;基板与电路板连接,且基板上的焊球与电路板上的电路电连接,以实现智能处理器与电路板之间的连接。
然而,晶圆上的焊盘较多,使得基板上与焊盘连接的焊球较多,导致智能处理器的生产成本较高。
实用新型内容
本实用新型实施例提供一种晶圆、智能处理器及电器设备,以解决晶圆上的焊盘较多,使得基板上与焊盘连接的焊球较多,导致智能处理器的生产成本较高的技术问题。
本实用新型实施例提供一种晶圆,所述晶圆上具有第一供电区,所述第一供电区包括多个第一焊盘和多个第二焊盘;所述第一供电区内的第一焊盘并联,所述第一供电区内的第二焊盘并联,且所述第一供电区内的第一焊盘作为第一供电区的电源输入端,以为所述第一供电区的内部件供电;所述第一供电区内的第二焊盘作为第一供电区的接地端。
如上所述的晶圆,优选地,所述晶圆上具有与所述第一供电区间隔设置的第二供电区,所述第二供电区包括多个第二焊盘和第三焊盘,所述第二供电区内的第二焊盘并联,所述第二供电区内的第三焊盘并联;且所述第二供电区内的第二焊盘作为第二供电区的电源输入端,以为所述第二供电区的内部件供电;所述第二供电区内的第三焊盘作为所述第二供电区的接地端。
如上所述的晶圆,优选地,所述第一供电区内的第二焊盘与所述第二供电区内的第二焊盘连接。
如上所述的晶圆,优选地,所述晶圆还包括第三供电区,所述第三供电区与所述第一供电区和所述第二供电区间隔的设置,所述第三供电区包括多个第三焊盘和多个第四焊盘;
所述第三供电区内的第三焊盘并联,所述第三供电区内的第四焊盘并联;且所述第三供电区内的第三焊盘作为第三供电区的电源输入端,以为所述第三供电区的内部件供电;所述第三供电区内的第四焊盘作为第三供电区的接地端。
如上所述的晶圆,优选地,所述第三供电区内的第三焊盘与所述第二供电区内的第三焊盘连接。
如上所述的晶圆,优选地于,所述第一供电区、第二供电区和第三供电区的内部件包括多个计算内核。
本实用新型实施例还提供一种智能处理器,包括:基板以及安装在所述基板上的晶圆;
所述晶圆上具有第一供电区,所述第一供电区包括多个第一焊盘和多个第二焊盘;所述第一供电区内的第一焊盘并联,所述第一供电区内的第二焊盘并联,且所述第一供电区内的第一焊盘作为第一供电区的电源输入端,以为所述第一供电区的内部件供电;所述第一供电区内的第二焊盘作为第一供电区的接地端。
如上所述的智能处理器,优选地,所述晶圆上具有与所述第一供电区间隔设置的第二供电区,所述第二供电区包括多个第二焊盘和第三焊盘,所述第二供电区内的第二焊盘并联,所述第二供电区内的第三焊盘并联;且所述第二供电区内的第二焊盘作为第二供电区的电源输入端,以为所述第二供电区的内部件供电;所述第二供电区内的第三焊盘作为所述第二供电区的接地端。
如上所述的智能处理器,优选地,所述第一供电区内的第二焊盘与所述第二供电区内的第二焊盘连接。
如上所述的智能处理器,优选地,所述晶圆还包括第三供电区,所述第三供电区与所述第一供电区和所述第二供电区间隔的设置,所述第三供电区包括多个第三焊盘和多个第四焊盘;
所述第三供电区内的第三焊盘并联,所述第三供电区内的第四焊盘并联;且所述第三供电区内的第三焊盘作为第三供电区的电源输入端,以为所述第三供电区的内部件供电;所述第三供电区内的第四焊盘作为第三供电区的接地端。
如上所述的智能处理器,优选地,所述第三供电区内的第三焊盘与所述第二供电区内的第三焊盘连接。
如上所述的智能处理器,优选地,所述第一供电区、第二供电区和第三供电区的内部件包括多个计算内核。
如上所述的智能处理器,优选地,所述基板上设置有第一电路,所述第一供电区内的第二焊盘与所述第二供电区内的第二焊盘通过所述第一电路连接。
如上所述的智能处理器,优选地,所述基板上还设置有第二电路,所述第二供电区内的第三焊盘与所述第三供电区内的第三焊盘通过所述第二电路连接。
如上所述的智能处理器,优选地,所述智能处理器还包括封装罩,所述晶圆设置在所述基板的安装面上,所述封装罩罩设置在所述晶圆上,且与所述安装面连接。
如上所述的智能处理器,优选地,所述封装罩为塑料罩或陶瓷罩或金属罩。
如上所述的智能处理器,优选地,所述智能处理器为芯片。
本实用新型实施例还提供一种电器设备,包括:如上所述的智能处理器。
本实用新型实施例提供的晶圆、智能处理器及电器设备,通过使第一供电区内的第一焊盘并联,第一供电区内的第二焊盘并联,使得第一供电区内的第一焊盘可以通过基板上一个或数个第一焊球与电源连接,第一供电区的第二焊盘可以通过一个或数个第二焊球接地,使得第一焊球和第二焊球的数量少于第一供电区内的所有焊盘的数量;与第一供电区内的每一焊盘均对应设置一个焊球相比,减少了基板上的焊球数量,进而简化了基板的结构,减小了生产成本。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实施例提供的智能处理器的结构示意图;
图2为本实施例提供的晶圆的结构示意图。
附图标记说明:
10、晶圆;
20、基板;
30、封装罩;
101、第一供电区;
102、第二供电区;
103、第三供电区;
1011、第一供电区内的第一焊盘;
1012、第一供电区内的第二焊盘;
1021、第二供电区内的第二焊盘;
1022、第二供电区内的第三焊盘;
1031、第三供电区内的第三焊盘;
1032、第三供电区内的第四焊盘。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
实施例1
图2为本实施例提供的晶圆的结构示意图。
请参照图2。本实施例提供一种晶圆10,晶圆10上具有第一供电区101,第一供电区101包括多个第一焊盘和多个第二焊盘;第一供电区内的第一焊盘1011并联,第一供电区内的第二焊盘1012并联,且第一供电区内的第一焊盘1011作为第一供电区101的电源输入端,第一供电区内的第二焊盘1012作为第一供电区的接地端。
本实施例中第一供电区内的第一焊盘1011和第一供电区内的第二焊盘1012可以为设置在晶圆10上的金属片。
本实施例中第一供电区内的第一焊盘1011作为电源输入端,可以为第一供电区内的第一焊盘1011与电源连接,以向第一供电区内的第一焊盘1011提供较高的电势。作为接地端的第一供电区内的第二焊盘1012,可以为第一供电区内的第二焊盘1012的电势为零,当然第一供电区内的第二焊盘1012也可以不为零,只要保证第一供电区内的第二焊盘1012具有一定参考电位,以使第一供电区内的第一焊盘1011和第一供电区内的第二焊盘1012之间具有一定电压即可。
如图2所示,本实施例中第一供电区101包括多个第一焊盘和多个第二焊盘,多个第一供电区内的第一焊盘1011排列成相互平行的数个第一竖列,多个第一供电区内的第二焊盘1021排列成相互平行的数个第二竖列,且第一竖列和第二竖列交替设置。在一个实现方式中,各第一供电区内的第一焊盘1011并联可以为每一第一竖列的第一焊盘并联,相应的,第一供电区内的第二焊盘1012并联可以为每一第二竖列的第二焊盘并联。在其他实现方式中,第一供电区内的第一焊盘1011并联可以为所有第一竖列的第一焊盘并联,相应的,第一供电区内的第二焊盘1012并联可以为所有第二竖列的第二焊盘并联。
本实施例中,第一供电区内的第一焊盘1011可以通过位于晶圆10上的具有一定图形的第一连接金属层并联,相同地,第一供电区内的第二焊盘1012可以通过晶圆10上具有一定图形的第二连接金属层并联。
本实施例中的晶圆10设置在基板的安装面上,在基板上与安装面相对的贴合面上设置有第一焊球和第二焊球,第一供电区内的第一焊盘1011通过第一焊球与电源连接,第一供电区内的第二焊盘1012通过第二焊球接地。
本实施例提供的智能处理器,通过使第一供电区内的第一焊盘1011并联,第一供电区内的第二焊盘1012并联,第一供电区内的第一焊盘1011可以通过基板上一个或数个第一焊球与电源连接,第一供电区的第二焊盘1012可以通过一个或数个第二焊球接地,使得第一焊球和第二焊球的数量少于第一供电区101内的所有焊盘的数量;与第一供电区101内的每一焊盘均对应设置一个焊球相比,减少了基板上的焊球数量,进而简化了基板20的结构,减小了生产成本。
本实施例中,晶圆10上具有与第一供电区101间隔设置的第二供电区102,第二供电区102包括多个第二焊盘和第三焊盘,第二供电区内的第二焊盘1021并联,第二供电区内的第三焊盘1022并联;且第二供电区内的第二焊盘1021作为第二供电区102的电源输入端,以为第二供电区的内部件供电;第二供电区内的第三焊盘1022作为第二供电区102的接地端。
进一步地,多个第二供电区内的第二焊盘1021排列成相互平行的数个第三竖列,多个第二供电区内的第三焊盘1022排列成相互平行的数个第四竖列,第三竖列和第四竖列交替设置。
在一个可实现方式中,各第二供电区内的第二焊盘1021并联可以为每一第三竖列的第二焊盘并联,相应的,第二供电区内的第三焊盘1022并联可以为每一第四竖列的第三焊盘并联。在其他实现方式中,各第二供电区内的第二焊盘1021并联可以为所有第二竖列的第二焊盘并联,相应的,第二供电区内的第三焊盘1022并联可以为所有第二竖列的第三焊盘1022并联。
本实施例中,第二供电区内的第二焊盘1021可以通过位于晶圆10上的具有一定图形的第三连接金属层并联,相同地,第二供电区内的第三焊盘1022可以通过晶圆10上具有一定图形的第四连接金属层并联。
进一步地,第一供电区内的第二焊盘1012与第二供电区内的第二焊盘1021连接。只需通过第一供电区内的第一焊盘1011和第二供电区内的第二焊盘1022即可向第一供电区101和第二供电区102供电,以进一步减少设置在基板20上的焊球数量。
本实施例中,晶圆10还包括第三供电区103,第三供电区103与第一供电区101和第二供电区102间隔的设置,第三供电区103包括多个第三焊盘和多个第四焊盘;第三供电区内的第三焊盘1031并联,第三供电区内的第四焊盘1032并联;且第三供电区内的第三焊盘1031作为第三供电区103的电源输入端,以为第三供电区的内部件供电;第三供电区内的第四焊盘1032作为第三供电区103的接地端。
进一步地,多个第三供电区内的第三焊盘1031排列成相互平行的数个第五竖列,多个第三供电区内的第四焊盘1032排列成相互平行的数个第六竖列,第五竖列和第六竖列交替设置。
本实施例中,第三供电区内的第三焊盘1031可以通过位于晶圆10上的具有一定图形的第五连接金属层并联,相同地,第三供电区内的第四焊盘1032可以通过晶圆10上具有一定图形的第六连接金属层并联。
进一步地,第三供电区内的第三焊盘1031与第二供电区内的第三焊盘1022连接。只需通过第一供电区内的第一焊盘1011和第三供电区内的第四焊盘1032即可向第一供电区101、第二供电区102供电以及第三供电区103供电,以进一步减少设置在基板20上的焊球数量。
本实施例中,第一供电区的内部件、第二供电区的内部件和第三供电的区内部件包括多个计算内核。本实施例中计算内核为设置在晶圆10具有一定的逻辑结构,计算内核用于对数据的处理、计算等操作。
本实施例中的晶圆10中还可以具有四个供电区、五个供电区等;相应的,每一供电区内均具有内部件以及与内部件连接的焊盘一个供电区内的一个焊盘作为该供电区的电源输入端与上一供电区的一个焊盘连接,该供电区内的另一个焊盘作为该供电区的接地端与下一供电区内的一个焊盘连接,即各供电区内的内部件串联,使得仅第一供电区内的第一焊盘1011作为电源输入端,同时最后一个供电区内的最后一个焊盘作为接地端,即可实现对所有供电区内的内部件进行供电。
实施例2
图1为本实施例提供的智能处理器的结构示意图。请参照图1和图2。
本实施例提供一种智能处理器,包括:基板20以及安装在基板02上的晶圆10;其中晶圆10与上述晶圆10的结构大体相同,在此不再赘述。
本实施例中,基板20上设置有第一电路,第一供电区内的第二焊盘1012与第二供电区内的第二焊盘1021通过第一电路连接。通过基板20上的第一电路实现第一供电区内的第二焊盘1012与第二供电区内的第二焊盘1021连接,可以避免在晶圆10上设置较多的金属片导致的晶圆10加工困难。
进一步地,基板20上还设置有第二电路,第二供电区内的第三焊盘1022与第三供电区内的第三焊盘1031通过第二电路连接。通过基板20上的第二电路实现第二供电区内的第三焊盘1022与第三供电区内的第三焊盘1031之间的连接,可以进一步避免在晶圆10上设置较多的金属片导致的晶圆10加工困难。
进一步地,第一电路在连接第一供电区内的第二焊盘1012与第二供电区内的第二焊盘1021的同时,将所有第一供电区内的第二焊盘1012和所有第二供电区内的第二焊盘1021并联;相同的,第二电路在连接第二供电区内的第三焊盘1022与第三供电区内的第三焊盘1031的同时,将所有第二供电区内的第三焊盘1022和所有第三供电区内的第三焊盘1031并联。
本实施例中,基板20可以包括至少两个金属板以及位于相邻两金属板之间的绝缘板,相应的第一电路和第二电路可以在同一金属板上形成;当然为了避免同一金属板上的电路图形较为复杂,可以使第一电路和第二电路位于不同的金属层上。
示例性的,第一电路和第二电路可以均设置在基板20靠近安装面的金属板上,或者第一电路和第二电路均设置在基板20靠近贴合面的金属板上。当基板20上的金属板多于两个时,第一电路设置在靠近安装面的金属板上,且第二电路设置在靠近安装面的金属板和靠近贴合面的金属板之间的金属板上;或者第一电路设置在靠近贴合面的金属板上,且第二电路设置在靠近安装面的金属板和靠近贴合面的金属板之间的金属板上;或者第二电路设置在靠近安装面的金属板上,且第一电路设置在靠近安装面的金属板和靠近贴合面的金属板之间的金属板上;或者第二电路设置在靠近贴合面的金属板上,且第一电路设置在靠近安装面的金属板和靠近贴合面的金属板之间的金属板上。当基板20上的金属板多于三个时,第一电路和第二电路可以均设置在靠近安装面的金属板和靠近贴合面的金属板之间,并且第一电路和第二电路位于不同的金属板上。
本实施例中的第一电路和第二电路为对金属板进行图形化后形成的具有一定图形的金属板。当第一电路位于靠近安装面的金属板上时,第一供电区内的第二焊盘1012和第二供电区内的第二焊盘1021可以直接与第一电路连接,当第一电路位于其他的金属板上时,第一供电区内的第二焊盘1012和第二供电区内的第二焊盘1021可以通过过孔与第一电路连接;相同的,当第二电路位于靠近安装面的金属板上时,第二供电区内的第三焊盘1022和第三供电区内的第三焊盘1031可以直接与第二电路连接,当第二电路位于其他的金属板上时,第二供电区内的第三焊盘1022和第三供电区内的第三焊盘1031可以通过过孔与第二电路连接。
本实施例中,智能处理器还包括封装罩30,晶圆10设置在基板20的安装面上,封装罩30罩设在晶圆10上,且与安装面连接。封装罩30可以对晶圆10进行密封,同时封装罩30也可以对晶圆10进行保护,以免外界物体与晶圆10接触造成晶圆10的损坏。
进一步地,封装罩30为塑料罩或陶瓷罩或金属罩。
本实施例中的智能处理器为芯片。
在其他实施例中,还提供一种电器设备,包括:如上所述的智能处理器。
在本实用新型中,除非另有明确的规定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸的连接,或一体成型,可以是机械连接,也可以是电连接或者彼此可通讯;可以是直接相连,也可以通过中间媒体间接连接,可以是两个元件内部的连通或者两个元件的互相作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
最后应说明的是:以上各实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述各实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (18)
1.一种晶圆,其特征在于,所述晶圆上具有第一供电区,所述第一供电区包括多个第一焊盘和多个第二焊盘;所述第一供电区内的第一焊盘并联,所述第一供电区内的第二焊盘并联,且所述第一供电区内的第一焊盘作为第一供电区的电源输入端,以为所述第一供电区的内部件供电;所述第一供电区内的第二焊盘作为第一供电区的接地端。
2.根据权利要求1所述的晶圆,其特征在于,所述晶圆上具有与所述第一供电区间隔设置的第二供电区,所述第二供电区包括多个第二焊盘和第三焊盘,所述第二供电区内的第二焊盘并联,所述第二供电区内的第三焊盘并联;且所述第二供电区内的第二焊盘作为第二供电区的电源输入端,以为所述第二供电区的内部件供电;所述第二供电区内的第三焊盘作为所述第二供电区的接地端。
3.根据权利要求2所述的晶圆,其特征在于,所述第一供电区内的第二焊盘与所述第二供电区内的第二焊盘连接。
4.根据权利要求3所述的晶圆,其特征在于,所述晶圆还包括第三供电区,所述第三供电区与所述第一供电区和所述第二供电区间隔的设置,所述第三供电区包括多个第三焊盘和多个第四焊盘;
所述第三供电区内的第三焊盘并联,所述第三供电区内的第四焊盘并联;且所述第三供电区内的第三焊盘作为第三供电区的电源输入端,以为所述第三供电区的内部件供电;所述第三供电区内的第四焊盘作为第三供电区的接地端。
5.根据权利要求4所述的晶圆,其特征在于,所述第三供电区内的第三焊盘与所述第二供电区内的第三焊盘连接。
6.根据权利要求4所述的晶圆,其特征在于,所述第一供电区、第二供电区和第三供电区的内部件包括多个计算内核。
7.一种智能处理器,其特征在于,包括:基板以及安装在所述基板上的晶圆;
所述晶圆上具有第一供电区,所述第一供电区包括多个第一焊盘和多个第二焊盘;所述第一供电区内的第一焊盘并联,所述第一供电区内的第二焊盘并联,且所述第一供电区内的第一焊盘作为第一供电区的电源输入端,以为所述第一供电区的内部件供电;所述第一供电区内的第二焊盘作为第一供电区的接地端。
8.根据权利要求7所述的智能处理器,其特征在于,所述晶圆上具有与所述第一供电区间隔设置的第二供电区,所述第二供电区包括多个第二焊盘和第三焊盘,所述第二供电区内的第二焊盘并联,所述第二供电区内的第三焊盘并联;且所述第二供电区内的第二焊盘作为第二供电区的电源输入端,以为所述第二供电区的内部件供电;所述第二供电区内的第三焊盘作为所述第二供电区的接地端。
9.根据权利要求8所述的智能处理器,其特征在于,所述第一供电区内的第二焊盘与所述第二供电区内的第二焊盘连接。
10.根据权利要求9所述的智能处理器,其特征在于,所述晶圆还包括第三供电区,所述第三供电区与所述第一供电区和所述第二供电区间隔的设置,所述第三供电区包括多个第三焊盘和多个第四焊盘;
所述第三供电区内的第三焊盘并联,所述第三供电区内的第四焊盘并联;且所述第三供电区内的第三焊盘作为第三供电区的电源输入端,以为所述第三供电区的内部件供电;所述第三供电区内的第四焊盘作为第三供电区的接地端。
11.根据权利要求10所述的智能处理器,其特征在于,所述第三供电区内的第三焊盘与所述第二供电区内的第三焊盘连接。
12.根据权利要求10所述的智能处理器,其特征在于,所述第一供电区、第二供电区和第三供电区的内部件包括多个计算内核。
13.根据权利要求9-11任一项所述的智能处理器,其特征在于,所述基板上设置有第一电路,所述第一供电区内的第二焊盘与所述第二供电区内的第二焊盘通过所述第一电路连接。
14.根据权利要求11所述的智能处理器,其特征在于,所述基板上还设置有第二电路,所述第二供电区内的第三焊盘与所述第三供电区内的第三焊盘通过所述第二电路连接。
15.根据权利要求7所述的智能处理器,其特征在于,所述智能处理器还包括封装罩,所述晶圆设置在所述基板的安装面上,所述封装罩罩设置在所述晶圆上,且与所述安装面连接。
16.根据权利要求15所述的智能处理器,其特征在于,所述封装罩为塑料罩或陶瓷罩或金属罩。
17.根据权利要求7所述的智能处理器,其特征在于,所述智能处理器为芯片。
18.一种电器设备,其特征在于,包括:权利要求7-17任一项所述的智能处理器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821827930.4U CN208889646U (zh) | 2018-11-07 | 2018-11-07 | 晶圆、智能处理器及电器设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821827930.4U CN208889646U (zh) | 2018-11-07 | 2018-11-07 | 晶圆、智能处理器及电器设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208889646U true CN208889646U (zh) | 2019-05-21 |
Family
ID=66517981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821827930.4U Active CN208889646U (zh) | 2018-11-07 | 2018-11-07 | 晶圆、智能处理器及电器设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208889646U (zh) |
-
2018
- 2018-11-07 CN CN201821827930.4U patent/CN208889646U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004523128A5 (zh) | ||
CN104795382A (zh) | 半导体封装 | |
US7986532B2 (en) | Split thin film capacitor for multiple voltages | |
US11387226B2 (en) | Chip power supply system, chip, PCB, and computer device | |
CN100479139C (zh) | 驱动器芯片和显示设备 | |
TWI420988B (zh) | 垂直結構被動元件的裝置和方法 | |
CN110010597B (zh) | 芯片封装结构及其封装方法 | |
CN208889646U (zh) | 晶圆、智能处理器及电器设备 | |
US6836005B2 (en) | Semiconductor device | |
US8659383B2 (en) | Magnetic member | |
CN208889647U (zh) | 晶圆、智能处理器及电器设备 | |
CN100361296C (zh) | 具有改善散热结构的印刷电路板及电子装置 | |
CN208889644U (zh) | 芯片及电器设备 | |
US9275940B2 (en) | Semiconductor device and manufacturing method thereof | |
CN103904048A (zh) | 内置式芯片封装结构 | |
CN208014692U (zh) | 芯片封装体及电子总成 | |
WO2020093277A1 (zh) | 芯片及电器设备 | |
WO2020093265A1 (zh) | 晶圆、智能处理器及电器设备 | |
CN100421241C (zh) | 半导体集成电路 | |
CN100361299C (zh) | 具有定位结构的电子装置及组装后检测方法 | |
US7221046B2 (en) | System to control effective series resistance of power delivery circuit | |
US7286368B2 (en) | System to control effective series resistance of decoupling capacitor | |
WO2020093266A1 (zh) | 晶圆、智能处理器及电器设备 | |
CN219513089U (zh) | 芯片封装 | |
CN215933584U (zh) | 大功率集成电路芯片封装装置及引线框架 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |